JPS6258193B2 - - Google Patents
Info
- Publication number
- JPS6258193B2 JPS6258193B2 JP54091327A JP9132779A JPS6258193B2 JP S6258193 B2 JPS6258193 B2 JP S6258193B2 JP 54091327 A JP54091327 A JP 54091327A JP 9132779 A JP9132779 A JP 9132779A JP S6258193 B2 JPS6258193 B2 JP S6258193B2
- Authority
- JP
- Japan
- Prior art keywords
- noise
- transistor
- circuit
- agc
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/4446—IF amplifier circuits specially adapted for B&W TV
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン受像機の誤動作防止装置
に関するものであり、チヤンネル切替時に映像中
間周波増幅器が最大ゲインに固定されてしまうと
云う誤動作を防止しようとするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a malfunction prevention device for a television receiver, and is intended to prevent malfunctions in which a video intermediate frequency amplifier is fixed at the maximum gain when switching channels.
一般のテレビジヨン受像機にはアンテナ入力レ
ベルの変動に対して映像出力を一定に保つ為の
AGC回路と、入力中にノイズが混入した時、こ
のノイズによりAGC電圧がふられる事を防止す
る為の雑音除去回路とが設けられている。チヤン
ネル切換の時の様に、無信号入力の状態から急激
に強入力に切換わると、これをノイズとみなして
雑音除去回路が動作して、映像中間周波増幅器を
最大ゲインの方向に変化させ、AGCループを固
定してしまう、いわゆるブロツキングの状態が起
る。そこで、本発明はこのような状態が起ること
がない装置を提供しようとするものであり、以下
本発明の実施例について説明する。 General television receivers have a system to keep the video output constant despite fluctuations in the antenna input level.
An AGC circuit and a noise removal circuit are provided to prevent the AGC voltage from fluctuating when noise enters the input. When a no-signal input suddenly changes to a strong input, such as when switching channels, the noise removal circuit treats this as noise and operates, changing the video intermediate frequency amplifier toward maximum gain. A so-called blocking condition occurs, which locks the AGC loop. Therefore, the present invention aims to provide a device in which such a situation does not occur, and embodiments of the present invention will be described below.
端子Aに入力された約2Vppの映像信号は、抵
抗2,3,4により決まるトランジスタ5のベー
スの基準電圧により、同期信号先端のレベルが検
出され、基準電圧より高い信号部分をトランジス
タ5,6にて増幅し、さらに第2段目のトランジ
スタ7,8によつて増幅され、トランジスタ9,
10よりなるエミツタホロア回路を通じて端子1
1に取り出される。端子11に外付けされたコン
デンサ12に充電された電圧は、集積回路内部の
端子BよりAGC電圧として映像中間周波増幅回
路に加えられる。 A video signal of approximately 2V pp input to terminal A is detected by the reference voltage at the base of transistor 5 determined by resistors 2, 3, and 4, and the level at the tip of the synchronization signal is detected, and the signal portion higher than the reference voltage is transmitted to transistor 5. 6, further amplified by second stage transistors 7 and 8, and transistors 9,
Terminal 1 through the emitter follower circuit consisting of 10
It is taken out at 1. The voltage charged in the capacitor 12 externally connected to the terminal 11 is applied to the video intermediate frequency amplification circuit as an AGC voltage from the terminal B inside the integrated circuit.
トランジスタ6のベースには抵抗13とコンデ
ンサ14よりなる積分回路により、同期信号先端
のヒゲ等の高周波成分は除去されるが、トランジ
スタ16のベースには、映像信号そのものが入力
される。トランジスタ15のベースは、トランジ
スタ5のベースより約0.5V高い基準電圧が印加
されており、同期信号先端より0.5V以上のノイ
ズがあればトランジスタ15,16,17,1
7′で雑音成分のみを増幅する。そしてトランジ
スタ18をノイズパルスでスイツチングし、トラ
ンジスタ7のベースに入つてくるAGC用の電圧
のうち、雑音分を除去する。 At the base of the transistor 6, an integrating circuit consisting of a resistor 13 and a capacitor 14 removes high frequency components such as whiskers at the tip of the synchronizing signal, but the video signal itself is input to the base of the transistor 16. A reference voltage that is approximately 0.5V higher than the base of transistor 5 is applied to the base of transistor 15, and if there is noise of 0.5V or more from the tip of the synchronization signal, transistors 15, 16, 17, 1
7' amplifies only the noise component. Then, the transistor 18 is switched by a noise pulse, and the noise portion of the AGC voltage that enters the base of the transistor 7 is removed.
トランジスタ18のベースにはトランジスタ1
9がつながつているが、この回路は弱電界から急
激に強入力が入つた時や、パルス幅の充分長いノ
イズが入つた時、トランジスタ18がオンしたま
まになり、ブロツキング状態になるのを防止する
ものである。即ち、トランジスタ19のベースに
は抵抗20と外付けのコンデンサ21からなる積
分回路があり、ノイズ等の比較的周波数の高い成
分はフイルタされるが、チヤンネル切換の時の様
に時間の長いパルスの時は端子22の電圧はトラ
ンジスタ19をオンさせるに十分な電圧となり、
雑音除去トランジスタ18をオフさせるものであ
る。このようにすると、パルス幅の長いノイズの
ときには雑音除去トランジスタ18がオフになる
ので、このときに雑音除去トランジスタ18がオ
ンしたままになることによつて生じるブロツキン
グ状態を防止することができる。なお、このよう
に雑音除去トランジスタ18はノイズが無いとき
およびパルス幅の長いノイズのときにオフであ
り、パルス幅の短いノイズが検出されたときにの
みオンになつて雑音除去をするものであるので、
パルス幅の長いノイズのときに雑音除去トランジ
スタ18がオフになるとトランジスタ5からのパ
ルス幅の長いノイズがそのままトランジスタ7,
8に伝えられることになるが、雑音除去トランジ
スタ18がオフになることによつてそのノイズが
増大されるということはない。 Transistor 1 is connected to the base of transistor 18.
9 is connected, but this circuit prevents the transistor 18 from remaining on and causing a blocking state when a strong input suddenly enters from a weak electric field or when noise with a sufficiently long pulse width enters. It is something to do. That is, the base of the transistor 19 has an integrating circuit consisting of a resistor 20 and an external capacitor 21, and relatively high frequency components such as noise are filtered out, but long pulses such as when switching channels are filtered out. At this time, the voltage at terminal 22 becomes sufficient to turn on transistor 19,
This turns off the noise removal transistor 18. In this way, the noise removal transistor 18 is turned off when there is a noise with a long pulse width, so that it is possible to prevent a blocking state caused by the noise removal transistor 18 remaining on at this time. In this way, the noise removal transistor 18 is turned off when there is no noise or when there is noise with a long pulse width, and is turned on to remove noise only when noise with a short pulse width is detected. So,
When the noise removal transistor 18 is turned off during noise with a long pulse width, the noise with a long pulse width from the transistor 5 is transmitted directly to the transistor 7,
8, the noise is not increased by turning off the noise canceling transistor 18.
しかしながら、抵抗20,23,コンデンサ2
1の時定数によつて雑音成分とチヤンネル切換時
のパルスとの周波数分離を行なうのは非常に困難
である。雑音除去効果が落ちない様に時定数を大
きくすると、急激な入力変動に対してトランジス
タ19を十分オンさせることができず、ブロツキ
ングを起こしてしまう。 However, resistors 20, 23 and capacitor 2
It is very difficult to perform frequency separation between the noise component and the pulse during channel switching using a time constant of 1. If the time constant is made large so as not to reduce the noise removal effect, the transistor 19 cannot be turned on sufficiently in response to sudden input fluctuations, resulting in blocking.
そこで本発明ではこの様な誤動作を防止する
為、チヤンネル切換時に発生するAFTのデイフ
イートパルスを利用して、ブロツキング防止をし
ようとするものであり、第1図の端子24にパル
スを加えるようにしている。 Therefore, in order to prevent such malfunctions, the present invention attempts to prevent blocking by using the AFT daily pulses generated when switching channels, and a pulse is applied to the terminal 24 in Fig. ing.
このパルスはたとえば第2図のようにして作ら
れる。第2図は機構式チユーナの場合であり、チ
ヤンネル切換スイツチに連動したAFTデイフイ
ートスイツチ25の一端に12Vを加え、他端に抵
抗26とダイオード27を介して、パルスを取出
す。こうすれば、チヤンネル切換の時にトランジ
スタ19を確実にオンするに充分なパルス幅の長
い電圧がえられる。 This pulse is generated, for example, as shown in FIG. FIG. 2 shows the case of a mechanical tuner, in which 12V is applied to one end of an AFT daylight switch 25 linked to a channel changeover switch, and pulses are extracted from the other end via a resistor 26 and a diode 27. In this way, a voltage with a long enough pulse width to reliably turn on the transistor 19 at the time of channel switching can be obtained.
第3図は電子チユーナーの場合であり、選局用
ボタンを押すと、それに連動した選局用IC28の
一つの端子からはAFTデイフイート用パルスが
発生する。このパルスは、ふだんは12Vであり、
選局時のみOVになる。このパルスはパルス幅が
狭いため、トランジスタ29と抵抗30,31,
32,33とコンデンサ34とダイオード35,
36によつて極性反転と同時にパルス幅を約
50msに広げている。即ちトランジスタ29のコ
レクタは通常はダイオード35がオフの為トラン
ジスタ29もオフとなりOV、選局時にはダイオ
ード35が導通し、トランジスタ29もオンとな
り12Vとなる。導通時にはコンデンサ34が充電
される為、選局用IC28の出力がなくなりダイ
オード35がオフしても、コンデンサ34が放電
するまでの間トランジスタ29はオンの状態を保
つから、トランジスタ29のコレクタでのパルス
幅を広げることができる。 FIG. 3 shows the case of an electronic tuner. When the channel selection button is pressed, an AFT defective pulse is generated from one terminal of the channel selection IC 28 linked thereto. This pulse is usually 12V,
It becomes OV only when selecting a channel. Since this pulse has a narrow pulse width, the transistor 29 and resistors 30, 31,
32, 33, capacitor 34, diode 35,
36, the polarity is reversed and the pulse width is approximately
Expanded to 50ms. That is, since the diode 35 is normally off at the collector of the transistor 29, the transistor 29 is also turned off, OV, and when selecting a channel, the diode 35 is conductive, and the transistor 29 is also turned on, resulting in a voltage of 12V. When conductive, the capacitor 34 is charged, so even if the channel selection IC 28 loses its output and the diode 35 is turned off, the transistor 29 remains on until the capacitor 34 is discharged. The pulse width can be widened.
以上のように本発明によれば、チヤンネル切換
時にのみ、外部から電圧を加える事により、ブロ
ツキング防止を完全に行なう事ができる。また外
部からパルス幅の広い電圧が加えられる為、雑音
除去効果が落ちない様な充分大きいコンデンサを
付加する事ができる。しかも、このチヤンネル切
換時に雑音除去回路の動作を解除するパルスとし
てチユーナでチヤンネル切換を行うときに必ず発
生しているAFCデイフイート用のスイツチング
パルスを用いるようにしたので、特別な解除パル
ス発生手段を別に設ける必要がなく、簡単な回路
構成で実施することができる。 As described above, according to the present invention, blocking can be completely prevented by applying a voltage from the outside only when switching channels. Furthermore, since a voltage with a wide pulse width is applied from the outside, a sufficiently large capacitor can be added so that the noise removal effect does not deteriorate. Moreover, since we used the switching pulse for AFC defect, which is always generated when switching channels in the tuner, as the pulse for canceling the operation of the noise removal circuit when switching channels, a special cancellation pulse generation means is required. It does not need to be provided separately and can be implemented with a simple circuit configuration.
第1図は本発明の一実施例におけるテレビジヨ
ン受像機の誤動作防止装置の回路図、第2図、第
3図はそれぞれ同装置の一部分の具体回路図であ
る。
5,6,7,8,9,10……増幅トランジス
タ、18,19……スイツチングトランジスタ、
15,16,17,17′……雑音取出用トラン
ジスタ、25……デイフイートスイツチ、24…
…端子、28……選局用IC。
FIG. 1 is a circuit diagram of a malfunction prevention device for a television receiver according to an embodiment of the present invention, and FIGS. 2 and 3 are specific circuit diagrams of a portion of the same device. 5, 6, 7, 8, 9, 10...amplification transistor, 18,19...switching transistor,
15, 16, 17, 17'... Noise extraction transistor, 25... Defeat switch, 24...
...Terminal, 28...IC for channel selection.
Claims (1)
を検出する雑音検出回路と、この雑音検出回路に
検出された雑音によつて、上記AGC回路に得ら
れるAGC電圧より雑音を除去する雑音除去回路
と、チヤンネル切替時に発生するAFT解除用の
スイツチパルスにより上記雑音除去回路を制御し
て、上記スイツチパルスの期間中雑音除去回路の
動作を解除する回路とを備えたテレビジヨン受像
機の誤動作防止装置。1. An AGC circuit that generates an AGC voltage, a noise detection circuit that detects only noise, and a noise removal circuit that uses the noise detected by this noise detection circuit to remove noise from the AGC voltage obtained by the AGC circuit. A malfunction prevention device for a television receiver, comprising: a circuit that controls the noise removal circuit with a switch pulse for canceling AFT generated when switching channels, and cancels the operation of the noise removal circuit during the period of the switch pulse.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9132779A JPS5614783A (en) | 1979-07-18 | 1979-07-18 | Malfunction prevention unit of television receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9132779A JPS5614783A (en) | 1979-07-18 | 1979-07-18 | Malfunction prevention unit of television receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5614783A JPS5614783A (en) | 1981-02-13 |
| JPS6258193B2 true JPS6258193B2 (en) | 1987-12-04 |
Family
ID=14023349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9132779A Granted JPS5614783A (en) | 1979-07-18 | 1979-07-18 | Malfunction prevention unit of television receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5614783A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5650675A (en) * | 1979-09-29 | 1981-05-07 | Matsushita Electric Ind Co Ltd | Television picture receiver |
-
1979
- 1979-07-18 JP JP9132779A patent/JPS5614783A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5614783A (en) | 1981-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4298884A (en) | Chroma amplifier and color killer | |
| US4398060A (en) | Muting circuit for an FM radio receiver | |
| KR100211412B1 (en) | Interrupting the video if signal path during fm radio mode in a television receiver | |
| JPS6317270B2 (en) | ||
| GB2028613A (en) | Synchronization and gain control circuit | |
| US4408229A (en) | Noise sensitivity reduction apparatus for a TV receiver AGC system | |
| US4172239A (en) | Signal attenuator | |
| JPS6258193B2 (en) | ||
| JPS63287273A (en) | Automatic gain controller in video signal processor | |
| US2797258A (en) | Sync separator | |
| US4246543A (en) | Delayed AGC circuit | |
| EP0069843B2 (en) | Lf amplifier for a television receiver | |
| JPH0211070B2 (en) | ||
| GB1313420A (en) | Noise cancelling circuits | |
| US3430147A (en) | Squelch tail preventing circuit | |
| GB1445159A (en) | Synchronous detection | |
| US3829606A (en) | Stabilizing device for the synchronous detector of an agc video feedback loop | |
| CA1130915A (en) | Noise cancellation circuit | |
| KR840000111A (en) | Automatic deactivation prevention device | |
| US3238502A (en) | Noise immunity circuit | |
| JPS6049373B2 (en) | Malfunction prevention device for television receivers | |
| JPS5924225Y2 (en) | Muting circuit of television receiver | |
| US4417277A (en) | Television receivers | |
| GB2111334A (en) | An FM radio receiver incorporating a muting circuit | |
| JPH08163065A (en) | Noise elimination circuit |