JPS6259333B2 - - Google Patents
Info
- Publication number
- JPS6259333B2 JPS6259333B2 JP15564081A JP15564081A JPS6259333B2 JP S6259333 B2 JPS6259333 B2 JP S6259333B2 JP 15564081 A JP15564081 A JP 15564081A JP 15564081 A JP15564081 A JP 15564081A JP S6259333 B2 JPS6259333 B2 JP S6259333B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- control circuit
- display device
- display
- host processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明はデイスプレイ・コントロール・システ
ム、特にｎ個の各デイスプレイ装置をｍ個の制御
回路のうちの任意の制御回路でもつて制御を行う
ことができるようにし、処理スピードと回路物量
とのバランスをとることができるようにすると共
に、障害などに対して柔軟に対処できるようにし
たデイスプレイ・コントロール・システムに関す
るものである。
ム、特にｎ個の各デイスプレイ装置をｍ個の制御
回路のうちの任意の制御回路でもつて制御を行う
ことができるようにし、処理スピードと回路物量
とのバランスをとることができるようにすると共
に、障害などに対して柔軟に対処できるようにし
たデイスプレイ・コントロール・システムに関す
るものである。
例えばCRTデイスプレイ装置等の制御を行う
制御装置は、ホストの処理装置と下位の接続装置
であるデイスプレイ装置とのインタフエースをと
り、データのシリアル／パラレル変換や、同期処
理、入出力エラーチエツク等種々の制御処理を行
う。従つて制御装置の上記制御のための回路量は
かなり大きなものとなつている。
制御装置は、ホストの処理装置と下位の接続装置
であるデイスプレイ装置とのインタフエースをと
り、データのシリアル／パラレル変換や、同期処
理、入出力エラーチエツク等種々の制御処理を行
う。従つて制御装置の上記制御のための回路量は
かなり大きなものとなつている。
第１図は従来のシステム接続方式の例を示す。
図中、１はホストの処理装置、２，２−１ないし
２−３は制御装置、３，３−１ないし３−３は制
御回路、４−１ないし４−５はデイスプレイ装置
を表わす。従来、例えば第１図Ａ図示の如くデイ
スプレイ装置４−１，４−２，………は１台の制
御装置２に接続され、その中の１つの制御回路３
によつて、例えば時分割などにより順次制御され
るようにされていた。しかし、下位に接続される
デイスプレイ装置の数が多くなつたり、転送され
るデータの量が多くなると、１個の制御回路３で
は処理しきれなくなり、サービス性が極度に低下
するなどの問題が生じていた。特にデイスプレイ
装置にあつては瞬時の応答や表示が要請され、制
御に時間がかかりすぎることは致命的となる。そ
こで第１図Ｂ図示の如く、各制御装置２−１，…
……の制御回路３−１，………と各デイスプレイ
装置４−１，………とを１対１に対応させ、各デ
イスプレイ装置をそれぞれ専用の１台の制御装置
によつて制御する方式も用いられている。しか
し、この方式によれば共通の機能を有する制御回
路をデイスプレイ装置の台数分用意しなければな
らず、上記の如く１個の制御回路のハードウエア
量も少なくないことから、第１図Ａ図示の例に比
べてかなりの無駄が生じることになる。
図中、１はホストの処理装置、２，２−１ないし
２−３は制御装置、３，３−１ないし３−３は制
御回路、４−１ないし４−５はデイスプレイ装置
を表わす。従来、例えば第１図Ａ図示の如くデイ
スプレイ装置４−１，４−２，………は１台の制
御装置２に接続され、その中の１つの制御回路３
によつて、例えば時分割などにより順次制御され
るようにされていた。しかし、下位に接続される
デイスプレイ装置の数が多くなつたり、転送され
るデータの量が多くなると、１個の制御回路３で
は処理しきれなくなり、サービス性が極度に低下
するなどの問題が生じていた。特にデイスプレイ
装置にあつては瞬時の応答や表示が要請され、制
御に時間がかかりすぎることは致命的となる。そ
こで第１図Ｂ図示の如く、各制御装置２−１，…
……の制御回路３−１，………と各デイスプレイ
装置４−１，………とを１対１に対応させ、各デ
イスプレイ装置をそれぞれ専用の１台の制御装置
によつて制御する方式も用いられている。しか
し、この方式によれば共通の機能を有する制御回
路をデイスプレイ装置の台数分用意しなければな
らず、上記の如く１個の制御回路のハードウエア
量も少なくないことから、第１図Ａ図示の例に比
べてかなりの無駄が生じることになる。
第１図Ａ図示の方式と第１図Ｂ図示の方式とを
折衷させて、第１図Ｃ図示の如く制御回路３−
１，………とデイスプレイ装置４−１，………と
をｍ対ｎ（ただしｍ＜ｎ）に対応させる方式も提
案されている。しかしながら、この方式について
も、以下の欠点を有する。第１図Ｃにおいて、例
えば制御装置２−１とデイスプレイ装置４−１と
が論理的に接続され、制御回路３−１がデイスプ
レイ装置４−１の制御を行なつていてビジー状態
にあつたとする。この時に例えばデイスプレイ装
置４−２のキー操作などによつてデイスプレイ装
置４−２側からホストの処理装置１は制御回路３
−１がビジーであるためにポーリングによつてそ
の接続要求を検知することはできない。すなわ
ち、上記の場合に他の制御装置２−２にある制御
回路３−２がたとえ空き状態にあつても、制御回
路３−２とデイスプレイ装置とは物理的に接続さ
れていないため、ホストの処理装置１は制御回路
３−２を介してデイスプレイ装置４−２に対しポ
ーリングすることはできない。従つて、上記制御
回路３−１のビジー状態が解除されるまで、処理
を待たざるを得ないこととなり、効率の面で十分
とは言い難い場合が存する。また、例えば制御回
路３−１が故障した場合には、該制御回路３−１
に接続されるデイスプレイ装置４−１，４−２，
４−３は全く使用できないことになる。このよう
な第１図Ｃ図示の方式の欠点を解決するために、
例えば第１図Ｄ図示の如く各制御装置２−１，…
……とすべての下位のデイスプレイ装置４−１，
………とを物理的に接続する案も考えられないで
はない。しかしながら、一般に各制御装置とデイ
スプレイ装置とは離れた場所に置かれることが多
く、第１図Ｄ図示の如き案によればデイスプレイ
装置へのケーブルの量が非常に多くなるため、現
質的対策として妥当でない。
折衷させて、第１図Ｃ図示の如く制御回路３−
１，………とデイスプレイ装置４−１，………と
をｍ対ｎ（ただしｍ＜ｎ）に対応させる方式も提
案されている。しかしながら、この方式について
も、以下の欠点を有する。第１図Ｃにおいて、例
えば制御装置２−１とデイスプレイ装置４−１と
が論理的に接続され、制御回路３−１がデイスプ
レイ装置４−１の制御を行なつていてビジー状態
にあつたとする。この時に例えばデイスプレイ装
置４−２のキー操作などによつてデイスプレイ装
置４−２側からホストの処理装置１は制御回路３
−１がビジーであるためにポーリングによつてそ
の接続要求を検知することはできない。すなわ
ち、上記の場合に他の制御装置２−２にある制御
回路３−２がたとえ空き状態にあつても、制御回
路３−２とデイスプレイ装置とは物理的に接続さ
れていないため、ホストの処理装置１は制御回路
３−２を介してデイスプレイ装置４−２に対しポ
ーリングすることはできない。従つて、上記制御
回路３−１のビジー状態が解除されるまで、処理
を待たざるを得ないこととなり、効率の面で十分
とは言い難い場合が存する。また、例えば制御回
路３−１が故障した場合には、該制御回路３−１
に接続されるデイスプレイ装置４−１，４−２，
４−３は全く使用できないことになる。このよう
な第１図Ｃ図示の方式の欠点を解決するために、
例えば第１図Ｄ図示の如く各制御装置２−１，…
……とすべての下位のデイスプレイ装置４−１，
………とを物理的に接続する案も考えられないで
はない。しかしながら、一般に各制御装置とデイ
スプレイ装置とは離れた場所に置かれることが多
く、第１図Ｄ図示の如き案によればデイスプレイ
装置へのケーブルの量が非常に多くなるため、現
質的対策として妥当でない。
本発明は上記の問題点の解決を図り、複数個の
制御回路と下位のデイスプレイ装置とを任意に接
続可能として、回路物量の減少を図りつつ効率よ
く制御を行うことができるようにすることを目的
としている。そのため、本発明のデイスプレイ・
コントロール・システムは、ホストの処理装置
と、デイスプレイ装置と、上記ホストの処理装置
および上記デイスプレイ装置間のインタフエース
をとり下位の上記デイスプレイ装置の制御を行う
制御回路を有する制御装置とをそなえたデイスプ
レイ・コントロール・システムにおいて、ｎ個の
上記デイスプレイ装置と、ｍ個の上記制御回路お
よび該ｍ個の制御回路の各々に接続されて上記デ
イスプレイ装置を下位に接続する少なくともｎ個
のマルチプレクサ／デマルチプレクサをそなえた
制御装置とをそなえ、かつ上記マルチプレクサ／
デマルチプレクサと上記デイスプレイ装置とを１
対１に接続すると共に、上記各マルチプレクサ／
デマルチプレクサ対応に該マルチプレクサ／デマ
ルチプレクサと上記制御回路との接続を選択する
選択レジスタをそなえ、上記選択レジスタに上記
制御回路の識別番号が設定されることにより、該
設定された識別番号を有する制御回路によつて下
位の上記デイスプレイ装置が制御されるようにし
たことを特徴としている。以下図面を参照しつつ
説明する。
制御回路と下位のデイスプレイ装置とを任意に接
続可能として、回路物量の減少を図りつつ効率よ
く制御を行うことができるようにすることを目的
としている。そのため、本発明のデイスプレイ・
コントロール・システムは、ホストの処理装置
と、デイスプレイ装置と、上記ホストの処理装置
および上記デイスプレイ装置間のインタフエース
をとり下位の上記デイスプレイ装置の制御を行う
制御回路を有する制御装置とをそなえたデイスプ
レイ・コントロール・システムにおいて、ｎ個の
上記デイスプレイ装置と、ｍ個の上記制御回路お
よび該ｍ個の制御回路の各々に接続されて上記デ
イスプレイ装置を下位に接続する少なくともｎ個
のマルチプレクサ／デマルチプレクサをそなえた
制御装置とをそなえ、かつ上記マルチプレクサ／
デマルチプレクサと上記デイスプレイ装置とを１
対１に接続すると共に、上記各マルチプレクサ／
デマルチプレクサ対応に該マルチプレクサ／デマ
ルチプレクサと上記制御回路との接続を選択する
選択レジスタをそなえ、上記選択レジスタに上記
制御回路の識別番号が設定されることにより、該
設定された識別番号を有する制御回路によつて下
位の上記デイスプレイ装置が制御されるようにし
たことを特徴としている。以下図面を参照しつつ
説明する。
第２図は本発明の一実施例構成を示す。図中、
符号１，２，３−１，………，４−１，………は
第１図に対応し、５−１，………５−ｎはマルチ
プレクサ／デマルチプレクサ、６−１，………，
６−ｎは選択レジスタ、７は制御回路やデイスプ
レイ装置のビジー状態や故障状態などを管理する
ための管理テーブルを表わす。
符号１，２，３−１，………，４−１，………は
第１図に対応し、５−１，………５−ｎはマルチ
プレクサ／デマルチプレクサ、６−１，………，
６−ｎは選択レジスタ、７は制御回路やデイスプ
レイ装置のビジー状態や故障状態などを管理する
ための管理テーブルを表わす。
制御回路３−１，………，３−ｍは、それぞれ
同じ機能を有する回路であり、制御装置２の中に
ｍ個設けられる。ｍは下位接続装置としてのデイ
スプレイ装置がｎ台ある場合には、２以上であつ
てｎ以下の数と考えてよい。また、制御装置２の
中に少なくともｎ以上のマルチプレクサ／デマル
チプレクサ５−１，………，５−ｎが設けられ
る。この各マルチプレクサ／デマルチプレクサ５
−１，………は、すべての制御回路３−１，……
…とそれぞれ物理的に接続される。また、下位の
デイスプレイ装置４−１，………と該マルチプレ
クサ／デマルチプレクサ５−１，………とは、そ
れぞれ原則として１対１に接続される。従つて、
制御装置２からデイスプレイ装置４−１，………
へのケーブルはｎ本あればよいことになる。各マ
ルチプレクサ／デマルチプレクサ５−１，………
対応にそれぞれ選択レジスタ６−１，………，６
−ｎが設けられる。この選択レジスタ６−１，…
……は、対応するマルチプレクサ／デマルチプレ
クサ５−１，………に接続されるデイスプレイ装
置４−１，………がどの制御回路３−１，………
に論理的に接続されるべきかを、マルチプレク
サ／デマルチプレクサ５−１に対し指示するもの
である。例えば選択レジスタ６−１に制御回路３
−２の識別番号「２」が格納されたとすると、ゲ
ートの開閉等により、制御回路３−２がマルチプ
レクサ／デマルチプレクサ５−１を経由してデイ
スプレイ装置４−１と論理的に結合されることに
なる。
同じ機能を有する回路であり、制御装置２の中に
ｍ個設けられる。ｍは下位接続装置としてのデイ
スプレイ装置がｎ台ある場合には、２以上であつ
てｎ以下の数と考えてよい。また、制御装置２の
中に少なくともｎ以上のマルチプレクサ／デマル
チプレクサ５−１，………，５−ｎが設けられ
る。この各マルチプレクサ／デマルチプレクサ５
−１，………は、すべての制御回路３−１，……
…とそれぞれ物理的に接続される。また、下位の
デイスプレイ装置４−１，………と該マルチプレ
クサ／デマルチプレクサ５−１，………とは、そ
れぞれ原則として１対１に接続される。従つて、
制御装置２からデイスプレイ装置４−１，………
へのケーブルはｎ本あればよいことになる。各マ
ルチプレクサ／デマルチプレクサ５−１，………
対応にそれぞれ選択レジスタ６−１，………，６
−ｎが設けられる。この選択レジスタ６−１，…
……は、対応するマルチプレクサ／デマルチプレ
クサ５−１，………に接続されるデイスプレイ装
置４−１，………がどの制御回路３−１，………
に論理的に接続されるべきかを、マルチプレク
サ／デマルチプレクサ５−１に対し指示するもの
である。例えば選択レジスタ６−１に制御回路３
−２の識別番号「２」が格納されたとすると、ゲ
ートの開閉等により、制御回路３−２がマルチプ
レクサ／デマルチプレクサ５−１を経由してデイ
スプレイ装置４−１と論理的に結合されることに
なる。
第２図において、例えばホストの処理装置１が
デイスプレイ装置４−１に対して、データの転送
を行う必要が生じたとする。ホストの処理装置１
は、まず管理テーブル７を参照し、使用可能な制
御回路を捜し出す。例えば制御回路３−１がビジ
ー状態にあり使用できず、制御回路３−２がビジ
ーでも故障中でもなく直ちに使用可能であるとす
ると、ホストの処理装置１は管理テーブル７に制
御回路３−２のビジー表示を行うと共に、選択レ
ジスタ６−１に制御回路３−２を一意に識別する
番号、例えば「２」を設定する。選択レジスタ６
−１に「２」が設定されることによつて、マルチ
プレクサ／デマルチプレクサ５−１を経由して、
制御回路３−２とデイスプレイ装置４−１とのパ
スが確立され、ホストの処理装置１は制御回路３
−２を通してデイスプレイ装置４−１へデータ転
送を行うことができるようになる。転送処理が終
了し、接続の必要がなくなつた場合には、選択レ
ジスタ６−１の内容をクリアし、管理テーブル７
の制御回路３−２についてのビジー表示を消去す
れば、もとの状態に復帰する。
デイスプレイ装置４−１に対して、データの転送
を行う必要が生じたとする。ホストの処理装置１
は、まず管理テーブル７を参照し、使用可能な制
御回路を捜し出す。例えば制御回路３−１がビジ
ー状態にあり使用できず、制御回路３−２がビジ
ーでも故障中でもなく直ちに使用可能であるとす
ると、ホストの処理装置１は管理テーブル７に制
御回路３−２のビジー表示を行うと共に、選択レ
ジスタ６−１に制御回路３−２を一意に識別する
番号、例えば「２」を設定する。選択レジスタ６
−１に「２」が設定されることによつて、マルチ
プレクサ／デマルチプレクサ５−１を経由して、
制御回路３−２とデイスプレイ装置４−１とのパ
スが確立され、ホストの処理装置１は制御回路３
−２を通してデイスプレイ装置４−１へデータ転
送を行うことができるようになる。転送処理が終
了し、接続の必要がなくなつた場合には、選択レ
ジスタ６−１の内容をクリアし、管理テーブル７
の制御回路３−２についてのビジー表示を消去す
れば、もとの状態に復帰する。
一方、例えばデイスプレイ装置４−２側からホ
ストの処理装置１に対しての接続要求があつたと
する。このとき、例えば制御回路３−１，３−２
等がビジーであり使用できない状態にあつたとし
ても、他の任意の空き回路、例えば制御回路３−
ｍを捜し出し、選択レジスタ６−２に識別番号
「ｍ」を設定してパスを確立し、ホストの処理装
置１はポーリングによつて上記デイスプレイ装置
４−２からの接続要求を検知することができる。
従つて、デイスプレイ装置例からの接続要求に対
しても、全部の制御回路３−１，………，３−ｍ
が使用不可の状態にならない限り、直ちに応答す
ることが可能となる。
ストの処理装置１に対しての接続要求があつたと
する。このとき、例えば制御回路３−１，３−２
等がビジーであり使用できない状態にあつたとし
ても、他の任意の空き回路、例えば制御回路３−
ｍを捜し出し、選択レジスタ６−２に識別番号
「ｍ」を設定してパスを確立し、ホストの処理装
置１はポーリングによつて上記デイスプレイ装置
４−２からの接続要求を検知することができる。
従つて、デイスプレイ装置例からの接続要求に対
しても、全部の制御回路３−１，………，３−ｍ
が使用不可の状態にならない限り、直ちに応答す
ることが可能となる。
また、例えば制御回路３−２が故障したとして
も、管理テーブル７に制御回路３−２は故障中で
ある旨の表示を行うだけでよく、他の「ｍ−１」
個の制御回路によつて各デイスプレイ装置４−
１，………，４−ｎを制御することができる。
も、管理テーブル７に制御回路３−２は故障中で
ある旨の表示を行うだけでよく、他の「ｍ−１」
個の制御回路によつて各デイスプレイ装置４−
１，………，４−ｎを制御することができる。
以上説明した如く本発明によれば、ｍ個の制御
回路とｎ個のデイスプレイ装置との接続をダイナ
ミツクに任意に切換えることが可能となり、処理
スピードと回路物量とのバランスのとれた効率の
よい制御が可能となる。また障害に対しても柔軟
性があり可用性を高めることができる。
回路とｎ個のデイスプレイ装置との接続をダイナ
ミツクに任意に切換えることが可能となり、処理
スピードと回路物量とのバランスのとれた効率の
よい制御が可能となる。また障害に対しても柔軟
性があり可用性を高めることができる。
第１図は従来のシステム接続方式の例、第２図
は本発明の一実施例構成を示す。 図中、１はホストの処理装置、２，２−１ない
し２−３は制御装置、３，３−１ないし３−ｍは
制御回路、４−１ないし４−ｎはデイスプレイ装
置、５−１ないし５−ｎはマルチプレクサ／デマ
ルチプレクサ、６−１ないし６−ｎは選択レジス
タ、７は管理テーブルを表わす。
は本発明の一実施例構成を示す。 図中、１はホストの処理装置、２，２−１ない
し２−３は制御装置、３，３−１ないし３−ｍは
制御回路、４−１ないし４−ｎはデイスプレイ装
置、５−１ないし５−ｎはマルチプレクサ／デマ
ルチプレクサ、６−１ないし６−ｎは選択レジス
タ、７は管理テーブルを表わす。
Claims (1)
- １ ホストの処理装置と、デイスプレイ装置と、
上記ホストの処理装置および上記デイスプレイ装
置間のインタフエースをとり下位の上記デイスプ
レイ装置の制御を行う制御回路を有する制御装置
とをそなえたデイスプレイ・コントロール・シス
テムにおいて、ｎ個の上記デイスプレイ装置と、
ｍ個の上記制御回路および該ｍ個の制御回路の
各々に接続されて上記デイスプレイ装置を下位に
接続する少なくともｎ個のマルチプレクサ／デマ
ルチプレクサをそなえた制御装置とをそなえ、か
つ上記マルチプレクサ／デマルチプレクサと上記
デイスプレイ装置とを１対１に接続すると共に、
上記各マルチプレクサ／デマルチプレクサ対応に
該マルチプレクサ／デマルチプレクサと上記制御
回路との接続を選択する選択レジスタをそなえ、
上記選択レジスタに上記制御回路の識別番号が設
定されることにより、該設定された識別番号を有
する制御回路によつて下位の上記デイスプレイ装
置が制御されるようにしたことを特徴とするデイ
スプレイ・コントロール・システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15564081A JPS5856142A (ja) | 1981-09-30 | 1981-09-30 | デイスプレイ・コントロ−ル・システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15564081A JPS5856142A (ja) | 1981-09-30 | 1981-09-30 | デイスプレイ・コントロ−ル・システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856142A JPS5856142A (ja) | 1983-04-02 |
| JPS6259333B2 true JPS6259333B2 (ja) | 1987-12-10 |
Family
ID=15610388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15564081A Granted JPS5856142A (ja) | 1981-09-30 | 1981-09-30 | デイスプレイ・コントロ−ル・システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856142A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62210552A (ja) * | 1986-03-11 | 1987-09-16 | Nec Corp | フアイルリカバリ方式 |
| JPS6346591A (ja) * | 1986-08-13 | 1988-02-27 | 日本電気株式会社 | 自動機の障害回復処理方式 |
| JPH0219939A (ja) * | 1988-07-08 | 1990-01-23 | Nec Corp | ファイルリカバリ処理方式 |
| JPH0287242A (ja) * | 1988-09-26 | 1990-03-28 | Hitachi Ltd | データベースの退避回復方式 |
| US5136707A (en) * | 1988-10-28 | 1992-08-04 | At&T Bell Laboratories | Reliable database administration arrangement |
-
1981
- 1981-09-30 JP JP15564081A patent/JPS5856142A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5856142A (ja) | 1983-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4014005A (en) | Configuration and control unit for a heterogeneous multi-system | |
| JPS61196351A (ja) | デバイス制御装置用インターフエース装置 | |
| JPS6259333B2 (ja) | ||
| JP2531080B2 (ja) | バスアダプタ切り換え方式 | |
| JPS638500B2 (ja) | ||
| JPH0553936A (ja) | バス二重化制御システム | |
| JP2894395B2 (ja) | 映像信号切替装置 | |
| JPH05204689A (ja) | 制御装置 | |
| JPH0563817B2 (ja) | ||
| JPH0195349A (ja) | 入出力装置 | |
| JPH0346050A (ja) | 入出力制御装置の拡張方式 | |
| JPS61239334A (ja) | 情報処理装置 | |
| JPH0380318A (ja) | 系構成情報の更新制御方式 | |
| JPH08101735A (ja) | 情報処理装置 | |
| JPS59117618A (ja) | デ−タバス制御装置 | |
| JPS6130309B2 (ja) | ||
| JPH0267038A (ja) | 分散形交換システムの制御方式 | |
| JPH02204856A (ja) | コンピュータ多重化システム | |
| JPS61107455A (ja) | ポ−リング制御方式 | |
| JPH07141285A (ja) | データ転送制御装置 | |
| JPS61224757A (ja) | 通信制御装置切換制御方式 | |
| JPS61184645A (ja) | 割込制御方式 | |
| JPH0567025A (ja) | 周辺制御装置 | |
| JPH0589368A (ja) | 売上データ収集方式 | |
| JPH056345A (ja) | 系制御システム |