Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6259960B2 - - Google Patents
[go: Go Back, main page]

JPS6259960B2 - - Google Patents

Info

Publication number
JPS6259960B2
JPS6259960B2 JP56047893A JP4789381A JPS6259960B2 JP S6259960 B2 JPS6259960 B2 JP S6259960B2 JP 56047893 A JP56047893 A JP 56047893A JP 4789381 A JP4789381 A JP 4789381A JP S6259960 B2 JPS6259960 B2 JP S6259960B2
Authority
JP
Japan
Prior art keywords
key code
circuit
memory
arithmetic circuit
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56047893A
Other languages
Japanese (ja)
Other versions
JPS57162895A (en
Inventor
Akimori Tomizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP56047893A priority Critical patent/JPS57162895A/en
Publication of JPS57162895A publication Critical patent/JPS57162895A/en
Publication of JPS6259960B2 publication Critical patent/JPS6259960B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12Details relating to cryptographic hardware or logic circuitry
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/80Wireless

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Description

【発明の詳細な説明】 本発明は無線有料テレビジヨン・システム、特
にそのキーコード発生方式の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a wireless pay television system, and more particularly to an improvement in its key code generation method.

無線式有料テレビジヨン・システムは周知の如
く放送局と契約した加入者のみを対象として、放
送局からエンコーダにより暗号化したテレビジヨ
ン信号を送信し、加入者側ではこの暗号化テレビ
ジヨン信号をデコーダで解読して元のテレビジヨ
ン信号を再生するもので、このシステムにおいて
は放送局側でエンコードに際して使用するキーコ
ードと、加入者側でデコードに際して使用するキ
ーコードとを一致又は対応させ、かつ放送局から
加入者へエンコードの状態を示すイネーブルコー
ドを受信しなければならない。
As is well known, a wireless pay television system is intended only for subscribers who have signed a contract with a broadcasting station.The broadcasting station transmits a television signal encrypted by an encoder, and the subscriber side decodes this encrypted television signal. In this system, the key code used for encoding on the broadcasting station side and the key code used for decoding on the subscriber side are made to match or correspond, and the key code used for decoding on the subscriber side is An enable code must be received from the station to the subscriber indicating the status of the encoding.

第1図はこのような無線式有料テレビジヨン・
システムの基本的な構成を示すもので、1は放送
局側のエンコーダ、2は送信装置、3は信号源で
ある。信号源3は送信すべき番組(映像、音声)
の暗号化前のテレビジヨン信号の発生源である。
エンコーダ1はエンコード回路4及びキーコード
発生回路5で基本的に構成される。ここでキーコ
ードはエンコード回路4における暗号化の状態を
決定する基礎のデータである。エンコード回路4
は公知の方法によりテレビジヨン信号を暗号化
し、該暗号化テレビジヨン信号にはその暗号化の
状態を示すイネーブルコードが重畳される。
Figure 1 shows such a wireless pay television system.
It shows the basic configuration of the system, where 1 is an encoder on the broadcasting station side, 2 is a transmitting device, and 3 is a signal source. Signal source 3 is the program to be transmitted (video, audio)
is the source of the television signal before encryption.
The encoder 1 basically consists of an encoding circuit 4 and a key code generation circuit 5. Here, the key code is basic data that determines the encryption state in the encoding circuit 4. Encoding circuit 4
encrypts a television signal using a known method, and an enable code indicating the encryption state is superimposed on the encrypted television signal.

送信装置2は暗号化されたテレビジヨン信号を
電波Aに変換して送信する。
The transmitting device 2 converts the encrypted television signal into radio waves A and transmits them.

加入者側の受信システムはデコーダ6と通常の
テレビ受像機7から成る。デコーダ6は受信回路
8、デコード回路9及びキーコード回路10で構
成される。受信回路8は暗号化テレビジヨン電波
を受信しその受信信号をデコード回路9で処理し
易い形態の信号(例えばベースバンドのビデオ信
号あるいは音声信号)に変換すると共に、イネー
ブルコード、プログラムナンバー等の各コードを
検出し、これらを受信信号としてデコード回路9
へ供給する。
The receiving system on the subscriber side consists of a decoder 6 and a conventional television receiver 7. The decoder 6 includes a receiving circuit 8, a decoding circuit 9, and a key code circuit 10. The receiving circuit 8 receives the encrypted television radio waves, converts the received signal into a signal in a format that is easy to process by the decoding circuit 9 (for example, a baseband video signal or audio signal), and also converts the received signal into a signal such as an enable code, a program number, etc. A decoding circuit 9 detects the code and uses it as a received signal.
supply to

デコード回路9はデコード信号により暗号化テ
レビジヨン信号をデコードして通常のテレビ受像
機7で再生可能な暗号化前のテレビジヨン信号に
変換してテレビ受像機7に出力する。
The decoding circuit 9 decodes the encrypted television signal using a decode signal, converts it into a pre-encrypted television signal that can be played back on a normal television receiver 7, and outputs it to the television receiver 7.

キーコード回路10は送信側のキーコードに対
応するキーコードを発生するもので、第2図a及
びbは従来のキーコード回路の構成を示す。同図
a,bにおいて11はメモリ、12はメモリ制御
回路、13はキーコードレジスタ、14は演算回
路である。
The key code circuit 10 generates a key code corresponding to the key code on the transmitting side, and FIGS. 2a and 2b show the configuration of a conventional key code circuit. In figures a and b, 11 is a memory, 12 is a memory control circuit, 13 is a key code register, and 14 is an arithmetic circuit.

第2図aのキーコード回路で、メモリ11には
複数個のキーコード・データが書き込まれてお
り、そのデータは電話回線等を介してのデータ伝
送によつて書替え可能である。メモリ制御回路1
2はプログラム・ナンバーPBに応答してメモリ
11をアクセスしその所定領域から対応するキー
コードKを出力させ、キーコードレジスタ13に
記憶させる。
In the key code circuit shown in FIG. 2a, a plurality of key code data are written in the memory 11, and the data can be rewritten by data transmission via a telephone line or the like. Memory control circuit 1
2 accesses the memory 11 in response to the program number PB, outputs the corresponding key code K from a predetermined area thereof, and stores it in the key code register 13.

第2図bのキーコード回路で、メモリ11は加
入者の操作によりメモリー内容を書替え可能なも
ので、一種類のキーコード・データを記憶せしめ
られている。メモリ制御回路12はプログラム・
ナンバーPBに応答してメモリ12からのデータ
出力を制御し、演算回路14に与えて、該回路に
よりプログラム・ナンバーPBとの間で所定の演
算を実行し、対応するキーコードKを発生させ、
キーコードレジスタ13に記憶せしめる。
In the key code circuit shown in FIG. 2b, the memory 11 can be rewritten by the subscriber's operation, and stores one type of key code data. The memory control circuit 12 is a program
Controls the data output from the memory 12 in response to the number PB and supplies it to the arithmetic circuit 14, which causes the circuit to perform a predetermined arithmetic operation with the program number PB and generate a corresponding key code K;
It is stored in the key code register 13.

而して第2図aに示す従来のキーコード回路は
上述の如く書替え可能なメモリを使用し、複数個
のキーコードを発生することが可能なデータを書
き込んでおき、放送局から送信されて来る特定の
信号であるプログラム・ナンバーを受信すると、
前記データの中から該プログラム・ナンバーに対
応するデータを読出してキーコードを発生する方
式をとつている。
The conventional key code circuit shown in FIG. When you receive a program number, which is a specific signal that comes
A system is adopted in which data corresponding to the program number is read out of the data and a key code is generated.

このようなキーコード発生方式によると、従来
は上記メモリとして電気的に書替え可能な半導体
メモリを採用して受信システムを構成しており、
システムが大規模となるばかりでなく、半導体メ
モリの記憶内容保持のために無断電源を必要とす
ることになつて、高価となる問題があつた。
According to such a key code generation method, the receiving system has conventionally been configured using an electrically rewritable semiconductor memory as the memory.
Not only does the system become large-scale, but it also requires an uninterrupted power supply to maintain the memory contents of the semiconductor memory, making it expensive.

また第2図bに示す従来のキーコード回路は前
述のようにメモリが加入者の操作で書替え可能で
あるが、その操作手段としては従来はメカニカ
ル・スイツチを採用しているため、そのスイツチ
設定の種類がプログラム・ナンバーの有効数によ
つて制約され、機密性が低下する。更に加入者の
誤操作が懸念されメカニカル・スイツチを使用し
ても、必らずしもコスト低下を計り得ない問題が
ある。
Furthermore, in the conventional key code circuit shown in FIG. The type of information is restricted by the valid number of program numbers, reducing confidentiality. Furthermore, there is a problem that even if a mechanical switch is used, it is not necessarily possible to reduce the cost due to concerns about subscriber's erroneous operation.

本発明はかかる従来技術の問題点を改良するた
めになされたもので、デコーダ毎に異なる演算内
容の演算回路に対応してメモリにキーコード・デ
ータを設定し保持させると共に該メモリからのデ
ータを演算回路で処理しキーコードレジスタに記
憶させ、デコード回路からの読取信号に応答して
上記レジスタからキーコードを読出してデコード
回路へ供給するように構成したことを特徴とす
る。
The present invention has been made in order to improve the problems of the prior art, and it sets and holds key code data in a memory corresponding to arithmetic circuits with different arithmetic contents for each decoder, and also stores data from the memory. The key code is processed by an arithmetic circuit and stored in a key code register, and in response to a read signal from a decoding circuit, the key code is read from the register and supplied to the decoding circuit.

以下図面に示す実施例を参照して本発明を説明
すると、第3図において、デコーダ6Nに対応し
てキーコード回路10Nはメモリ16N、演算回
路17N、キーコードレジスタ18から成る。メ
モリ16Nはデコーダ6N毎に異なる演算回路1
7Nに対応してキーコード・データが設定され、
該データを保持する。
The present invention will be described below with reference to the embodiment shown in the drawings. In FIG. 3, a key code circuit 10N includes a memory 16N, an arithmetic circuit 17N, and a key code register 18, corresponding to a decoder 6N. The memory 16N has a different arithmetic circuit 1 for each decoder 6N.
Key code data is set corresponding to 7N,
The data is retained.

演算回路17Nはメモリ16Nからのデータに
対し所定の演算処理を施してキーコードレジスタ
18に出力する。キーコードレジスタ18は演算
回路17Nからのキーコードを記憶しており、デ
コード回路9からの読取信号に応答してその記憶
されているキーコードをデコード回路9に供給す
る。上記読取信号は従来の如くプログラム・ナン
バーPBを利用することが可能であるが、別途発
生させるようにしてもよい。
The arithmetic circuit 17N performs predetermined arithmetic processing on the data from the memory 16N and outputs it to the key code register 18. The key code register 18 stores the key code from the arithmetic circuit 17N, and supplies the stored key code to the decode circuit 9 in response to a read signal from the decode circuit 9. The read signal can be generated using the program number PB as in the past, but it may also be generated separately.

第4図及び第5図は夫々上記メモリ16,1
、演算回路17,17及びキーコードレ
ジスタ18,18の具体的構成例を示す。同
図においてメモリ16,16及び演算回路1
,17は理解を容易にするためメカニカ
ル・スイツチM1,M2を使用するように記載して
あるが、これのみに限定されないのは勿論で、半
導体メモリ、パンチカード、磁気カード等読出可
能なものであればよい。またキーコードレジスタ
15,15は一例として2進4ビツトのレジ
スタを使用している。
4 and 5 show the memories 16 1 and 1, respectively.
6 2 , a specific configuration example of the arithmetic circuits 17 1 , 17 2 and the key code registers 18 1 , 18 2 is shown. In the figure, memories 16 1 , 16 2 and arithmetic circuit 1
7 1 and 17 2 are described as using mechanical switches M 1 and M 2 for ease of understanding, but it is of course not limited to this, and can be used with semiconductor memory, punch cards, magnetic cards, etc. It suffices as long as it is readable. Further, the key code registers 15 1 and 15 2 are 4-bit binary registers, for example.

第4図及び第5図から明らかなように、演算回
路17と17とはそれぞれ異なる演算処理を
行なうようになつており、従つてこれに対応する
メモリ16,16も異なつたキーコード・デ
ータを設定し保持される。
As is clear from FIGS. 4 and 5, the arithmetic circuits 17 1 and 17 2 perform different arithmetic processes, and therefore the corresponding memories 16 1 and 16 2 also have different keys. Code/data is set and retained.

即ち、メモリ16は対応する演算回路17
に従つて、“1011”となるように設定されてい
る。但し実際の運用に際しては機密性の関係から
キーコードも適宜更新されるようにすることが望
ましく、これに応じてメモリ16も更新するよ
うにする。
That is, the memory 16 1 is connected to the corresponding arithmetic circuit 17 1
According to the above, it is set to "1011". However, in actual operation, it is desirable to update the key code as appropriate from the viewpoint of confidentiality, and the memory 161 is also updated accordingly.

デコーダが動作状態にセツトされると、デコー
ド回路9は正規のキーコードを入力されていない
が、受信信号から所定のタイミングで読取信号と
してプログラム・ナンバーPBを発生し、キーコ
ードレジスタ18に供給する。このプログラ
ム・ナンバーPBは4ビツトのキーコードレジス
タ18のデータ・ロード信号として作用し、こ
れにより該レジスタは演算回路17からのキー
コード入力を読取つて記憶する。
When the decoder is set to the operating state, the decoding circuit 9 generates a program number PB as a read signal at a predetermined timing from the received signal, and supplies it to the key code register 181 , although no regular key code has been input. do. This program number PB acts as a data load signal for the 4-bit key code register 181 , which causes the register to read and store the key code input from the arithmetic circuit 171 .

一方、メモリ16の記憶内容“1011”は演算
回路17で各ビツトの重みが変更され、図から
明らかなように“1101”となつて出力され、上述
の如くプログラム・ナンバーPBによつてキーコ
ードレジスタ18が上記キーコード“1101”を
記憶すると共にデコード回路9に供給する。この
コードが正規のキーコードである時、デコード回
路9がデコード出力(解読されたテレビジヨン信
号)を図示していないテレビジヨン受信機へ供給
することは従来方式のものと同様である。
On the other hand, the stored content "1011" in the memory 161 is changed in the weight of each bit by the arithmetic circuit 171 , and is output as "1101" as is clear from the figure, and as described above, it is outputted as "1101" by the program number PB. The key code register 181 stores the key code "1101" and supplies it to the decoding circuit 9. When this code is a regular key code, the decoding circuit 9 supplies a decoded output (decoded television signal) to a television receiver (not shown), as in the conventional system.

なお、この場合、メモリ16の内容が、例え
ばメモリ16の内容である“1110”にセツトさ
れたとすると、キーコードレジスタ18の出力
は“1011”となつてしまい、正規のキーコードと
一致しないので、デコード回路9はデコード出力
を発生することが不可能となる。
In this case, if the contents of the memory 161 are set to "1110", which is the contents of the memory 162 , for example, the output of the key code register 181 will be "1011", which is not a regular key code. Since they do not match, the decoding circuit 9 is unable to generate a decoded output.

また前記実施例ではキーコードとして2進4ビ
ツトのコードを使用するとしたが、これに限定さ
れないのは勿論である。
Further, in the embodiment described above, a 4-bit binary code is used as the key code, but it is needless to say that the key code is not limited to this.

さてエンコーダにおけるキーコードを“1101”
と仮定し、デコーダにおいて、そのデコード回路
に正規のデコード動作を行なわせるためには、キ
ーコード・レジスタの出力がKA=1、KB=1、
KC=0、KD=1となる必要がある。
Now, enter the key code in the encoder as “1101”
Assuming that, in order to make the decoding circuit perform a normal decoding operation, the output of the key code register must be KA=1, KB=1,
It is necessary that KC=0 and KD=1.

第4図及び第5図の実施例において、各演算回
路が図示の演算内容を実行するものであれば、各
メモリが図示したメモリ内容となることは明らか
である。例えば、第4図の実施例の場合、演算回
路17は下記のような 入力A→出力A 入力D→出力B 入力B→出力C 入力C→出力D 演算を行なう訳で、これをF〔A、D、B、C〕
と表示することにする。
In the embodiments of FIGS. 4 and 5, it is clear that if each arithmetic circuit executes the illustrated operation contents, each memory will have the illustrated memory contents. For example, in the case of the embodiment shown in FIG. 4, the arithmetic circuit 171 performs the following operations: Input A → Output A Input D → Output B Input B → Output C Input C → Output D A, D, B, C]
It will be displayed as

しかる時、出力A=1、出力B=1、出力C=
0、出力D=1を得るためにはメモリ16の内
容は、A=1、B=0、C=1、D=1となり、
これを記号化してM〔1、0、1、1〕と表示す
る。キーコードレジスタ18の内容もこれと同
様に記号化してK〔1、1、0、1〕と表示す
る。従つてこのK〔1、1、0、1〕は第4図の
場合は K〔1、1、0、1〕=M〔1、0、1、1〕× F〔A、D、B、C〕 第5図の場合は K〔1、1、0、1〕=M〔1、1、1、0〕× F〔B、A、D、C〕 とあらわすことができ、夫々の実施例ではメモリ
内容が異なることがわかる。
At that time, output A=1, output B=1, output C=
0, to obtain output D=1, the contents of memory 161 are A=1, B=0, C=1, D=1,
This is symbolized and expressed as M[1, 0, 1, 1]. The contents of the key code register 181 are similarly encoded and displayed as K[1, 1, 0, 1]. Therefore, in the case of Fig. 4, this K[1, 1, 0, 1] is K[1, 1, 0, 1] = M[1, 0, 1, 1] × F[A, D, B, C] In the case of Fig. 5, it can be expressed as K[1, 1, 0, 1] = M[1, 1, 1, 0] x F[B, A, D, C], and each example You can see that the memory contents are different.

上述した表記法により演算回路の4ビツトの他
の演算形式F〔 〕について検討すると、F
〔 〕の括弧の中は4要素の順列に従う内容に
なるので、その演算形式の種類も上記順列の数だ
け存在する訳で、4要素F〔A、B、C、D〕に
対しては 4P4=4!=24通りとなる。
When we consider another 4-bit calculation format F [ ] of the calculation circuit using the notation described above, we find that F
Since the content in parentheses [ ] follows the permutation of the four elements, there are as many types of calculation formats as there are permutations above, so for the four elements F [A, B, C, D], there are 4 P4 =4! = 24 ways.

一方、2進数においてはその値が決定される
と、その中に含まれる“1”(あるいは“0”)の
数によつて表現し得る値の種類が決定され、その
数は2項係数による。例えば2進4ビツトである
と下記のようになる。
On the other hand, in a binary number, once the value is determined, the type of value that can be expressed is determined by the number of "1" (or "0") contained therein, and that number is determined by the binomial coefficient. . For example, if it is 4 bits in binary, it will be as follows.

1の数 表現し得る数の種類 0 4C0=4!/0!4!=1 1 4C1=4 2 4C2=6 3 4C3=4 4 4C4=1 計 16 従つて必要とするキーコードの値によつて実質
的に異なる値(内容)を有するメモリの数は24種
類ではなく定まることになる。このような実際用
上キーコードとしてはビツト数の多いコードを採
用することが好ましく、因みに16ビツト構成の場
合は下記のようになる。
Number of 1 Types of numbers that can be expressed 0 4 C 0 = 4! /0!4! = 1 1 4 C 1 = 4 2 4 C 2 = 6 3 4 C 3 = 4 4 4 C 4 = 1 Total 16 Therefore, it has substantially different values (contents) depending on the value of the required key code. The number of memories will be fixed instead of 24 types. For practical purposes, it is preferable to use a code with a large number of bits, and in the case of a 16-bit configuration, it is as follows.

演算回路の種類= 16P16=16!=
20912789888000 1の数 表現し得る数の種類 0 16C0=1 1 16 2 120 3 560 4 1820 5 4368 6 8008 7 11440 8 12870 9 11440 10 8008 11 4368 12 1820 13 560 14 120 15 16 16 1 かくしてキーコードとして“1”を6〜10個含
む2進数コードを使用すれば、メモリの内容とし
ては10000種類前後を設定することができ、実用
上充分である。
Type of arithmetic circuit = 16 P 16 = 16! =
20912789888000 Number of 1 Types of numbers that can be expressed 0 16 C 0 = 1 1 16 2 120 3 560 4 1820 5 4368 6 8008 7 11440 8 12870 9 11440 10 8008 11 4368 12 1820 13 560 14 120 15 16 16 1 Thus the key If a binary code containing 6 to 10 "1"s is used as the code, approximately 10,000 types of memory contents can be set, which is sufficient for practical use.

またその場合、キーコードの総数も (8008+11440)×2+12870=51766 で、充分な種類が得られる。勿論、場合によつて
はもつと少ないビツト構成のキーコード設定も可
能なことがあり得る。
In that case, the total number of key codes is (8008 + 11440) x 2 + 12870 = 51766, which provides a sufficient number of types. Of course, depending on the case, it may be possible to set a key code with a smaller number of bits.

以上説明した所から明らかなように本発明によ
れば、受信側において送信側に一致するキーコー
ド発生方式として機密性高く安価でかつ確実な方
式を提供することができ、実用上の効果顕著であ
る。
As is clear from the above explanation, according to the present invention, it is possible to provide a highly confidential, inexpensive, and reliable method for generating a key code on the receiving side that matches that on the transmitting side, and the practical effects are significant. be.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は無線式有料テレビジヨン・システムの
基本的構成を示すブロツク図、第2図a及びbは
夫々従来のキーコード発生方式を示すブロツク
図、第3図は本発明の一実施例を示すブロツク
図、第4図及び第5図は夫々本発明におけるメモ
リ及び演算回路の具体的構成例を示す略線図であ
る。 6N……デコーダ、10N……キーコード回
路、16N……メモリ、17N……演算回路、1
8N……キーコードレジスタ。
Fig. 1 is a block diagram showing the basic configuration of a wireless pay television system, Fig. 2 a and b are block diagrams showing conventional key code generation methods, and Fig. 3 shows an embodiment of the present invention. The block diagrams shown in FIGS. 4 and 5 are schematic diagrams showing specific configuration examples of a memory and an arithmetic circuit, respectively, in the present invention. 6N...Decoder, 10N...Key code circuit, 16N...Memory, 17N...Arithmetic circuit, 1
8N...Key code register.

Claims (1)

【特許請求の範囲】[Claims] 1 送信側のエンコーダによりキーコードを使用
して暗号化されたテレビジヨン信号を受信側のデ
コーダにより上記キーコードに一致したキーコー
ドを用いて解読するようにした有料テレビジヨ
ン・システムにおいて、各デコーダ毎に異なる演
算内容の演算回路を設け、該演算回路に対応して
設けられたメモリにキーコード・データを設定し
保持させると共に該メモリからのデータを上記演
算回路で処理してキーコード・レジスタに記憶さ
せ、デコード回路からの読取信号に応答して上記
キーコード・レジスタよりキーコードを読出して
上記デコード回路へ供給するように構成したこと
を特徴とするキーコード発生方式。
1 In a pay television system in which a television signal encrypted using a key code by an encoder on the transmitting side is decoded by a decoder on the receiving side using a key code that matches the above key code, each decoder An arithmetic circuit with different operation contents is provided for each arithmetic circuit, key code data is set and held in a memory provided corresponding to the arithmetic circuit, and data from the memory is processed by the above arithmetic circuit to create a key code register. 2. A key code generation method, characterized in that the key code is stored in the key code register, and is configured to read out the key code from the key code register and supply it to the decoding circuit in response to a read signal from the decoding circuit.
JP56047893A 1981-03-31 1981-03-31 Key code generating system Granted JPS57162895A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56047893A JPS57162895A (en) 1981-03-31 1981-03-31 Key code generating system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56047893A JPS57162895A (en) 1981-03-31 1981-03-31 Key code generating system

Publications (2)

Publication Number Publication Date
JPS57162895A JPS57162895A (en) 1982-10-06
JPS6259960B2 true JPS6259960B2 (en) 1987-12-14

Family

ID=12788078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56047893A Granted JPS57162895A (en) 1981-03-31 1981-03-31 Key code generating system

Country Status (1)

Country Link
JP (1) JPS57162895A (en)

Also Published As

Publication number Publication date
JPS57162895A (en) 1982-10-06

Similar Documents

Publication Publication Date Title
US4706272A (en) Paging communication system
JPH0242840A (en) Sensitive data transmission method
JPH05336103A (en) Cipher system and communication system
MY112811A (en) Transmitting and receiving apparatus.
JPS63976B2 (en)
JPS5579565A (en) Picture signal decoding system
JPS6259960B2 (en)
US6373951B1 (en) Synchronization technique and method and apparatus for transmitting and receiving coded signals
JPS586345B2 (en) Fukugo Kasouchi
JP3070072B2 (en) Data transmission method
JPH0681136B2 (en) Data converter
JPS5997173A (en) Cipher decoder
JP3327305B2 (en) Encoded information communication method
KR100212842B1 (en) Block Interleaver for Channel Encoder
JPS6115429A (en) Radio selective call communication system
JP2605080B2 (en) Wireless control method
JPS58173977A (en) Facsimile privacy communicating system and transmitter and receiver used for it
JPS6228901B2 (en)
JP2604640B2 (en) Data transmission method and data transmission device
SU467349A1 (en) Device for remote data processing
KR960011219B1 (en) Image processing apparatus and method of facsimile
JP2790755B2 (en) Facsimile machine
JPS5930366A (en) Device for encoding picture
EP0300824A2 (en) Cryptographic communication
JPS5848545A (en) Audio encryption transmission and reception system