JPS6260917B2 - - Google Patents
Info
- Publication number
- JPS6260917B2 JPS6260917B2 JP55040215A JP4021580A JPS6260917B2 JP S6260917 B2 JPS6260917 B2 JP S6260917B2 JP 55040215 A JP55040215 A JP 55040215A JP 4021580 A JP4021580 A JP 4021580A JP S6260917 B2 JPS6260917 B2 JP S6260917B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- series
- reactor
- circuit
- arms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 description 36
- 238000010586 diagram Methods 0.000 description 11
- 238000011084 recovery Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 101100449818 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ECM4 gene Proteins 0.000 description 1
- 101100449817 Schizosaccharomyces pombe (strain 972 / ATCC 24843) gto2 gene Proteins 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】
本発明は自己消弧能力を有する半導体素子(以
下素子)を利用した自励変換装置に係り、特に構
造を改良し素子の電圧ストレスの低減と高効率化
を図た変換装置に関する。[Detailed Description of the Invention] The present invention relates to a self-excited conversion device using a semiconductor element (hereinafter referred to as an element) having self-extinguishing ability, and in particular, the structure is improved to reduce voltage stress of the element and increase efficiency. This invention relates to a conversion device.
サイリスタを用いた自励変換装置はチヨツパや
自励インバータとして広く使用されている。第1
図はマクマレーベツドフオードインバータとして
良く知られた自励インバータ回路であるが、サイ
リスタ自身では自己消弧能力がない為、転流回路
を設けてサイリスタをオフしている。 Self-excited conversion devices using thyristors are widely used as choppers and self-excited inverters. 1st
The figure shows a self-excited inverter circuit well known as a McMurray bed inverter, but since the thyristor itself does not have self-extinguishing ability, a commutation circuit is provided to turn off the thyristor.
第1図において、1と2は直流給電線、3は平
滑コンデンサ、4と5はサイリスタ、6と7は互
いに結合した転流リアクトル、8と9は転流コン
デンサ、10と11は帰還ダイオード、12は交
流給電線、13と14はスナバ回路である。この
回路の動作は多くの本に記されており詳述する迄
もないが、本発明を説明するのに必要な動作上の
差異を明らかにしておく為に以下簡単に動作を説
明する。 In Fig. 1, 1 and 2 are DC power supply lines, 3 is a smoothing capacitor, 4 and 5 are thyristors, 6 and 7 are commutating reactors coupled to each other, 8 and 9 are commutating capacitors, 10 and 11 are feedback diodes, 12 is an AC power supply line, and 13 and 14 are snubber circuits. Although the operation of this circuit has been described in many books and need not be described in detail, the operation will be briefly described below in order to clarify the operational differences necessary to explain the present invention.
サイリスタ4がオンしており、交流給電線12
から図示しない負荷に向つて電流ILが流れてい
る状態では、転流コンデンサ8の電荷は0、転流
コンデンサ9は直流電圧Eに充電されている。こ
こでサイリスタ5をオンすると転流リアクトル7
に転流コンデンサ9の電圧Eが印加され、転流リ
アクトル7と結合した転流リアクトル6にもEが
誘起する。転流コンデンサ8の電圧は0、転流リ
アクトル6の電圧はEであるから、サイリスタ4
には逆圧Eが印加されてオフする。転流リアクト
ル6に流れていた電流ILはその瞬間転流リアク
トル7に移る。転流コンデンサ8を通して直流電
源より負荷と転流リアクトル7へ、又転流コンデ
ンサ9の電荷は負荷と転流リアクトル7へ流れる
その結果転流コンデンサ9の電圧がE/2になる
と転流リアクトル6と7に生ずる電圧の和がEと
なり、サイリスタ4に加わる逆圧は0となる。更
に転流コンデンサ9が放電し転流コンデンサ8が
充電されるに従つてサイリスタ4には正の電圧が
印加される。こうしてサイリスタ4から5へ転流
が行なわれるが、実際にはサイリスタと転流リア
クトルと転流コンデンサの第1閉ループと転流コ
ンデンサと平滑コンデンサ3又は図示しない直流
電源との第2閉ループ内には漂遊インダクタンス
が含まれる為動作がやゝ異なる。この漂遊インダ
クタンスがあると、サイリスタ5をオンしたとき
に双方のサイリスタが同時にオンしている重なり
期間が生ずる。この重なり期間が余り長いと、転
流出来なくなつてしまうが、ある程度ないとサイ
リスタがオンしたときの電流の立ち上り(通常
di/dt)を抑制できない。その意味で漂遊インダ
クタンスがある程度あつた方が望ましい第2図a
とbはサイリスタ4がオフする際の電流と電圧の
波形をそれぞれ示したものである。電流がある勾
配で減衰し0になつたあとサイリスタ内の蓋積キ
ヤリアが排出し逆回復電流が最大に達した時刻t1
にサイリスタに逆圧が印加される。逆回復電流が
0になるときの勾配diR/dtはサイリスタ固有の
特性で左右されるが、サイリスタ4にはLdiR/dt
(ここでLは転流リアクトル6のインダクタン
ス)の電圧が逆圧Eに重畳してサージ逆電圧vps
を生ずる。この電圧を抑える為にスナバ回路13
が挿入される。スナバ14も同様にサイリスタ5
のサージ逆電圧を抑制する為に挿入される。この
スナバ回路のコンデンサは、大体0.5〜0.1μF、
抵抗は10〜100Ω程度である。 Thyristor 4 is on, AC feeder line 12
When the current I L is flowing from the load toward the load (not shown), the electric charge of the commutating capacitor 8 is 0, and the commutating capacitor 9 is charged to the DC voltage E. Here, when the thyristor 5 is turned on, the commutation reactor 7
The voltage E of the commutation capacitor 9 is applied to the commutation reactor 7, and the voltage E is also induced in the commutation reactor 6 coupled to the commutation reactor 7. Since the voltage of the commutating capacitor 8 is 0 and the voltage of the commutating reactor 6 is E, the thyristor 4
A counter pressure E is applied to turn it off. The current I L flowing through the commutation reactor 6 is transferred to the commutation reactor 7 at that moment. The electric charge of the commutating capacitor 9 flows from the DC power source to the load and commutating reactor 7 through the commutating capacitor 8, and the electric charge of the commutating capacitor 9 flows to the load and commutating reactor 7. As a result, when the voltage of the commutating capacitor 9 becomes E/2, the commutating reactor 6 The sum of the voltages generated at and 7 becomes E, and the reverse pressure applied to the thyristor 4 becomes 0. Further, as commutating capacitor 9 is discharged and commutating capacitor 8 is charged, a positive voltage is applied to thyristor 4. In this way, commutation is performed from thyristor 4 to 5, but in reality, the first closed loop of the thyristor, commutation reactor, and commutation capacitor, and the second closed loop of the commutation capacitor and smoothing capacitor 3 or a DC power supply (not shown) are The operation is slightly different because it includes stray inductance. This stray inductance creates an overlap period when thyristor 5 is turned on, during which both thyristors are turned on at the same time. If this overlap period is too long, commutation will no longer be possible, but if it is not over a certain amount, the current rises when the thyristor turns on (normally
di/dt) cannot be suppressed. In that sense, it is desirable to have a certain amount of stray inductance as shown in Figure 2a.
and b respectively show the current and voltage waveforms when the thyristor 4 is turned off. Time t 1 when the current attenuates with a certain slope and reaches 0, and then the cap carrier in the thyristor discharges and the reverse recovery current reaches its maximum.
A counter pressure is applied to the thyristor. The slope di R /dt when the reverse recovery current becomes 0 depends on the characteristics specific to the thyristor, but thyristor 4 has Ldi R /dt
(Here, L is the inductance of the commutation reactor 6) is superimposed on the reverse pressure E, causing a surge reverse voltage v ps
will occur. In order to suppress this voltage, the snubber circuit 13
is inserted. Similarly, the snubber 14 is also connected to the thyristor 5.
Inserted to suppress surge reverse voltage. The capacitor of this snubber circuit is approximately 0.5 to 0.1μF,
The resistance is about 10 to 100Ω.
以上を要約すると第1図の回路ではサイリスタ
のスナバ回路はサイリスタの逆回復電流(通常負
荷電流の1/10以下のオーダで漂遊インダクタンス
が大きい程小さくなる)による過電圧を吸収する
為に設けること及び回路の漂遊インダクタンスは
サイリスタのdi/dt抑制に効果があることであ
る。 To summarize the above, in the circuit shown in Figure 1, the thyristor snubber circuit is provided to absorb the overvoltage caused by the thyristor's reverse recovery current (usually on the order of 1/10 or less of the load current, which decreases as the stray inductance increases). The stray inductance of the circuit is effective in suppressing the di/dt of the thyristor.
一方第3図に示すようなゲートターンオフサイ
リスタ(GTO)、これは自己消弧能力を有する素
子の1例として、挙げたものであるが、この回路
においてはスナバ回路が果す役割が極めて大き
い。第3図において21,22は直流給電線23
はコンデンサ、24,25はGTO、26,27
はゲート回路、28,29は帰還ダイオード30
は交流給電線、31,32はスナバ回路、33は
漂遊インダクタンスをそれぞれ示す。第3図で
GTO24がオンしており交流給電線30を経て
図示しない負荷にILを供給している状態で、ゲ
ート回路26から負のゲート電流をGTO24の
ゲートカソード間に流すと、GTO24はオフに
転ずる。負荷電流ILはすぐには0にならないの
でダイオード29が導通し、直流電源の負側から
負荷へ向けて電流が流れ続ける。その後GTO2
5をオンさせる。第4図aとbは、GTO24が
オフする際の電流と電圧の波形をそれぞれ示した
ものである。 On the other hand, in the gate turn-off thyristor (GTO) shown in FIG. 3, which is cited as an example of an element having self-extinguishing capability, the snubber circuit plays an extremely important role in this circuit. In Fig. 3, 21 and 22 are DC power supply lines 23
is a capacitor, 24 and 25 are GTO, 26 and 27
is a gate circuit, 28 and 29 are feedback diodes 30
31 and 32 are snubber circuits, and 33 is a stray inductance, respectively. In figure 3
When the GTO 24 is turned on and is supplying I L to a load (not shown) via the AC power supply line 30, when a negative gate current is passed between the gate and cathode of the GTO 24 from the gate circuit 26, the GTO 24 is turned off. Since the load current I L does not immediately become zero, the diode 29 becomes conductive, and the current continues to flow from the negative side of the DC power supply to the load. Then GTO2
Turn on 5. FIGS. 4a and 4b show the current and voltage waveforms, respectively, when the GTO 24 is turned off.
GTOの両端に電圧が発生することによつて、
電流が減衰するので第2図のサイリスタとは波形
を全く異にする漂遊インダクタンス33の電流は
GTO24がオフしても直ちに0又は反転し得な
いので、GTO24のスナバ回路31に流れ込
む。スナバ回路31はコンデンサ311とダイオ
ード312の直列回路、ダイオード312と並列
に抵抗313が接続されている。漂遊インダクタ
ンス33の電流で、コンデンサ311が充電され
交流給電線30の電位が0になるとダイオード2
9が導通する。その後漂遊インダクタンス33の
電流が0又は反転して−ILに達する迄コンデン
サ311の電圧は上昇するGTO24の両端に加
わる電圧、即ちコンデンサ311の電圧が高い程
それだけ高耐圧のGTOを使用しなければならな
くなるので、コンデンサ311の容量は出来るだ
け大きい程、漂遊インダクタンス33による電圧
上昇は減少して望ましいが、それと共に損失が増
加する。これを定量的に示すと漂遊インダクタン
ス33の大きさをLコンデンサ311の容量を
C、電流をIL直流電圧をE周波数をfとすると
コンデンサの電圧はE+√I、損失は1/2
(LI2+CE2)fとなる。 By generating voltage across the GTO,
Since the current is attenuated, the current in the stray inductance 33, whose waveform is completely different from that of the thyristor in Figure 2, is
Even if the GTO 24 is turned off, it cannot immediately become 0 or inverted, so it flows into the snubber circuit 31 of the GTO 24. The snubber circuit 31 includes a series circuit of a capacitor 311 and a diode 312, and a resistor 313 connected in parallel with the diode 312. When the capacitor 311 is charged by the current of the stray inductance 33 and the potential of the AC power supply line 30 becomes 0, the diode 2
9 conducts. After that, the voltage of the capacitor 311 increases until the current of the stray inductance 33 reaches 0 or reverses and reaches -IL.The higher the voltage applied across the GTO 24, that is, the voltage of the capacitor 311, the higher the GTO must be used. Therefore, it is desirable that the capacitance of the capacitor 311 be as large as possible to reduce the voltage rise due to the stray inductance 33, but at the same time the loss increases. To show this quantitatively, let the size of the stray inductance 33 be L, the capacitance of the capacitor 311 be C, the current be I L , the DC voltage be E, the frequency be f, then the capacitor voltage will be E+√I, and the loss will be 1/2 (LI 2 + CE 2 ) f.
これ迄トランジスタやGTOは小容量のものが
主体でEもIも小さく、又装置も小さいので必然
的に漂遊インダクタンスLも小さい(漂遊インダ
クタンスは配線長で決まる)、従つて損失も少な
かつた。しかしGTOやトランジスタの大容量化
が進み、例えばE=500V、I=500A、L=5μ
H、C=2μFf=1000Hzとすると、1素子当り
のスナバ損失は875Wとなり、これは3相インバ
ータで換算して2%強の損失になる。又素子に加
わる電圧は1290Vとなるから、1300Vの素子を使
うとすれば2ケ直列に接続しなければならず不経
済である。この一つの解決策として、第5図に一
点鎖線で示したスナバ回路33をGTOとダイオ
ードのスタツクへ給電する直流給電線の両端に接
続する方法がある。これによつて素子に印加され
る電圧ストレスと、回路損失との低域はある程度
出来るが、十分なものでなく、更に部品が増加す
る。 Until now, transistors and GTOs have mainly been of small capacity, with small E and I, and because the devices are small, the stray inductance L has also been necessarily small (stray inductance is determined by the wiring length), and therefore the loss has been small. However, as GTOs and transistors become larger in capacity, for example, E = 500V, I = 500A, L = 5μ.
If H, C = 2μFf = 1000Hz, the snubber loss per element is 875W, which is a loss of over 2% when converted to a three-phase inverter. Also, since the voltage applied to the element is 1290V, if 1300V elements are used, two must be connected in series, which is uneconomical. One solution to this problem is to connect a snubber circuit 33, shown in dashed lines in FIG. 5, to both ends of the DC feed line that feeds the GTO and the diode stack. This makes it possible to reduce the voltage stress applied to the element and the circuit loss to some extent, but it is not sufficient and the number of components increases.
本発明の目的は大容量の自己消弧能力を有する
半導体素子を利用した自励変換装置に適合した構
造を採用することにより半導体素子の電圧ストレ
スの低減と高効率化ひいては部品及び装置の小形
化を図つた変換装置を提供することにある。 The purpose of the present invention is to reduce the voltage stress of semiconductor elements, increase efficiency, and downsize components and devices by adopting a structure suitable for self-excited conversion devices using semiconductor elements with large capacity self-extinguishing ability. The object of the present invention is to provide a conversion device that achieves the following.
本発明は漂遊インダクタンスの出来るだけ小さ
な構造を自励変換装置に採用することによつて、
達成されるものであり、第6図と第7図にその一
実施例を示す。 The present invention achieves
One embodiment of this is shown in FIGS. 6 and 7.
第6図は単相GTOインバータの回路図であ
る。第3図と同一の部品は同一番号を付し説明を
略する。34と35はGTO、38,39はダイ
オード、40は交流給電線、211,212,2
21および222は直流給電線である。又201
はGTO24とダイオード29あるいはGTO34
とダイオード39のようにGTOの陰極側とダイ
オードの陰極を接続した第1の直列回路を指し、
202はダイオード28とGTO25あるいはダ
イオード38とGTO35のようにダイオードの
陽極とGTOの陽極側を接続した第2の直列回路
を指す。ここでGTOの陽極側、陰極側とはGTO
の陽極又は陰極直接の場合とヒユーズやdv/dt
保護リアクトル等を挿入する場合を含む表現であ
る。 FIG. 6 is a circuit diagram of a single-phase GTO inverter. Components that are the same as those in FIG. 3 are given the same numbers and their explanations will be omitted. 34 and 35 are GTOs, 38 and 39 are diodes, 40 is an AC feeder line, 21 1 , 21 2 , 2
2 1 and 22 2 are DC power supply lines. Also 20 1
is GTO24 and diode 29 or GTO34
refers to the first series circuit that connects the cathode side of the GTO and the cathode of the diode, such as diode 39,
202 refers to a second series circuit in which the anode of the diode and the anode of the GTO are connected, such as diode 28 and GTO 25 or diode 38 and GTO 35. Here, the anode side and cathode side of GTO are
Anode or cathode direct case and fuse or dv/dt
This expression includes the case of inserting a protective reactor, etc.
本発明においては、コンデンサ23からGTO
回路を通り交流給電線30と40が直流給電線2
12,222と交叉する迄の経路を図の如く相互
に大きさが等しく方向が反対の電流を流す給電線
を近接配置する。図中矢印の向きに電流が流れる
ものとすると直流給電線211と221を又直流
給電線222と交流給電線30と40を近接させ
又GTO25と34がオンする場合の為に更に直
流給電線212と交流給電線30と40を近接さ
せるものとする。具体的な構造図を第7図に示
す。第7図においてGTO24,25,34,3
5とダイオード28,29,38,39は冷却フ
イン41と絶縁物42を介して図のように圧接さ
れたスタツク431,432として上下2段に配
設され、コンデンサ23はこれらスタツク431
と432の近傍に配置されている。スタツク43
1,432からコンデンサ23迄の直流給電線は
第6図に示した直流給電線とは一部接続順序が異
なるので別の記号を付して区別してある。 In the present invention, from the capacitor 23 to the GTO
The AC feeder lines 30 and 40 pass through the circuit and connect to the DC feeder line 2.
1 2 and 22 2. As shown in the figure, feeder lines through which currents of equal magnitude and opposite directions flow are arranged close to each other. Assuming that the current flows in the direction of the arrow in the figure, the DC feeder lines 21 1 and 22 1 and the DC feeder line 22 2 and the AC feeder lines 30 and 40 are placed close to each other, and an additional DC current is applied in case the GTOs 25 and 34 are turned on. It is assumed that the power supply line 212 and the AC power supply lines 30 and 40 are placed close to each other. A specific structural diagram is shown in FIG. In Figure 7, GTO24, 25, 34, 3
5 and diodes 28, 29, 38, 39 are arranged in upper and lower two stages as stacks 43 1 and 43 2 which are pressure-welded through a cooling fin 41 and an insulator 42 as shown in the figure, and the capacitor 23 is connected to these stacks 43 1
and 432 . stack 43
The DC power supply lines from 1 , 43 and 2 to the capacitor 23 are partially different in connection order from the DC power supply lines shown in FIG. 6, so they are distinguished by different symbols.
第7図において、GTO又はダイオードとコン
デンサ23に至る直流給電線213と223,2
14と224は夫々交流給電線30と40を間に
はさむような形で近接配置され、更に交流給電線
40は一方の交流給電線30の近く迄直流給電線
213と223と近接させ、その後図示しない負
荷に接続する。 In FIG. 7, DC feed lines 21 3 and 22 3 , 2 leading to GTO or diode and capacitor 23
1 4 and 22 4 are arranged close to each other with AC feed lines 30 and 40 sandwiched between them, and furthermore, the AC feed line 40 is close to the DC feed lines 21 3 and 22 3 up to the vicinity of one AC feed line 30. and then connect it to a load (not shown).
上記のような構成において、第6図に示すよう
にGTO24と35が導通して矢印のような電流
が流れているものとすると第7図においても正負
の直流給電線間又は直流給電線と交流給電線間の
近接した箇所の電流は反対となり、これらの給電
線が作る磁界が相殺され、インダクタンスが1/4
〜1/10に激減する。この結果先に引用した例にお
いて、本発明を適用することによつてLが1μH
以下となり、素子に加わる電圧は854V(66%)、
スナバ損失は375V(43%)になり著しい改善が
為されることが判明した。 In the above configuration, if the GTOs 24 and 35 are electrically connected and current flows as shown in the arrow as shown in Fig. 6, then in Fig. The currents in close proximity between the feed lines are opposite, the magnetic fields created by these feed lines cancel each other out, and the inductance is reduced by 1/4.
- sharply reduced to 1/10. As a result, in the example cited earlier, by applying the present invention, L can be reduced to 1 μH.
The voltage applied to the element is 854V (66%),
It was found that the snubber loss was 375V (43%), a significant improvement.
前記第1の直列回路と第2の直列回路を2組ず
つ使用すると第6図に示す単相インバータが構成
されるが、3組ずつ使用すると3相インバータと
なる。この場合交流給電線は3本でることになる
が、これらの給電線をスタツクから直接負荷へ接
続せず、必ず直流給電線の一部と、近接させつつ
1ケ所に集中させるような形とする。但し飽く迄
交流給電線そのもののインダクタンスを減らすこ
とが目的ではなく、直流給電線のインダクタンス
を減らすことを目的としたものである。又これら
の単相又は3相インバータを単位インバータとし
て複数組使用して構成する多段変換装置において
も、少く共単相又は3相の単位インバータ毎に交
流給電線を直流給電線の一部と近接させつつ、一
ケ所に集中して、負荷多くの場合変圧器に接続し
ていくことにする。 When two sets of the first series circuit and the second series circuit are used, a single-phase inverter shown in FIG. 6 is constructed, but when three sets each are used, a three-phase inverter is constructed. In this case, there will be three AC power supply lines, but these power supply lines should not be connected directly from the stack to the load, but must be concentrated in one place while being close to part of the DC power supply line. . However, the purpose is not to reduce the inductance of the AC power supply line itself, but to reduce the inductance of the DC power supply line. Also, in a multi-stage conversion device configured by using multiple sets of these single-phase or three-phase inverters as unit inverters, the AC feeder line for each single-phase or three-phase unit inverter may be connected close to a part of the DC feeder line. However, in many cases, the load will be connected to a transformer, concentrating it in one place.
第8図と第9図は本発明の他の実施例である。
前記第1の直列回路のダイオードの陰極と、第2
の直列回路のダイオードの陽極とを直接接続せず
中点付リアクトル51と52が挿入されている点
が第6図と異なる点である。 FIGS. 8 and 9 show other embodiments of the present invention.
the cathode of the diode of the first series circuit;
The difference from FIG. 6 is that the reactors 51 and 52 with midpoints are inserted instead of being directly connected to the anodes of the diodes in the series circuit.
この中点付リアクトルは例えばGTO24がタ
ーンオンした瞬間GTO25に急峻な電圧変化
dv/dtが加わるのを防止する為のもので中点か
ら負荷へ給電される。このような場合は、第9図
においてスタツクへ接続される直流給電線213
及び223と交流給電線30及び40とを、又直
流給電線214及び224と交流給電線40とを
近接させることが困難となるので、スタツクから
中点付リアクトル51と52を結ぶ線301と3
02又401と402を直流給電線に近接させ
る。又第8図の中点付リアクトルの代りに第10
図に示すようなリアクトル53とダイオード54
から成る保護回路をコンデンサ23と直列に挿入
したり、直流給電線の一部に挿入したりする場
合、第11図のようにダイオード54とコンデン
サ23との接続線を近接又はよりあわせるなどの
処置をしてインダクタンスの増加を防止する。ヒ
ユーズを挿入する場合も同様である。 For example, this reactor with a center point causes a sudden voltage change in GTO25 at the moment GTO24 turns on.
This is to prevent dv/dt from being applied, and power is supplied to the load from the midpoint. In such a case, the DC power supply line 21 3 connected to the stack in FIG.
223 and the AC feeder lines 30 and 40, and the DC feeder lines 214 and 224 and the AC feeder line 40, it is difficult to make them close to each other, so a line connecting the midpoint reactors 51 and 52 from the stack is used. 30 1 and 3
0 2 or 40 1 and 40 2 are placed close to the DC power supply line. Also, instead of the reactor with center point in Fig. 8,
Reactor 53 and diode 54 as shown in the figure
When inserting a protection circuit consisting of the capacitor 23 in series with the capacitor 23 or a part of the DC power supply line, take measures such as placing the connecting wires between the diode 54 and the capacitor 23 close to each other or twisting them together as shown in Fig. 11. to prevent an increase in inductance. The same applies when inserting a fuse.
以上述べた変換装置ではコンデンサ23は直流
電源の一部で、図示しない直流供給源に接続され
ていて、該変換装置を経て交流側に設けた負荷に
給電されるものとした。最近このような変換装置
を交流系統に接続し、進相・遅相の無効電力発生
装置として使用する試みが為されているが、直流
回路には直流供給源がなく、コンデンサ23が接
続されているのみで(保護回路は別として)、変
換装置の損失は交流系統から供給される。この場
合にも本発明の変換装置の構造はそのまゝ適用さ
れることは明白である。 In the converter described above, the capacitor 23 is a part of the DC power supply and is connected to a DC supply source (not shown), and power is supplied to the load provided on the AC side through the converter. Recently, attempts have been made to connect such a converter to an AC system and use it as a phase-leading/phase-lag reactive power generator, but the DC circuit does not have a DC supply source and the capacitor 23 is connected. (aside from protection circuits), the losses of the converter are supplied from the AC system. It is obvious that the structure of the converting device of the present invention can be applied to this case as well.
第12図と第13図は本発明の考え方をチヨツ
パに適用した例である。第12図において60は
直流電源、61,62,641,642,65は
直流給電線、63はリアクトルである。 FIGS. 12 and 13 are examples in which the idea of the present invention is applied to a chopper. In FIG. 12, 60 is a DC power supply, 61, 62, 64 1 , 64 2 , 65 are DC power supply lines, and 63 is a reactor.
GTO24がオンの場合は直流電源60から矢
印の向きの電流が流れている。GTO24がオフ
するとリアクトル63の、電流は図示しない負荷
とダイオード29を介して環流する。GTOの電
圧ストレスとスナバ損失の点からは直流電源6
0、直流給電線61,62、GTO24及びダイ
オード29の閉ループの漂遊インダクタンスが小
さい程よい。直流給電線641と65が第12図
に示すようにダイオード29の両端子から出てい
く場合には、直流給電線61と62を近接または
より合わせを行ない、直流給電線641と65は
61と62のいずれにも近接させないようにす
る。もし直流給電線65をダイオードの陰極の近
くのA点に接続せず直流電源60の近くのB点に
接続した場合は、直流給電線の641は、直流給
電線61と62に近接またはより合わせを行ない
つつ、B点のところから、リアクトル63への接
続を行なうことにより漂遊インダクタンスを低減
する。第13図は昇圧チヨツパの場合で、前記第
2の直列回路202とコンデンサ66に至る直流
給電線64と65を近接またはより合わせを行な
い、直流電源60とリアクトル63の直列回路と
の接続はGTO25の陽極側と陰極側の近くで実
施する。 When the GTO 24 is on, a current flows from the DC power supply 60 in the direction of the arrow. When the GTO 24 is turned off, the current in the reactor 63 circulates through the load and the diode 29 (not shown). From the point of view of GTO voltage stress and snubber loss, DC power supply 6
0. The smaller the stray inductance of the closed loop of the DC power supply lines 61, 62, GTO 24, and diode 29, the better. If the DC feed lines 64 1 and 65 come out from both terminals of the diode 29 as shown in FIG. Avoid placing it close to either 61 or 62. If the DC feed line 65 is not connected to the point A near the cathode of the diode but to the point B near the DC power supply 60, the DC feed line 641 is close to or closer to the DC feed lines 61 and 62. Stray inductance is reduced by connecting to the reactor 63 from point B while performing alignment. FIG. 13 shows the case of a boost chopper, in which the DC power supply lines 64 and 65 leading to the second series circuit 202 and the capacitor 66 are placed close together or twisted together, and the connection between the DC power supply 60 and the series circuit of the reactor 63 is Perform near the anode and cathode sides of GTO25.
以上説明のように本発明はこれ迄述べてきた通
り、配線経路を考慮することによつて自己消弧素
子を有する半導体素子の電圧ストレスと回路損失
の著しい低減を同時に実現でき、更にそれによる
発熱部の減少と部品数の減少による装置全体の小
形化が達成されその工業的価値は極めて高い。 As explained above, by considering the wiring route, the present invention can simultaneously realize a significant reduction in the voltage stress and circuit loss of a semiconductor element having a self-extinguishing element, and furthermore, it is possible to significantly reduce the voltage stress and circuit loss caused by the The overall size of the device has been reduced by reducing the number of sections and parts, and its industrial value is extremely high.
第1図は従来装置の回路図、第2図は第1図の
動作を説明するための波形図、第3図は従来装置
の他の回路図、第4図は第3図の動作を説明する
ための波形図、第5図は従来装置の更に別の回路
図、第6図は本発明の一実施例を示す回路図、第
7図は第6図の具体的一例を示す構成図、第8図
は本発明の他の実施例を示す回路図、第9図は第
8のの構成図、第10図乃至第13図は本発明の
それぞれ異る他の実施例を示す回路図である。
3,23,66……直流回路のコンデンサ、
8,9……転流コンデンサ、4,5……サイリス
タ、24,25,34,35……GTO、10,
11,28,29,38,39,54……ダイオ
ード、6,7……転流リアクトル、13,14,
33……スナバ回路、26,27……GTOのゲ
ート回路、201……第1の直列回路、202…
…第2の直列回路、60……直流電源、63……
リアクトル、41……フイン、42……絶縁物。
Fig. 1 is a circuit diagram of the conventional device, Fig. 2 is a waveform diagram to explain the operation of Fig. 1, Fig. 3 is another circuit diagram of the conventional device, and Fig. 4 explains the operation of Fig. 3. FIG. 5 is yet another circuit diagram of the conventional device; FIG. 6 is a circuit diagram showing an embodiment of the present invention; FIG. 7 is a configuration diagram showing a specific example of FIG. 6; FIG. 8 is a circuit diagram showing another embodiment of the present invention, FIG. 9 is a configuration diagram of the eighth embodiment, and FIGS. 10 to 13 are circuit diagrams showing other embodiments of the present invention. be. 3, 23, 66... DC circuit capacitor,
8, 9... Commutation capacitor, 4, 5... Thyristor, 24, 25, 34, 35... GTO, 10,
11, 28, 29, 38, 39, 54... Diode, 6, 7... Commutation reactor, 13, 14,
33... Snubber circuit, 26, 27... GTO gate circuit, 20 1 ... First series circuit, 20 2 ...
...Second series circuit, 60...DC power supply, 63...
Reactor, 41... Fin, 42... Insulator.
Claims (1)
れた自己消弧能力を有する半導体素子と、これら
の素子にそれぞれ逆並列接続されるそれぞれのス
ナバ回路から成り、このアームを少なくとも2組
直流電源に並列接続して前記半導体素子を所定の
順序で点弧して前記アームの直列接続点を介して
商用周波数以上の周波数の交流を得るようにした
変換装置において、前記直流電源から前記アーム
に至る正負直流給電線を電流方向が逆となるよう
に近接配置すると共に、交流負荷へ給電する交流
給電線を前記直流給電線に近接配置したことを特
徴とする変換装置。 2 1組のアームが少なくとも陰極側を共通にし
て直列接続された自己消弧能力を有するスナバ回
路を備えた半導体素子とダイオードから成る第1
の直列回路と、陽極側を共通にして直列接続され
たダイオードと自己消弧能力を有するスナバ回路
を備えた半導体素子から成る第2の直列回路と、
この第1、第2の直列回路の直列接続点間に接続
される中間タツプ付のリアクトルで構成され、こ
のアームを少なくととも2組直流電源に並列接続
して前記半導体素子を所定の順序で点弧して前記
リアクトルの中間タツプを介して商用周波数以上
の周波数の交流を得るようにした変換装置におい
て、前記直流電源から前記アームに至る正負直流
給電線を電流方向が逆となるように近接配置する
と共に、前記アームから該アームの前記リアクト
ルに至る交流給電線を前記直流給電線に近接配置
したことを特徴とする変換装置。[Scope of Claims] 1. A set of arms consists of at least two series-connected semiconductor elements having self-extinguishing ability and respective snubber circuits connected in antiparallel to these elements, and In a conversion device, at least two sets of DC power supplies are connected in parallel to ignite the semiconductor elements in a predetermined order to obtain alternating current at a frequency higher than the commercial frequency through the series connection points of the arms. A conversion device characterized in that positive and negative DC power supply lines from the to the arm are arranged close to each other so that the current directions are opposite, and an AC power supply line that supplies power to an AC load is arranged close to the DC power supply line. 2. A first set of arms consisting of a semiconductor element and a diode equipped with a snubber circuit having a self-extinguishing ability in which a pair of arms are connected in series with at least the cathode side in common.
a second series circuit consisting of a semiconductor element including diodes connected in series with the anode side in common and a snubber circuit having self-extinguishing ability;
It consists of a reactor with an intermediate tap connected between the series connection points of the first and second series circuits, and at least two sets of these arms are connected in parallel to a DC power supply to connect the semiconductor elements in a predetermined order. In a converter that is ignited to obtain an alternating current of a frequency higher than the commercial frequency through an intermediate tap of the reactor, the positive and negative direct current feed lines from the direct current power source to the arm are connected so that the current directions are opposite. and an AC feeder line from the arm to the reactor of the arm is placed close to the DC feeder line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4021580A JPS56139088A (en) | 1980-03-31 | 1980-03-31 | Converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4021580A JPS56139088A (en) | 1980-03-31 | 1980-03-31 | Converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56139088A JPS56139088A (en) | 1981-10-30 |
| JPS6260917B2 true JPS6260917B2 (en) | 1987-12-18 |
Family
ID=12574547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4021580A Granted JPS56139088A (en) | 1980-03-31 | 1980-03-31 | Converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56139088A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6424321U (en) * | 1987-07-31 | 1989-02-09 | ||
| JPH0311220U (en) * | 1989-06-15 | 1991-02-04 |
-
1980
- 1980-03-31 JP JP4021580A patent/JPS56139088A/en active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6424321U (en) * | 1987-07-31 | 1989-02-09 | ||
| JPH0311220U (en) * | 1989-06-15 | 1991-02-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56139088A (en) | 1981-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3745561B2 (en) | Multi-level neutral point potential fixed power converter | |
| EP2953256B1 (en) | Power converters | |
| US5287260A (en) | GTO rectifier and inverter | |
| JP3239757B2 (en) | AC current source circuit | |
| US4703411A (en) | Voltage converter with GTO thyristors in series connection with at least a choke with freewheeling circuit | |
| CN1065373C (en) | Convert circuit arrangement | |
| JPH0435994B2 (en) | ||
| JPH07250484A (en) | High-voltage self-exciting converter for grid interconnection | |
| JP3171551B2 (en) | High voltage output power converter | |
| JPS6260917B2 (en) | ||
| CN214959327U (en) | Energy storage circuit and modular multilevel converter | |
| JP2576183Y2 (en) | Self-excited converter | |
| JP3315303B2 (en) | Motor control device | |
| JP3150521B2 (en) | Bridge circuit and inverter device | |
| CN110999054B (en) | Power module for converter and multilevel converter | |
| JPH0444510B2 (en) | ||
| JP2001169563A (en) | 3-level inverter | |
| JPS6046778A (en) | Power converter | |
| JPH0667176B2 (en) | Gate turn-off thyristor device | |
| JP3529399B2 (en) | Power converter | |
| JPH07163134A (en) | Snubber circuit of series connected switching elements | |
| JP2528811B2 (en) | Power converter | |
| JP2807284B2 (en) | Snubber circuit | |
| JPH10112983A (en) | Power converter protection device | |
| JP3290826B2 (en) | Voltage source self-excited converter |