JPS626467B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はミシンの分野、とりわけその裁縫器具
（sewing instrumentalities）の位置決定のための
電子制御に関するものである。

（従来の技術） 従来技術による電子制御ミシンにおいてはステ
ツチする位置の情報は固体メモリ内に保有されま
たそこからの針の横振り（バイト「bight」）およ
び送りに関するデイジタル情報の放出は機械同期
装置入力によつてミシンの水平アーム軸の各々の
回転の間の適当な時に信号で知らされる。このよ
うに発生された情報はデイジタルからアナログへ
の変換器へ送られ、その結果生じるアナログ信号
は裁縫器具をデイジタル情報に基づく新しい位置
に進めるためにサーボシステムへ送られる。従つ
てミシンの針バーに右端の位置を指示する情報が
固体メモリ内にあると、すぐ次に続くステツチは
針バーが左端の位置へ移動することを要請するか
もしれない。針バー自体の位置決定はデイジタル
からアナログへの変換器に接続するサーボシステ
ムからその駆動信号を得るリニアモータによりな
される。サーボシステムのリニアモータは約２分
の１回転内で針バーに取りつけられた縫い針が縫
いものと接触を絶つた時に針バーを一方の端の位
置からもう一方の端の位置へ置き直すことを要求
される。毎分1200回転で運転するミシンではリニ
アモータが約20ミリ秒でその目的を果たすことを
要求されるということが計算できる。リニアモー
タおよびサーボシステムの適当な設計により約20
ミリ秒のリニアモータの最大行程時間
（excursion time）を保証することができる。し
かしながらより低いミシン速度においてはミシン
の比較的静かな運転のためにリニアモータの衝撃
音がより聞こえやすくなる。ここで要求されてい
ることは可能な時にリニアモータの加速を減ずる
何らかの手段であつてそれは機構内の衝撃力を低
減しそれによりエクスカーシヨン（行程）中の音
を静めるのに役立つ。リニアモータの衝撃雑音は
これらのより低い速度におけるミシン全体の雑音
のうちでより大きい割合を占めるのでもちろんミ
シンのより低い速度においてリニアモータの加速
をより大きな程度まで低減することがより望まし
い。

（発明の要約） 上述の要求は全部を同時に送るのではなく１回
に１ビツトずつ新しい位置の情報をリニアモータ
へ送る本発明において満たされる。本発明では２
つのステツピング速度が設けられており、そのう
ちの１つはミシンの低速度運転のためであり、も
う１つはリニアモータからの衝撃雑音がミシンの
他の雑音によつてかくされる、ミシンの高速度運
転のためのものである。速いステツピング中、リ
ニアモータへのデータは固体メモリからのデータ
の出力サイクル毎の間に１ビツト変化する。この
サイクルは１サイクル当たり32クロツク周期で
200キロヘルツのクロツク周波数に基づき約160マ
イクロ秒毎に繰り返す。おそいステツピング中、
データは８サイクル毎、すなわち1280マイクロ秒
毎に１ビツト変化する。ミシンの速度はリニアモ
ータの衝撃雑音をそれが支障となる点以下に低減
するためにおそいステツピングがその速度以下で
起きるように選択される。従つて毎分411回転ま
たはそれ以下においておそいステツピングが起き
る。従来公知の電子制御ミシンにおいて通常そう
であるように固体メモリからのバイトに関する情
報の放出を信号で送りまたそのステツチサイクル
の約半分の後にそこからの送りに関する情報を放
出するために機械同期装置入力が設けられてい
る。また本発明では２つの計数器が設けられ、そ
のうち１つはバイトに関する情報を放出するため
の信号および送りに関する情報を放出するための
信号によりクリア、開始および停止される。もう
１つはその逆になつている。これらの計数器は機
械同期化入力からの信号パルスと信号パルスとの
間に固体メモリから来るデータサイクルの数を計
数する。160マイクロ秒のサイクル時間は一定な
ので信号パルス間のサイクルの数は固定機械速度
を超過したかどうかを立証するのに用いることが
できる。従つて計数器が機械同期装置入力によつ
てクリアされる前にフルカウントになるとミシン
は速いステツピングが開始されるべき最低速度よ
り低い速度で運転していることになる。適当な論
理回路により適当なステツピング速度が設定され
る。１度ステツピング速度が設定されると、新し
いステツチデータをすぐ前のステツチデータと比
較する比較器と共に、すぐ前のデータがアツプ／
ダウンどちらに計数されまたどんな速度かを確証
する他の論理回路を設けることができる。従つて
古いデータはそれが新しいデータと同じになる点
までしかるべき速度で段階的に変えることができ
る。

（実施例） 第１図を参照するとベツド１１および支柱１３
によつてベツドの上にかかるように支持されてい
るブラケツトアーム１２を含むミシンケーシング
１０が点線で示されている。ブラケツトアーム１
２は縦の往復運動のためにその中に針バー１６を
支持する針バーゲートを通常の方法で内部に支持
しているヘツド部分１５で終わつている。針バー
１６は任意の通常の接続（図には示されていな
い）によりアーム軸２０によつて縦の往復運動を
させられる。針バー１６はステツチの形成におい
てベツド１１内の裁縫器具（図には示されていな
い）と協同する針１８をその先端に支えている。

針バーゲードにピン２２を枢軸として接続して
いる駆動アーム２１によつて針バー１６に横方向
の振動運動を伝達するよう促される。駆動アーム
２１は参考文献としてここに記載する。1976年10
月５日に発行され本発明と同じ譲り受け人に譲渡
された米国特許第3984745号において完全に記述
および説明されている可逆リニアアクチユエータ
２５に接続している。それ故リニアアクチユエー
タ２５は縫い針１８の横方向の位置を定めるのに
用いられる。

また第１図には送りバー２７により支えられて
いる送りドツグ２６を含む仕事送り機構の断片が
示されている。送りドツグへ縫い物送り運動を伝
達するためのこの図示されている機構は通常の仕
組（図には示されていない）によつてアーム軸２
０に時間的な関係をもつて相互接続されているベ
ツド軸１９から歯車２９により駆動される送り駆
動軸２８を含んでいる。みぞ付き送り調整ガイド
ウエイ３４内のスライドブロツク３２に往復運動
をさせるためにピツトマン３１によつて囲まれた
カム３０がピン３３によりスライドブロツクに接
続されている。またピン３３はそれ自身送りバー
２７にピボツト式に接続している水平リンク３５
にピボツト式に接続している。従つてガイドウエ
イ３４の与えられた傾きに対しスライドブロツク
の予測できる水平運動が起こり水平リンク３５お
よび送りバー２７によつて送りドツク２６へ伝え
られる。

送り調整ガイドウエイ３４の傾きはガイドウエ
イに取り付けられた軸３６の回転により調整する
ことができる。軸３６はその反対側の端に取り付
けられたロツクアーム３７を有しこのロツクアー
ムはそのうち１つだけ見ることができるねじ４２
によつてミシンのケーシング１０へ適切に取り付
けた支持ブラケツト４１により支持される第２の
可逆リニアアクチユエータ４０にロツド３８によ
つて接続されている。従つてリニアアクチユエー
タ４０はミシンの送り速度を定めるのに使用され
る。

第２図を参照するとミシンのバイト制御部分の
みの全体的な概略のブロツク線図が描かれている
送り制御のブロツク線図は送りについての操作者
制御に関連する小さな違いを除けば同様のものと
なる。リニアアクチユエータ２５および４０を駆
動するのに要求されるパターン情報は好ましくは
集積回路（IC）５０（第１図も参照のこと）に
おいて生じる。注目すべきことはIC５０がメモ
リセクシヨン４７を含む多くの異なる構成部分を
組み入れることができ、また１チツプ以上で構成
することができるということである。バイトまた
は送りのために各々のデイジタルからアナログへ
の変換器に与えるべき正しいパタン情報をIC５
０から引き出す１つの方法が本発明と同じ譲り受
け人に譲渡された米国特許第3855956号において
開示されており、ここに参考文献として記載して
おくその特許では、あらかじめ定められたステツ
チパタンの各々のステツチの位置座標に関するデ
イジタル情報がIC５０内の静止メモリ４７に記
憶されるシステムが開示されている。ミシンと共
に時間的に調整された関係で駆動される機械同期
装置入力（MSI）４５（第１図も参照のこと）は
各々のステツチの間にタイミング信号パルスを生
じる。これらの信号パルスのうちいくらかは計数
器４６内で合計されてパタンにおいて累進的に増
大するステツチの数に対応する累進的に増大する
２進数の時系列を提供する。計数器４６はIC５
０の一部として包含することができる。計数器４
６の出力は静止メモリ４７へアドレスとして供給
し、そこからの出力としてあらかじめ定められた
パタンの各々のステツチの位置座標に関するデイ
ジタル情報を再生する。IC５０の出力は最終的
には各々のステツチ形成中の針の針入度に関する
特定のあらかじめ定められた位置座標をもたらす
ようミシンの針および送りに運動の制御範囲を与
えるために機能的に接続している駆動装置を制御
するために適用される。

静止メモリ４７から正しい情報を引き出すため
に他の方法もあることは当業者には明らかであろ
う。例えば静止メモリ４７のために各々の機械同
期化信号に対して変化するアドレスをあらかじめ
定められた順序で提供するため、シフトレジスタ
をハードワイヤードロジツクと共に用いることが
できる。この型のデータ抽出システムは大規模集
積回路（LSI）を組み入れることにより適用しや
すいだろう。

従つて第２図において機械同期装置入力４５か
らのパルスは計数器４６において加算されIC５
０内の静止メモリへのアドレス入力として与えら
れる。IC５０は第１図に示されているようなも
のでよく、論理プリント回路板４９上に据えつけ
る。IC５０は各々のステツチの位置座標に関す
るデイジタル情報としてパルス幅変調の形で出力
に現れる。以下に説明するようにランピングパル
ス幅変調器（PWM）５１の目的はリニアアクチ
ユエーチ２５，４７により生ずる衝撃雑音を低減
するためにミシンサーボシステムへ与えられる情
報を比例するクロツク周期につきコビツト変化さ
せることである。

本発明の好ましい形態において機械同期装置入
力４５はアーム軸２０の１回の回転において互い
に約180゜をなす２つの安定状態を有するホール
効果センサで構成されている。１つの安定状態か
らもう１つの安定状態への移行およびその逆の移
行が各々IC５０の静止メモリ４７からのバイト
情報および送り情報の放出を信号する。安定状態
の一方から他方への移行は計数器４６におけるア
ドレス計数を増大させるのにも用いることができ
る。バイトパルス幅変調信号はデイジタルからア
ナログへの変換器５４へ向かう線路５２によつて
表わされている。Ｄ／Ａ変換器５４からのアナロ
グ信号はバイト信号制御増幅器５６へ向かう線路
５５に出力する。バイト信号制御増幅器５６は
IC５０から得られる信号を操作者の必要に合わ
せて調整する目的のために第１図に見られる利得
制御５７を含むことができる。バイト信号制御増
幅器５６の出力はバイトサーボ増幅器システムの
低レベル前置増幅器６０の加算点５８を通過す
る。低レベル前置増幅器６０は広義に可逆電動機
を含む電気機械式アクチユエータ６４を線路５５
上の入力アナログ電圧に従つて配置するため、ア
クチユエータに逆極性の直流を供給する電力増幅
器６２を駆動する。可逆電動機６４に機械的に接
続するフイードバツク位置センサ６６（第１図も
参照のこと）は存在する出力位置を表示するフイ
ードバツク位置信号を線路６７上に提供する。入
力アナログ電圧およびフイードバツク信号は線路
６８上に誤り信号を出すために加算点５８におい
て代数的に加算される。位置センサ６６からのフ
イードバツク信号も微分器７０において微分され
結果として生ずる速度信号は線路７１上を進み電
力増幅器６２の加算点７２へ向かいその点におけ
る位置信号を修正する。位置センサ６６は位置に
比例するアナログ電圧を生ずるような任意の装置
でよく、本実施例においては定常基準電圧に接続
し分圧器として機能する単純な線形分圧計でよ
い。微分器７０は当技術分野において公知のよう
に入力電圧の変化の時間に対する比に等しい出力
信号を作成するために接続する演算増幅器である
ことが好ましい。ミシンのバイト制御機能を示す
第２図において負荷は針バーゲート１７でありそ
のように番号をつけている。対応する送り回路で
はこの負荷はロツド３８、ロツクアーム３７およ
び軸３６を経てリニアモータ４０のそばに位置し
ている送り調整器ガイドウエイ３４である。

さて第３図を参照するとIC５０のある適当な
比例したクロツク周期当たりコビツトのパタン情
報をバイトのデイジタルからアナログへの変換器
へ放出するのに用いられる部分がより詳細に示さ
れている。同様な回路が送りのためにも設けられ
ている。上述のようにバイトまたは送りの情報は
機械同期装置入力４５の１つの安定状態から次の
安定状態への変化に基づいてパルス幅変調の形で
IC５０から放出される。IC５０からのデータは
200キロヘルツクロツク周波数で32クロツク周期
のデータパルストレインに基づいて約160マイク
ロ秒毎に繰り返される。IC５０から放出される
この周期的なデータはパルス幅変調サイクルとし
て知られ、200キロヘルツのクロツク周期によつ
て一定のサイクルである。機械同期化入力４５は
ミシンの運転速度に直接的に関係する機械同期化
信号を生ずる。従つて連続するバイトと送りの要
請の間の時間的変化あるいは連続する送りとバイ
トの要請の間の時間的変化はミシンの速度に直接
的に関係する。機械同期化入力４５の送りとバイ
トの要請の間の時間的変化を使用することにより
バイト要請中のミシンの速度変化についての最新
の指示が得られ、また逆も同様である。ミシンが
高速で運転している時は主駆動電動機およびミシ
ンの他の機械部品から発散する比較的高い雑音レ
ベルが生ずる。これらの条件のもとではリニアア
クチユエータ２５，４０の雑音は全ノイズレベル
の小さな一部分となるのでリニアアクチユエータ
２５，４０の衝撃雑音をマスクするために払われ
る関心はより小さい。しかしながら低速において
はミシンの主駆動電動機は他の機械部品と同様比
較的静かに運転しているのでリニアアクチユエー
タ２５，４０の雑音出力は全雑音レベルに関して
かなりの部分を占め、衝撃雑音は識別できるよう
になる。これらの衝撃雑音を防ぐために割り当て
られた時間内に急激なエクスカーシヨンが実質的
により小さい衝撃雑音を伴なつて起きることを許
すような割合までにリニアモータの加速度を制限
するために何らかの装置を設けねばならない。リ
ニアモータ２５，４０の加速度をそれ以下に制御
しなければならないミシンの速度は経験に基づい
て定めることができる。本発明を使用する特定の
実施例ではこの速度は１分当たり411ステツチで
ある。従つてバイトと送りの要請の間が73ミリ秒
より小さい機械同期化における変化はこのことが
ミシンの１分当たり411ステツチより速い運転を
意味しているので速いステツピングをもたらす。
ミシンが１分当たり411テツチより少なく運転し
ている時は遅いステツピングになる。速いステツ
ピングにおいてはIC５０かデイジタルからアナ
ログへの変換器５４へ送られるデータはパルス幅
変調信号の各々のサイクルについて１ビツト変化
する。毎分1200回転の最大ミシン速度では各々の
回転は50ミリ秒内に起きる。針バーゲート１７お
よび縫い針１８の運動は縫い針が縫い物から除去
された時に起きるので１つの端の位置から次の端
の位置へのエクスカーシヨンは約20ミリ秒内に起
こらなければならない。バイトと送りのために
各々５ビツトのデイジタルコードワードが用いら
れ、針バー１６の位置または送り調整器ガイドウ
エイを制御する器具のとりうる32の不連続な位置
がある。従つて各各のパルス幅変調サイクルの１
倍または160マイクロ秒毎の速いステツピング速
度では１つの端から他の端へのデータステツピン
グは５ミリ秒のオーダーを取る。これは速いステ
ツピング速度ではデータはそれよりゆつくりとリ
ニアアクチユエータ２５，４０へ送られてアクチ
ユエータのピーク加速度は実質的に低減されそれ
により衝撃雑音も低減されるということである。

１分当たり411ステツチのミシン速度以下では
割り当てられた時間内で端部までのエクスカーシ
ヨンが起きることを許して衝撃雑音を実質的に緩
和する遅いステツピングが要求される。１分当た
り411ステツチの速度では完全なステツチサイク
ルには146ミリ秒かかる。この速度ではリニアア
クチユエータ２５のために必要なエクスカーシヨ
ン時間は60ミリ秒のオーダーである。ステツピン
グが８つのパルス幅変調トレイン毎にステツピン
グが起きるなら最大の32ステツプには約41ミリ秒
かかる。それ故遅いステツピングは８つのパルス
幅変調トレイン毎に起こり最大のエクスカーシヨ
ンが起きるために十分な時間を残す。

第３図においては第２図でIC５０の一部とし
て示されたBORF（Bight or Feed……バイトま
たは送り）計数器４９およびランピングパルス幅
変調器（PWM）５１が詳細に示されている。第
３図に示されていないが第２図のIC５０内に存
在しているのはパルス幅変調（PWM）サイクル
を提供する時計４８である。クロツク４８からの
バイトパルス幅変調サイクルは計数器８０へ送ら
れる。計数器８０は452のパルス幅変調サイクル
が完了すると線路８１がNAND８４へ高レベルを
出力するように整えられている。452のパルス幅
変調サイクルは約72ミリ秒かかる。上に説明した
ように機械同期装置入力４５により出される機械
同期化信号は毎分分回転数約411の臨界ミシン速
度においてバイトおよび送りの要請の間の73ミリ
秒のために備えている。従つて機械同期化入力は
計数器８０を起動および停止させるために用いる
ことができ、毎分回転数411以下のミシン速度で
は計数器はフルカウントになる一方、毎分回転数
411以上の速度では計数器はそれに先立ち停止さ
れるためにフルカウントにならない。従つて第１
図のミシン１０の臨界速度はパルス幅変調サイク
ルの固定周波数を機械同期装置入力４５により出
される機械同期化パルスと比較することにより定
められている。全ての線路８１が高レベルになる
前にクリアされると、ミシン１０は毎分回転数
411より大きい速度で運転しているのでIC５０か
らのデータは速くステツプされる。計数器８０が
機械同期化パルスによつてクリアされる前にフル
カウントになつて８１の全ての線路が高レベルに
なるならミシンは遅く運転しており遅いステツピ
ングになつてIC５０からのデータは８つのパル
ス幅変調サイクル毎に１ビツトだけサーボ信号へ
送られる。

符号変換器８６への入力波形８７は機械同期装
置入力４５の出力を表わしている。従つてパルス
のバイト部分Ｂへの立上がりは静止メモリ４７か
らバイトサーボ増幅器システムへのデータ放出を
開始する。バイト部分Ｂから送り部分Ｆへの立下
りは静止メモリ４７から送りサーボ増幅システム
への送りデータの放出を開始する。符号変換器８
６は信号を計数器８０における計数を開始するバ
イトパルスＢから送りパルスＦへの立上がりがあ
る出力波形８８へ変換する。送りパルスＦの終わ
りでパルスはバイトパルスＢへ減少し、この減少
は計数器８０へ計数を終えるよう信号する。ここ
で指摘しなければならないのは第３図に示されて
いる回路が特にバイトパルス幅変調信号のランピ
ングに関係しているということである。ランピン
グ送りパルス幅変調信号を得るために用いる回路
は送り回路としては示されていない対応する計数
器８０′が各々バイトパルスＢの立上りと立下が
りによつて起動および停止されるということを除
いて実質的に同様となる。ステツピング速度を定
めるに最も新しい周期を得るにはパルス幅変調サ
イクルの数をバイトパルス幅変調信号のランピン
グが起きる直前の送りサイクルの間に測定する。
従つて機械同期装置入力４５における波形から出
力波形８８として示されているものに変化させる
ために符号変換器を用いるのでパルスの送り部分
は計数器８０における計数を開始および終止させ
るために使用することができる。

上述のように計数器８０がフルカウントになる
とNAND８４へ向かう線路８１上の入力は高くに
なり線路８５上の出力を低くする。NAND８４の
出力はNAND９０，９２で構成されるRSフリツ
プフロツプのセツトＳ入力として表わされてい
る。符号変換器８６からの出力波形を９５により
示される波形に再交換するために符号変換器９４
を設け、またRSフリツプフロツプのNAND９２
のリセツト端子へリセツトパルスを放出させるた
めのバイトパルスの後縁で応答するワンシヨツト
９８を設ける。従つてミシンが機械同期装置入力
４５から符号変換器８６を経て計数器８０へ向か
う信号によつて証明されるように毎分回転数411
以下で運転しているなら、計数器はNAND８４の
入力をフルカウントにしてその出力がRSフリツ
プフロツプをセツトするようにさせる。一方計数
器８０がフルカウントされる前に符号変換器８６
からの送りパルスによつてクリアされるとNAND
８４へ向かう線路８１上の入力は全てが高くはな
らずNAND８４の出力が高くなり、それによつて
RSフリツプフロツプをリセツト状態に保つ。

NAND９０，９２により構成されるRSフリツ
プフロツプがセツトされるとNAND９０の出力は
高くなりNAND１００に高い入力を与える。
NANDへの第２の入力は８で割つたパルス幅変調
サイクル（PWMサイクル×1/8）が提供される。
従つてNAND１００の１つの入力が高くまた第２
の入力が８つのパルス幅変調サイクル毎に高けれ
ば両方の入力が高くなる８つのパルス幅変調サイ
クル毎に低い出力を提供する。またNAND９０，
９２により構成されるRSフリツプフロツプがセ
ツトされNAND９０の出力が高いとNAND９２の
相補的な出力は低くなる。NAND９２の低い出力
はNAND１０２への低い入力を提供しNAND１０
２の出力を高く保つ。NAND１００およびNAND
１０２の出力が符号変換器１０４によつて結合さ
れると点１０５は８つのパルス幅変調サイクル毎
に高くなる。一方NANDにより機能するRSフリ
ツプフロツプがリセツトされたままであれば
NAND９０の出力は低く留まり、またNAND１０
０の入力を提供しその出力は高く保たれる。
NAND９２の出力は高くなりまた１つの入力を
NAND１０２に提供し、それは高い全てのパルス
幅変調サイクルと共にNAND１０２の出力はパル
ス幅変調サイクル毎に低くしてその正味の結果は
点１０５においてパルス幅変調サイクル毎に高く
なる。

これまで記述してきた回路は一定のパルス幅変
調サイクル時間を可変的なミシン同期装置信号と
比較することによりミシン速度を決定する。次に
NAND９０，９２，１００，１０２および符号変
換器１０４により構成されるランプ速度ジエネレ
ータは遅いかまたは速いステツピングランプ速度
を覆行するためにこの速度決定を使用する。従つ
て点１０５において必要と定められたステツピン
グ速度に依存する周波数でハイが示される。点１
０５におけるステツピング速度はNAND１０８お
よび１１０への１つの入力として使用される。
NAND１０８，１１０の出力はアツプ／ダウン計
数器１１２へ各々アツプ入力およびダウン入力と
して与えられる。アツプ／ダウン計数器１１２は
新しいステツチ座標に対するアツプまたはダウン
を段階的に計数し、またその計数を静止メモリ４
７から放出される新しいステツチ座標データと比
較するために保有するのに使用される。静止メモ
リ４７から放出された新しいステツチ座標データ
は線路１１５によつて計数器１１２に接続してい
る比較器１１４へ平列に送られる。新しいステツ
チ座標がアツプ／ダウン計数器１１２内に保有さ
れている計数よりも大きければ１つのパルスが線
路１１７に沿つてNAND１０８へ向かい、NAND
１０８の出力端はNAND１０８の第２の入力であ
る点１０５において存在する信号に従つて、アツ
プ／ダウン計数器１１２のアツプの増加を引き起
こすためにアツプ／ダウン計数器１１２のアツプ
計数端子に接続している。計数器１１２内に保有
されている計数が比較器１１４内の新しいステツ
チ位置座標データより大きければ１つの信号が線
路１１８に沿つてNAND１１０の第２の入力端子
へ向かう。NAND１１０の出力は計数器１１２の
ダウン計数端子に接続しNAND１１０の第２の入
力である点１０５に存在する信号により定められ
る割合で計数器の計数を減少させる。アツプ／ダ
ウン計数器１１２からの信号は比較器１１４へ送
られるのに加えてパルス幅変調器１２０へも送ら
れる。従つて計数器１１２が点１０５に存在する
ステツピング速度信号に従つて段階的に増加また
は減少されると、その計数はパルス幅変調器１２
０へ送られ、パルス幅変調器１２０はステツピン
グ速度に従つて変化する信号を出す。パルス幅変
調器１２０はバイトに関するデイジタルからアナ
ログへの変換器５４に接続し、また前に説明した
ようにリニアモータ２５を駆動するために用いら
れる。

送りパルス幅変調のランピングを得るためには
同様の回路が使用されるが異なつているのは送り
回路（図には示されていない）内の対応する計数
器８０′に機械同期装置入力信号のバイトＢ部分
の開始と共に計数を始めさせるために符号変換器
８６の出力を第２の符号変換器につなぎ、計数は
バイト同期化信号の完了において終了するという
点である。このような様式で回路の送り部分のた
めの計数器８０′はそのサイクルの直前のバイト
部分の間のミシンの速度に従つてステツピング速
度を定めることになる。この１つの調整を除けば
送り回路の残りの部分はちようど記述したバイト
回路と同じである。

さて第４図を参照すると上に記述したデータス
テツピング装置がどのようにして大規模集積回路
（LSI）内に構成されるかがブロツク線図で示さ
れている。機械同期装置入力４５により提供され
る機械同期化信号１８５は同期装置１２７におい
てそれ自身200キロヘルツシステムクロツク１２
９に同期化される。クロツク１２９はその信号を
パルス幅変調器（PWM）ロジツク１３３内の32
分周（÷32）計数器へ提供する。計数器１３１は
32クロツク周期の長さのパルス幅変調サイクルを
提供する。このパルス幅変調サイクルは計数選択
器１３５および８分周計数器の入力として提供さ
れる。８分周計数器１３７は１つの信号を高速／
低速計数器１３９へ出力すると同様計数選択器１
３５へも出力する。同期装置１２７は機械同期装
置入力４５からシステムクロツク１２９と同期の
信号を高速／低速計数器１３９の第２の入力とし
て提供する。この装置において高速／低速計数器
は計数されるサイクルがパルス幅変調サイクルの
周期数の1/8なので同期装置１２７からの信号の
間により少ない数のサイクルを計数する必要があ
る。この応答は計数器１３９により同期装置１２
７の出力が状態を変える時に測定される。ハイ／
ロー選択器１４１は高速／低速計数器からの計数
に応答して計数選択器の入力として送られる高い
（ハイ）かまたは低い（ロー）ステツピング速度
をセツトする。ハイ／ロー選択器１４１により出
される制御信号は計数選択器１３５からアツプ／
ダウン計数器１４３へどの周波数サイクルが出さ
れるかを決定し、それ故いくらの周波数において
アツプ／ダウン計数器が１度に１ビツト変化する
かを決定する。先に記述した実施例と同様に、ア
ツプ／ダウン計数器１４３における現行の計数と
比較するためにデータ記憶装置１４１からの新し
いデータを保有し、また新しいデータ計数へのア
ツプ計数またはダウン計数を可能にするために計
数選択器１３５へ入力を提供するかまたは新しい
データの計数において計数器を停止させるために
比較器１４５を用いる。アツプ／ダウン計数器１
４３はPWMロジツクの１部である比較器へ接続
する。この比較器は32分周計数器１３１と結合し
てミシン速度によつて２つのクロツク周期のうち
の１つの周期当たり１ビツト変化するパルス幅変
調出力信号を提供する。

上に開示したどちらの実施例においても機械同
期装置入力４５はおのおの正確に180゜をなす２
つの安定状態を有する必要はない。なぜなら各各
の安定状態のどんな持続時間であれ第１の実施例
おいては計数器８０および８０′、第２の実施例
おいてはバイトのための高速／低速計数数器１３
９および送りのための高速／低速計数器１３９′
の間の適当な差によつて調節することができるか
らである。さらに留意すべきことは計数器８０，
１３９もステツチサイクルのそれに対するステツ
ピング速度が定められている部分の直前の部分だ
けではなくて各々の完全なステツチサイクルにつ
いて１度ずつクリア、起動および停止されるよう
に整えることができるということである。従つて
各々のステツチサイクルについてすぐ後に続くス
テツチサイクルに使用されるステツピング速度を
定めることができる。

【図面の簡単な説明】

第１図は本発明を適用できるミシンの概観図、
第２図は本発明によるシステムのバイト部分の概
略的なブロツク線図、第３図はどのようにしてス
テツピング速度が定められ、またステツピング速
度に従つてどのようにランピングがつけられるか
を示す、第２図のブロツク線図の１部の概略的な
ブロツク線図、第４図は大規模集積回路において
一般にどのようにランピングがつけられるかを示
す、第３図と同様なブロツク線図である。 １０……ケーシング、１７……針バーゲート、
１６……針バー、１９……ベツドシヤフト、２１
……駆動アーム、２５……リニアアクチユエー
タ、２６……送りドツグ、２７……送りバー、３
４……送り調整ガイドウエイ、４０……第２の可
逆リニアアクチユエータ、８４……NAND、８６
……符号変換器、９０，９２……NAND、９４…
…符号変換器、１００，１０２……NAND、１０
４……符号変換器、１０８……NAND。

Claims (1)

1. 【特許請求の範囲】 １ 送りおよびバイトの制御されたステツチのパ
   タンを作成するためにステツチとステツチの間の
   あらかじめ定められた領域にわたつて位置が制御
   されるステツチ形成器具と、データおよびステツ
   チ情報をデイジタル形式で記憶する論理装置とミ
   シンと時間的な関係を持つて動作して、前記論理
   装置から選択されたデイジタルパタンステツチ情
   報を再成するための装置と、前記選択されたデイ
   ジタルパタンステツチ情報に関連する位置的な送
   りおよびバイトのアナログ信号を夫々生成するた
   めの送りおよびバイトのデイジタルからアナログ
   への変換装置と、選択されたデイジタルパタンス
   テツチ情報に対応する１つのパタンのステツチを
   作成する前記ステツチ形成器具の位置を定めるた
   めに各々前記送りおよびバイトのアナログ信号に
   応答する可逆電動機を含むフイードおよびバイト
   の閉ループサーボ装置とを有するミシンにおいて
   該ミシンがあらかじめ定められた速度より上ある
   いは下のどちらで運転しているかを測定する装置
   と、該ミシンが前記あらかじめ定められた速度よ
   り上で運転している時には高いデータステツピン
   グ速度を設定し、またミシンが前記あらかじめ定
   められた速度より下で運転している時は低いデー
   タステツピング速度を設定する装置と、および前
   記デイジタルパタンステツチ情報を前記設定装置
   により調整されたデータステツピング速度で１度
   に１ビツトずつ前記送りおよびバイトのデイジタ
   ルからアナログへの変換器へ放出する装置を特徴
   とする前記のミシン。 ２ 特許請求の範囲第１項記載のミシンにおいて
   前記論理装置がクロツクを含み、またミシンがあ
   らかじめ定められた速度より上または下のどちら
   で運転しているかを測定する前記装置が前記再生
   装置と前記クロツクを比較することを特徴とする
   前記のミシン。 ３ 特許請求の範囲第２項記載のミシンにおい
   て、前記測定装置が前記クロツクから得られる計
   数パルスを計数しながら前記再生装置からの信号
   により動作開始およびリセツトされる計数器を含
   み、低いデータステツピング速度は所定レベルよ
   り多い計数値によつて指示され、高いデータステ
   ツピング速度は前記所定レベルより少い計数値に
   よつて指示されることを特徴とする前記のミシ
   ン。 ４ 特許請求の範囲第１項または第３項記載のミ
   シンにおいて前記設定装置が前記高いデータステ
   ツピング速度に等しいパルス速度を有する高速ク
   ロツク、前記低いデータステツピング速度に等し
   いパルス速度を有する低速クロツク、および前記
   測定装置から得られる情報に従つて前記高速およ
   び低速クロツクからの所望のパルス速度をゲート
   で通すための論理装置を含んでいることを特徴と
   する前記のミシン。