Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS627554B2 - - Google Patents
[go: Go Back, main page]

JPS627554B2 - - Google Patents

Info

Publication number
JPS627554B2
JPS627554B2 JP53009555A JP955578A JPS627554B2 JP S627554 B2 JPS627554 B2 JP S627554B2 JP 53009555 A JP53009555 A JP 53009555A JP 955578 A JP955578 A JP 955578A JP S627554 B2 JPS627554 B2 JP S627554B2
Authority
JP
Japan
Prior art keywords
charging
control transistor
transistor
layer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53009555A
Other languages
Japanese (ja)
Other versions
JPS54102923A (en
Inventor
Norikuni Azuma
Takanori Sugihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP955578A priority Critical patent/JPS54102923A/en
Publication of JPS54102923A publication Critical patent/JPS54102923A/en
Publication of JPS627554B2 publication Critical patent/JPS627554B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 本発明は、駆動回路に関し、特に高圧パルスに
よりたとえばプラズマ・デイスプレイ・パネル
(PDP)素子のような容量性素子を駆動するに好
適な電圧制御素子を用いた半導体回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a drive circuit, and more particularly to a semiconductor circuit using a voltage control element suitable for driving a capacitive element, such as a plasma display panel (PDP) element, with a high voltage pulse. .

第1図は、容量性負荷CLを駆動する従来型の
駆動回路である。同回路において、容量性負荷
CLを充電する場合、端子Vinに高圧パルスを印加
した後、制御用トランジスタTR1のベースに負
または零レベルの入力信号を加えると、制御用ト
ランジスタTR1がオフとなるため、端子Vin端
子から抵抗R1を通つて充電用トランジスタTR
2のベース電流が流れ、充電用トランジスタTR
2はオンとなる。このため、端子Vinから充電用
トランジスタTR2に充電電流IEが流れて容量性
負荷を充電する。
FIG. 1 shows a conventional drive circuit for driving a capacitive load CL. In the same circuit, capacitive load
When charging CL, after applying a high voltage pulse to the terminal Vin, if a negative or zero level input signal is applied to the base of the control transistor TR1, the control transistor TR1 turns off, so the resistor R1 is connected from the Vin terminal to the base of the control transistor TR1. Transistor TR for charging through
2 base current flows, charging transistor TR
2 is turned on. Therefore, a charging current I E flows from the terminal Vin to the charging transistor TR2 to charge the capacitive load.

充電を中止する場合には、制御用トランジスタ
TR1のベース電位をハイレベルにする。する
と、制御用トランジスタTR1はオンになるた
め、充電用トランジスタTR2のベース電位が低
下して該充電用トランジスタはオフとなり、容量
性負荷CLへの充電は中止されるとともに、容量
性負荷CLに残存する電荷は、抵抗R2とダイオ
ードD1と制御用トランジスタTR1を通つて放
電される。
When stopping charging, the control transistor
Set the base potential of TR1 to high level. Then, since the control transistor TR1 is turned on, the base potential of the charging transistor TR2 is lowered and the charging transistor is turned off, and charging to the capacitive load CL is stopped, and the remaining power in the capacitive load CL is The charge generated is discharged through the resistor R2, the diode D1, and the control transistor TR1.

ところで、上記従来回路においては、容量性負
荷CLを充電する際に、抵抗R1の値を小さくし
て充電々流IEを有効に流すことが望ましい。と
ころが抵抗R1の値をあまり小さくすると制御用
トランジスタTR1をオンとした時、この抵抗R
1を通つて制御用トランジスタTR1に流れる電
流が大きくなり、制御用トランジスタTR1を破
壊するおそれがあり、また制御用トランジスタ
TR1を破壊しないまでも充電を中止していると
きに無効の電流が多く流れる。このため、例えば
前記PDP素子の駆動回路を構成しようとする場合
には、該駆動回路が多数使用されるために、消費
電力がはなはだ大きくなつてしまう。従つて、抵
抗R1の値はある妥協値をとらざるを得なかつ
た。
By the way, in the above conventional circuit, when charging the capacitive load CL, it is desirable to reduce the value of the resistor R1 to effectively flow the charging current IE . However, if the value of the resistor R1 is too small, when the control transistor TR1 is turned on, this resistor R
The current flowing through the control transistor TR1 through the control transistor TR1 becomes large, which may destroy the control transistor TR1.
Even if TR1 is not destroyed, a large amount of invalid current flows when charging is stopped. For this reason, for example, when constructing a drive circuit for the PDP element, a large number of drive circuits are used, resulting in a significant increase in power consumption. Therefore, it was necessary to take a certain compromise value for the value of the resistor R1.

本発明は、容量性負荷を充電するときには抵抗
R1の値をほとんど零に近い値とし充電を中止し
ているときにはその値を無限大に近い値に出来る
ような容量性負荷の駆動回路を提供して、従来の
欠点を改善することを目的とする。
The present invention provides a capacitive load drive circuit that allows the value of the resistor R1 to be almost zero when charging the capacitive load, and to a value close to infinity when charging is stopped. The aim is to improve the conventional drawbacks.

その目的のために本発明は、充電用トランジス
タのベース回路に接続された制御用トランジスタ
をオン、オフさせることによつて充電用トランジ
スタを制御して容量性負荷を充電せしめる駆動回
路において、印加される電圧が大きくなるにつれ
て抵抗値が増加する電圧依存型の可変抵抗器を充
電用トランジスタのベース回路に挿入したことを
特徴とする駆動回路を提供するものである。以下
図面を用いて実施例を詳細に説明する。
For that purpose, the present invention provides a drive circuit that controls a charging transistor to charge a capacitive load by turning on and off a control transistor connected to a base circuit of the charging transistor. The present invention provides a drive circuit characterized in that a voltage-dependent variable resistor whose resistance value increases as the voltage increases is inserted into a base circuit of a charging transistor. Examples will be described in detail below with reference to the drawings.

第2図は、本発明による駆動回路の一実施例を
示す回路図である。同図中、Zは電圧依存型の可
変抵抗器、D2はサージ吸収用のダイオードであ
る。なお、第2図において、第1図と同一部分に
は同一符号を付しその説明は省略する。
FIG. 2 is a circuit diagram showing one embodiment of a drive circuit according to the present invention. In the figure, Z is a voltage-dependent variable resistor, and D2 is a surge absorption diode. In FIG. 2, the same parts as in FIG. 1 are designated by the same reference numerals, and their explanations will be omitted.

第2図において、容量性負荷CLを充電するた
め、制御用トランジスタTR1をオフにすると、
該トランジスタTR1のコレクタ電位が上昇して
可変抵抗器Zの両端に加わる電圧が小さくなる
と、この抵抗値が小さくなるため、容量性負荷を
充電する下式で表わされる充電電流IEは有効に
流れる。
In Figure 2, when the control transistor TR1 is turned off to charge the capacitive load CL,
When the collector potential of the transistor TR1 rises and the voltage applied to both ends of the variable resistor Z becomes smaller, this resistance value becomes smaller, so that the charging current I E expressed by the formula below, which charges the capacitive load, flows effectively. .

E=Vin−(Vout+VBE(TR2)/R
(1+hFE)+R2 また、端子Vinに高電圧が加わつている定常状
態において、制御用トランジスタTR1をオンさ
せて端子Vinに印加されている電圧をクランプす
る場合は、可変抵抗器Zの両端に加わる電圧VRZ
は、 VRZ=Vin−VCES(TR1) であり、端子Vinに加わえられている高電圧とほ
ぼ同じ電圧が加わる。従つて、可変抵抗器Zの抵
抗値は非常に大きくなり、制御用トランジスタ
TR1を流れる電流は非常に小さくなる。
I E =Vin-(Vout+VBE (TR2) / R1 /
(1+h FE )+R2 Also, in a steady state where a high voltage is applied to the terminal Vin, when turning on the control transistor TR1 to clamp the voltage applied to the terminal Vin, the voltage applied to both ends of the variable resistor Z is Voltage VR Z
VR Z =Vin-V CES(TR1) , and approximately the same voltage as the high voltage applied to the terminal Vin is applied. Therefore, the resistance value of variable resistor Z becomes very large, and the control transistor
The current flowing through TR1 becomes very small.

第3図は、容量性負荷を駆動する駆動回路を集
積化したシリコン半導体基板の一部に可変抵抗器
Zを配設した状態を示す部分断面図である。第3
図において、1はP型のシリコン半導体基板、2
はN+型の埋設層、3,4および5は二酸化シリ
コン等の絶縁物あるいはP型領域からなるアイソ
レーシヨン領域、6は制御用トランジスタTR1
のコレクタ領域、7は同ベース領域、8は同エミ
ツタ領域である。また9は二酸化シリコンからな
る絶縁物層、10はシリコン半導体基板1表面に
形成されたN+型埋設層、11は該N+型埋設層1
0上に設けられたN-型エピタキシヤル層、12
はN-層11内に設けられたP-層で、可変抵抗器
Zの抵抗体となる。13乃至16はアルミニウム
配線層、17乃至21は電極窓である。
FIG. 3 is a partial sectional view showing a state in which a variable resistor Z is disposed on a part of a silicon semiconductor substrate on which a drive circuit for driving a capacitive load is integrated. Third
In the figure, 1 is a P-type silicon semiconductor substrate, 2
is an N + type buried layer, 3, 4, and 5 are isolation regions made of an insulator such as silicon dioxide or a P type region, and 6 is a control transistor TR1.
7 is the collector region, 7 is the base region, and 8 is the emitter region. Further, 9 is an insulating layer made of silicon dioxide, 10 is an N + type buried layer formed on the surface of the silicon semiconductor substrate 1, and 11 is the N + type buried layer 1.
N - type epitaxial layer provided on 0, 12
is a P layer provided in the N layer 11, and serves as a resistor of the variable resistor Z. 13 to 16 are aluminum wiring layers, and 17 to 21 are electrode windows.

第3図に示される構造において、アルミニウム
配線層13に高電圧が印加され、制御用トランジ
スタTR1がオフのときは、アルミニウム配線層
14の電位はアルミニウム配線層13の電位と変
らない。従つて、アルミニウム配線層13と同電
位となつているN-層11とP-層12との間の電
位は零であるため、これらのPN接合部分に生じ
る空乏層は小さい。従つて、電極窓17と18間
の抵抗値は非常に小さなものとなる。
In the structure shown in FIG. 3, when a high voltage is applied to the aluminum wiring layer 13 and the control transistor TR1 is off, the potential of the aluminum wiring layer 14 remains the same as the potential of the aluminum wiring layer 13. Therefore, since the potential between the N - layer 11 and the P - layer 12, which are at the same potential as the aluminum wiring layer 13, is zero, the depletion layer generated at these PN junctions is small. Therefore, the resistance value between electrode windows 17 and 18 becomes extremely small.

一方、アルミニウム配線層13に高電圧が印加
され、制御用トランジスタTR1がオンとなる
と、アルミニウム配線層14の電位はほぼ接地電
位となる。このため、電極窓18直下近傍のP-
層12とN-層11間のPN接合面には大きな逆バ
イアス電圧が印加される。従つて、空乏層は不純
物濃度がN-層11に比べて小ないP-層12に大
きく広がつて、電極窓17と18間をピンチ・オ
フ状態に近づけ、両電極窓間の抵抗値は増大され
る。
On the other hand, when a high voltage is applied to the aluminum wiring layer 13 and the control transistor TR1 is turned on, the potential of the aluminum wiring layer 14 becomes approximately the ground potential. Therefore, P - in the vicinity directly below the electrode window 18
A large reverse bias voltage is applied to the PN junction between layer 12 and N - layer 11. Therefore, the depletion layer greatly spreads into the P - layer 12, where the impurity concentration is lower than that of the N - layer 11, and the area between the electrode windows 17 and 18 approaches a pinch-off state, and the resistance value between the two electrode windows becomes Increased.

以上詳細に説明したように、本発明によれば、
容量性負荷を充電する場合、充電用トランジスタ
のベース電流を供給する抵抗器の抵抗値を小さく
出来るため、充電々流を従来より有効に流すこと
が出来るとともに、制御用トランジスタをオンに
して充電を中止し、印加電圧をクランプするとき
には、該制御用トランジスタのコレクタに接続さ
れる抵抗の値が増大するので、該制御用トランジ
スタに流れる電源電流を減少することができる。
従つて、制御用トランジスタの動作時における消
費電力量を減少せしめることができ、該制御用ト
ランジスタの破壊を防止することができる。
As explained in detail above, according to the present invention,
When charging a capacitive load, it is possible to reduce the resistance value of the resistor that supplies the base current of the charging transistor, which allows the charging current to flow more effectively than before, and also allows charging by turning on the control transistor. When the applied voltage is stopped and the applied voltage is clamped, the value of the resistor connected to the collector of the control transistor increases, so the power supply current flowing through the control transistor can be reduced.
Therefore, the amount of power consumed during operation of the control transistor can be reduced, and destruction of the control transistor can be prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来型の駆動回路の回路図、第2図は
本発明の一実施例を示す回路図、第3図は容量性
負荷を駆動する駆動回路を集積化したシリコン半
導体基板の一部に可変抵抗器を配設した実施例を
示す部分断面図である。 図中、TR1は制御用トランジスタ、TR2は充
電用トランジスタ、Zは可変抵抗器、1はシリコ
ン半導体基板、3と4と5はアイソレーシヨン領
域、11はN-層、12はP-層である。
Fig. 1 is a circuit diagram of a conventional drive circuit, Fig. 2 is a circuit diagram showing an embodiment of the present invention, and Fig. 3 is a part of a silicon semiconductor substrate on which a drive circuit for driving a capacitive load is integrated. FIG. 3 is a partial cross-sectional view showing an embodiment in which a variable resistor is provided. In the figure, TR1 is a control transistor, TR2 is a charging transistor, Z is a variable resistor, 1 is a silicon semiconductor substrate, 3, 4, and 5 are isolation regions, 11 is an N - layer, and 12 is a P - layer. be.

Claims (1)

【特許請求の範囲】[Claims] 1 充電用トランジスタのベース回路に接続され
た制御用トランジスタをオン、オフさせることに
よつて充電用トランジスタを制御して容量性負荷
を充電せしめる駆動回路において、印加される電
圧が大きくなるにつれて抵抗値が増加する電圧依
存型の可変抵抗器を、充電用トランジスタのベー
ス回路に挿入したことを特徴とする駆動回路。
1. In a drive circuit that controls a charging transistor to charge a capacitive load by turning on and off a control transistor connected to the base circuit of the charging transistor, the resistance value increases as the applied voltage increases. A drive circuit characterized in that a voltage-dependent variable resistor that increases the voltage is inserted into the base circuit of a charging transistor.
JP955578A 1978-01-31 1978-01-31 Driving circiut Granted JPS54102923A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP955578A JPS54102923A (en) 1978-01-31 1978-01-31 Driving circiut

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP955578A JPS54102923A (en) 1978-01-31 1978-01-31 Driving circiut

Publications (2)

Publication Number Publication Date
JPS54102923A JPS54102923A (en) 1979-08-13
JPS627554B2 true JPS627554B2 (en) 1987-02-18

Family

ID=11723518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP955578A Granted JPS54102923A (en) 1978-01-31 1978-01-31 Driving circiut

Country Status (1)

Country Link
JP (1) JPS54102923A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384216A (en) * 1980-08-22 1983-05-17 International Business Machines Corporation Controlled power performance driver circuit
JPS5780829A (en) * 1980-11-06 1982-05-20 Mitsubishi Electric Corp Output protecting circuit device
US4899086A (en) * 1986-12-29 1990-02-06 West Electric Company Ltd. Electroluminescence light emission apparatus
JP2703567B2 (en) * 1988-09-02 1998-01-26 株式会社日立製作所 Drive circuit and EL display device

Also Published As

Publication number Publication date
JPS54102923A (en) 1979-08-13

Similar Documents

Publication Publication Date Title
KR0139873B1 (en) Semiconductor integrated circuit device
JP2850801B2 (en) Semiconductor element
US5932916A (en) Electrostatic discharge protection circuit
JPH0214792B2 (en)
KR920010314B1 (en) Semiconductor device
US4656491A (en) Protection circuit utilizing distributed transistors and resistors
US4994884A (en) Gate-controlled bi-directional semiconductor switching device
JPH01759A (en) Bidirectional control rectifier semiconductor device
US4489340A (en) PNPN Light sensitive semiconductor switch with phototransistor connected across inner base regions
JPS627554B2 (en)
US4939564A (en) Gate-controlled bidirectional semiconductor switching device with rectifier
US4723081A (en) CMOS integrated circuit protected from latch-up phenomenon
JPH0378787B2 (en)
JP3131525B2 (en) MOS power transistor device
US4654543A (en) Thyristor with "on" protective circuit and darlington output stage
US5578862A (en) Semiconductor integrated circuit with layer for isolating elements in substrate
JPH0654777B2 (en) Circuit with lateral transistor
JPH0410225B2 (en)
JP3179630B2 (en) Epitaxial tub bias structure and integrated circuit
WO2000035017A1 (en) Analogue switch
JP2654384B2 (en) High power semiconductor device with nonvolatile memory
EP0607474B1 (en) Semiconductor integrated circuit with layer for isolating elements in substrate
KR100226741B1 (en) Electrostatic discharge protection circuit
JPS62130552A (en) Semiconductor integrated circuit device
EP0317133B1 (en) Semiconductor device for controlling supply voltage fluctuations