JPS627722B2

JPS627722B2 -

Info

Publication number: JPS627722B2
Application number: JP53090471A
Authority: JP
Inventors: Kunio Seki; Ritsuji Takeshita
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1978-07-26
Filing date: 1978-07-26
Publication date: 1987-02-19
Also published as: IT1122345B; US4503478A; HK35285A; IT7924664A0; MY8500659A; GB2027307A; DE2930017A1; JPS5518118A; SG41384G; GB2027307B

Description

【発明の詳細な説明】この発明は電子回路の増幅素子の破壊を防止す
るための保護回路に関し、特に増幅素子の破壊原
因が解除された場合に増幅素子の動作を自動的に
再開することの可能な自己復帰型の保護回路に関
する。

かかる自己復帰型の保護回路としては、例えば
英国特許第1448836号によつて入力制限方式の保
護回路が公知である。この入力制限方式の保護回
路においては、電子回路の増幅素子がその安全動
作領域（ASO：Area of Safety Operation）か
ら逸脱しない範囲で検出・制御回路が増幅素子の
入力信号をリニア的に制限する。増幅素子の破壊
原因が解除されることにより増幅素子がASO内
に確実に復帰した場合は、検出・制御回路は増幅
素子への入力信号のリニア的制限を自動的に解除
するため、自動復帰型の保護回路に分類される。

一方、本発明者の検討により、増幅素子が一定
の電圧と一定の電流の直流動作を実行している場
合の直流ASOは、同じ増幅素子が瞬時電圧と瞬
時電流とで交流動作を実行している場合の交流
ASOより狭いものとなることが明らかとされ
た。

従つて従来の入力制限方式の保護回路におい
て、検出・制御回路の検出制限レベルを直流
ASOに近接するように保護回路を設計した場合
は正常時に増幅素子が安全に動作可能な交流動作
領域が狭く制限され、逆に検出制限レベルを交流
ASOに近接するように保護回路を設計した場合
は出力負荷の直流短絡事故等に際して増幅素子が
直流ASOの外に逸脱するにも拘わらず保護回路
は動作せず増幅素子が破壊されることも明らかと
された。

これに対して、自己復帰型ではない保護回路と
しては、例えば特開昭50―147652号公報によつて
遮断方式の保護回路が公知である。この遮断方式
の保護回路においては、電子回路の増幅素子の
ASOからの逸脱を異常検出回路が検出し、この
検出回路の出力は制御回路としてのフリツプフロ
ツプ回路の入力を駆動し、このフリツプフロツプ
回路の出力は増幅素子を実質的に遮断（非導通）
状態に制御することにより増幅素子を破壊から保
護する。このフリツプフロツプ回路の増幅素子の
保護動作はフリツプフロツプ回路がリセツトされ
ることにより出力を反転するまで継続するので、
破壊原因が解除された後に増幅素子の動作を自動
的に再開（自己復帰）することは不可能であり、
この動作再開（復帰）を行うためにはマユアル操
作によるフリツプフロツプ回路のリセツトが必要
と言う欠点がある。

本発明前に自己復帰型の遮断方式の保護回路を
開発すべく、従来の遮断方式の保護回路において
フリツプフロツプ回路をリセツト不必要の電圧弁
別回路に置換して、異常検出回路の出力より異常
検出信号が発生された場合に電圧弁別回路の出力
により増幅素子を遮断する保護回路が検討され
た。

しかしながら、この検討回路においては負荷短
絡等の原因により異常検出回路と電圧弁別回路と
が動作して増幅素子を遮断する第１期間とこの第
１期間の遮断により異常検出回路は異常無しと判
断して増幅素子の動作を再開させる第２期間とが
際限なく繰り返され回路全体が不所望な異常発振
をすること、さらに大きな異常発振信号電流が負
荷短絡状態の出力結合容量に流れ増幅素子が破壊
される危険があることが明らかとされた。

一方、特開昭50―147652号公報によつて公知の
遮断方式の保護回路において、フリツプフロツプ
回路のリセツト端子に別個に設けたCR発振回路
の発振出力信号を間欠的に印加して、この遮断方
式の保護回路を自己復帰型に構成することも可能
である。しかし、この自己復帰型の保護回路にお
いては、フリツプフロツプ回路とCR発振回路と
は別回路構成となるため、両回路を構成するため
のトランジスタ素子数が多くなるとともに回路構
成が複雑となると言う問題がある。

また、特開昭50―147259号、50―147260号公報
によつて、増幅器の負荷保護回路において、負荷
の破壊を生じるような増幅器の異常動作検出信号
を単安定マルチバイブレータの入力に印加して、
この単安定マルチバイブレータの出力によつて負
荷に供給される増幅器の出力信号を遮断するよう
にした自己復帰型の保護回路が公知である。

しかし、この単安定マルチを用いた公知の自己
復帰型の遮断方式の保護回路は、下記の問題を有
することが本願発明者の検討により明らかとされ
た。

(1) 単安定マルチを構成する一対のトランジスタ
のクロスカツプルの正帰還によりこの一対のト
ランジスタの感度は極めて高く、単安定マルチ
の入力ノイズによつて単安定マルチが安定状態
から準安定状態に比較的簡単に反転し、増幅動
作が中断されてしまう。

(2) 単安定マルチの時定数回路のコンデンサは一
対のトランジスタの一方のトランジスタのベー
ス抵抗と他方のトランジスタのコレクタ負荷抵
抗との間に接続されており、単安定マルチを集
積回路化する場合、この時定数回路のコンデン
サはその容量値の関係から集積回路内部に形成
できず外付部品とする必要があり、上記ベース
抵抗の一端と上記コレクタ負荷抵抗の一端とを
集積回路外部端子とする必要があり、集積回路
の外部端子数が増える。

本発明は上述の如き背景を基にしてなされたも
のであり、その目的とするところは、異常検出出
力信号に含まれるノイズに対する感度が比較的低
く、集積回路化に際して集積回路の外部端子数が
少なく、トランジスタ素子数が少なく回路構成を
簡素化することが可能な自己復帰型の保護回路を
提供することにある。

本願において開示される発明のうち、代表的な
ものの概要を簡単に説明すれば下記の通りであ
る。

すなわち、本発明は増幅素子を含む電子回路
と、該増幅素子の破壊を生じる該電子回路の異常
状態を検出する異常検出回路と、該異常検出回路
の出力によつて導通・非導通が制御される制御素
子と、コンデンサと該コンデンサの充電・放電の
一方を実行する回路手段とを含む時定数回路と、
二つのしきい値を有するとともに該時定数回路の
該コンデンサの端子電圧に応答して上記電子回路
の上記増幅素子を制御するヒステリシス回路とを
具備してなり、上記制御素子はその導通時に上記
時定数回路の上記コンデンサの充電・放電の他方
を実行し、上記電子回路の正常状態に上記異常検
出回路は上記制御素子を非導通とすることにより
上記コンデンサの上記端子電圧を該正常状態に対
応した第１レベルに向かつて変化せしめ、上記二
つのしきい値のうち該第１レベルに近接した第１
しきい値を境に上記端子電圧が上記第１レベルに
向かつて変化することによつて上記ヒステリシス
回路の出力は上記電子回路の上記増幅素子の動作
を実行せしめ、上記電子回路の異常状態に上記異
常検出回路は上記制御素子を導通とすることによ
り上記コンデンサの上記端子電圧を該異常状態に
対応した第２レベルに向かつて変化せしめ、上記
二つのしきい値のうち該第２レベルに近接した第
２しきい値を境に上記端子電圧が上記第２レベル
に向かつて変化することによつて上記ヒステリシ
ス回路の出力は上記電子回路の上記増幅素子の保
護動作を実行することを特徴とする。

従つて上記構成によれば、電子回路が異常状態
から正常状態に変化すると、異常検出回路は制御
素子を非導通とするので、時定数回路のコンデン
サの端子電圧は回路手段によつて所定時間経過後
ヒステリシス回路の第１しきい値に達し、その後
コンデンサの端子電圧この正常状態に対応した第
１レベルに達する。このように、コンデンサの端
子電圧が第１しきい値を境に変化する所定時間経
過後に、ヒステリシス回路の出力は電子回路の増
幅素子の動作を開始せしめる。

増幅素子の動作開始後、電子回路が正常状態に
維持されている場合は、異常検出回路は制御素子
を非導通に保持するので、コンデンサの端子電圧
は正常状態に対応した第１レベルに保持され増幅
素子の動作が継持されるものとなる。

逆に、電子回路が正常状態から異常状態に変化
すると、異常検出回路は制御素子を導通とするの
で、時定数回路のコンデンサの端子電圧は導通状
態の制御素子によつて短時間のうちにヒステリシ
ス回路の第２しきい値に達し、その後コンデンサ
の端子電圧はこの異常状態に対応した第２レベル
に向かつて変化する。このように、コンデンサの
端子電圧が短時間経過後に、ヒステリシス回路の
出力は電子回路の増幅素子を保護する保護動作を
開始する。

増幅素子のかかる保護動作によつて増幅素子は
その安全動作領域（ASO）に戻るので、異常検
出回路の異常検出出力は解除され制御素子は非導
通とされるので、時定数回路のコンデンサの端子
電圧は所定時間経過後に第１しきい値に達し、ヒ
ステリシス回路の出力は電子回路の増幅素子の動
作を開始せしめる。

この時電子回路の異常状態が継続されている場
合は、増幅素子の動作の開始によつて増幅素子は
再びASO外に逸脱するので異常検出回路から異
常検出出力が発生され制御素子が導通するので、
コンデンサの端子電圧は短時間のうちに第２しき
い値に達し、ヒステリシス回路の出力は増幅素子
の保護動作を再び実行するものとなる。逆にこの
時電子回路の異常状態（すなわち増幅素子の破壊
原因）が既に解除されている場合は、増幅素子は
ASO内で動作するものであるので、異常検出回
路から異常検出出力が発生されることがなく、制
御素子は非導通に保持されコンデンサの端子電圧
は第１しきい値を越えて第１レベルに達するので
増幅素子の動作が継続されるようになり、自己復
帰（すなわち異常状態の解除による保護動作の自
動解除および増幅素子の動作の正式再開）が可能
となるものである。

本発明のより好適な実施形態によれば、所定時
間を設定する時定数回路の回路手段は時定数回路
のコンデンサにその一端が接続されその他端が電
子回路の出力端子に接続された抵抗であることを
特徴とする。

従つて、時定数回路の抵抗とコンデンサとは上
記所定時間を設定するための時定数を決定すると
ともに、電子回路の出力端子の直流電圧レベルを
検出するローパスフイルタとしての機能も有す
る。電子回路の出力端子が負荷短絡事故などによ
つて第２レベル（例えば接地レベル）に近い電位
点に直流的に接続された場合は増幅素子の動作を
直流ASO内に制限して破壊から保護することが
必要であるが、この短絡事故が継続されている場
合はコンデンサの端子電圧は第２レベルに近い上
記電位点に保持されるようになり、この端子電圧
はヒステリシス回路の第１しきい値さらに正常状
態に対応する第１レベルに向かつて変化すること
がないので、ヒステリシス回路の出力は増幅素子
を保護する保護動作を継続するものである。

また正常状態にあつた電子回路の出力端子が直
流的短絡事故を受けた直後に増幅素子には交流
ASOの範囲外の過大電流が流れるので、異常検
出回路は異常検出出力を発生して制御素子を導通
させコンデンサの端子電圧を第１レベルから第１
しきい値さらには第２しきい値を越えて第２レベ
ルに向かつて短時間のうちに変化させ、増幅素子
の保護動作を短時間のうちに開始するので、異常
検出回路の検出レベルを増幅素子の交流ASOに
近接して設計でき、また保護動作中の増幅素子の
動作点をその直流ASOの範囲内（例えば非導通
状態）とすることによつて、直流的短絡事故にさ
いして増幅素子を破壊から保護できるものとな
る。

以下、図面に沿つて本発明の実施例を具体的に
説明する。

第１図は本発明の具体的実施例によるプツシユ
プル電力増幅回路の回路図であり、モノリシツク
パワーIC用の回路図である。

同図に示すように入力信号Vinはプリアンプ
６、ダーリントン接続された大振幅Ａ級増幅トラ
ンジスタQ₆，Q₇さらにはプツシユプル出力回路
を構成するトランジスタQ₁₃，Q₁₄，Q₁₅，Q₁₆に
伝達され、最終的には出力端子OUTより電力増
幅出力信号が得られる。

プツシユプル出力回路のトランジスタQ₁₆は本
発明で定義された増幅素子としての電源側出力増
幅トランジスタであり、トランジスタQ₁₄は接地
側出力増幅トランジスタである。

本発明は増幅素子としての増幅トランジスタ
Q₁₆が所定範囲から逸脱することを検出する異常
検出回路は、抵抗R₆，R₇，R₈，R₁₁、トランジス
タQ₁₇，Q₁₈，Q₁₉，Q₂₂により構成されている。

抵抗R₆，R₇は増幅トランジスタQ₁₆のコレク
タ・エミツタ間電圧Vceを検出し、抵抗R₈は増幅
トランジスタQ₁₆のコレクタ電流Icにほぼ等しい
エミツタ電流を検出するため、両検出結果はトラ
ンジスタQ₁₇のベース・エミツタ間に印加され
る。

プツシユプル出力回路のトランジスタQ₁₃，
Q₁₅の両ベース間に接続されたダイオード接続ト
ランジスタQ₈、さらには増幅トランジスタQ₁₃の
エミツタに接続されたトランジスタQ₉およびダ
イオードQ₁₀，Q₁₁，Q₁₂は、プツシユプル出力回
路のクロスオーバ歪を低減するためのバイアス回
路を構成している。

一方、大振幅Ａ級増幅トランジスタQ₆，Q₇の
コレクタに接続されたトランジスタQ₄は定電流
負荷を構成しており、定電流源I₀、電流ミラー回
路Q₁，Q₂、ダイオード接続トランジスタQ₃に流
れる定電流によつてこの定電流負荷トランジスタ
Q₄に流れる電流値が設定される。

さらに、定電流源I₀の電流によつて定電流トラ
ンジスタQ₅のコレクタ電流も同様に設定され、
ダイオードQ₁₀，Q₁₁，Q₁₂の順方向電圧が極めて
安定に設定される。

抵抗R₁₂とコンデンサＣとは本発明で定義され
る時定数回路を構成するとともにローパスフイル
ターを構成し、その入力がプツシユプル出力回路
の出力端子OUTに接続されることにより、その
出力よりプツシユプル出力回路の出力直流電圧の
レベルに比例した電圧が得られる。

このローパスフイルターR₁₂、Ｃの出力には前
述した異常検出回路のトランジスタQ₂₂のコレク
タが接続されているため、この出力には電源側出
力増幅トランジスタQ₁₆の動作検出結果とプツシ
ユプル出力回路の出力直流電圧の検出結果とが現
れることになる。

トランジスタQ₂₀，Q₂₁、抵抗R₁₃……R₁₇は本発
明で定義されたヒステリシス回路としてのシユミ
ツト回路を構成し、抵抗R₁₃の一端はその入力、
抵抗R₁₆，R₁₇の共通接続点はその出力となり、こ
の入力には前述の二つの検出結果が印加されてい
る。

周知のように、高抵抗値のコレクタ負荷R₁₅と
低抵抗値のコレクタ負荷R₁₄との抵抗値の差によ
つてこのシユミツト回路はヒステリシス特性を有
するものであり、シユミツト回路の入力が高レベ
ルの第１入力しきい値以上に上昇すると、Q₂₁が
オン、Q₂₀がオフとなつて、低レベル出力が得ら
れる。逆に、シユミツト回路の入力が低レベルの
第２しきい値以下に低下すると、Q₂₁がオフ、
Q₂₀がオンとなつて、高レベル出力が得られる。

トランジスタQ₂₃はこのシユミツト回路の出力
によつてオン・オフ制御されることにより、電流
ミラー回路を制御し、最終的にはプツシユプル出
力回路の出力増幅トランジスタQ₁₆を制御する。

電源電圧Vccが不十分なレベルの際のシユミツ
ト回路の出力によつてトランジスタQ₂₃が不所望
にオン状態に制御されることを防止するため、ツ
エナーダイオードＺとトランジスタQ₂₄とが設け
られている。すなわち、電源電圧不足の場合は、
ツエナーダイオードＺが非導通となり、上記の防
止が可能となるものである。

プツシユプル出力回路中で本発明によつて増幅
素子と定義された出力増幅トランジスタQ₁₆の動
作が第２図の交流ASO領域ASOac内に設定され
た検出レベルI₁の範囲内にある場合は、検出回路
の抵抗R₇，R₈の電圧降下が小さく、トランジス
タQ₁₇，Q₁₈，Q₁₉および本発明で制御素子として
定義されたトランジスタQ₂₂はすべて非導通とな
る。また、プツシユプル出力回路の出力端子
OUTに不測の直流的短絡事故が生じていない場
合は、ローパスフイルターR₁₂，Ｃの出力には本
発明で第１レベルと定義された適正な出力直流電
圧レベル（約1/2Vccのレベル）が生じ、シユミ
ツト回路の入力は高レベルの第１入力しきい値以
上となつているため、その低レベル出力によりト
ランジスタQ₂₃は非導通状態に制御される。

従つて、かかる場合はトランジスタ電力増幅回
路全体（特に、プツシユプル出力回路の全増幅ト
ランジスタQ₁₃……Q₁₆）が増幅動作を実行するこ
とになる。

これに対して、電源電圧Vccの異常な上昇ある
いは出力端子OUTに接続される負荷の過負荷状
態によつて、プツシユプル出力回路の出力増幅ト
ランジスタQ₁₆の動作が第２図に示した異常検出
回路の検出レベルI₁の範囲外さらには交流ASO領
域ASOacの範囲外に逸脱する場合は、異常検出
回路の異常検出出力によつて制御素子としてのト
ランジスタQ₂₂が導通してローパスフイルターの
コンデンサＣを短時間で放電し、コンデンサＣの
端子電圧は本発明で第２レベルとして定義された
接地電位に向かつて高速度で変化する。

以上の異常状態の場合は、ローパスフイルター
のコンデンサＣが第２レベルとしての接地電位に
向かつて制御素子Q₂₂によつて高速放電されるた
め、シユミツト回路の入力は低レベルの第２しき
い値以下に低下するため、その高レベル出力によ
りトランジスタQ₂₃はオン状態に制御され、電流
ミラー回路のトランジスタQ₁，Q₂、ダイオード
接続トランジスタQ₃、定電流トランジスタQ₄，
Q₅がオフ状態に制御される。

従つて、かかる異常状態の場合はトランジスタ
電力増幅回路のプツシユプル出力回路の全増幅ト
ランジスタQ₁₃……Q₁₆が非導通状態に制御され
るため、出力増幅トランジスタQ₁₆の動作はその
直流ASO領域ASOdc内に制限され、この増幅ト
ランジスタQ₁₆の素子破壊を防止することが可能
となる。

かかる保護動作によつて増幅素子としてのトラ
ンジスタQ₁₆はその直流安全動作領域（ASOdc）
に戻るので、異常検出回路の異常検出出力は解除
され制御素子Q₂₂は非導通とされるので、時定数
回路のコンデンサＣの端子電圧は抵抗R₁₂とコン
デンサＣとの時定数に対応した所定時間経過後に
シユミツト回路の第１入力しきい値に達し、シユ
ミツト回路の低レベル出力によつて増幅素子Q₁₆
の動作を暫時開始せしめる。

この時異常状態が継続されている場合は、増幅
素子Q₁₆の暫時の動作開始によつて増幅素子Q₁₆
は再びASOac外に逸脱しようとして検出レベルI₁
を越えるので異常検出回路から異常検出出力が発
生され制御素子Q₂₂が導通し、コンデンサＣの端
子電圧は短時間のうちにシユミツト回路の第２入
力しきい値に低下し、シユミツト回路の高レベル
出力は増幅素子Q₁₆の保護動作を再び実行するも
のとなる。逆にこの時異常状態（すなわち増幅素
子Q₁₆の破壊原因）が既に解除されている場合
は、増幅素子Q₁₆はASOac内で動作するものであ
るので、異常検出回路から異常検出出力が発生さ
れることがなく、制御素子Q₂₂は非導通に保持さ
れコンデンサＣの端子電圧は第１入力しきい値を
越えて第１レベルとしての適正な出力直流電圧レ
ベル（約1/2Vccのレベル）に達するので増幅素
子Q₁₆の動作が継続されるようになり、自己復帰
（すなわち異常状態の解除による保護動作の自動
解除および増幅素子の動作の正式再開）が可能と
なる。

また、上記の自動復帰は、異常状態が解除され
た後、ローパスフイルタの抵抗R₁₂、コンデンサ
Ｃの時定数に対応する所定時間経過後に自動的に
実行されるものであるため、復帰のためのマニユ
アルスイツチ等の操作が不必要であると言う利点
をも有する。

一方、プツシユプル出力回路の出力端子OUT
が不測の負荷短絡事故などによつて第２レベル
（例えば接地レベル）に近い電位点に直流的に短
絡接続された場合は増幅素子Q₁₆の動作を直流
ASOdc内に制限して破壊から保護することが必
要であるが、この短絡事故が継続されている場合
はコンデンサＣは抵抗R₁₂を介して上記電位点へ
放電されるのでコンデンサＣの端子電圧は上記電
位点に保持されるようになり、この端子電圧はシ
ユミツト回路の第１入力しきい値さらに正常状態
に対応する第１レベルに向かつて変化することが
ないので、シユミツト回路の出力は高レベルに維
持され増幅素子Q₁₆を保護する保護動作を継続す
る。

また正常状態にあつたプツシユプル出力回路の
出力端子OUTが直流的短絡事故を受けた直後に
増幅素子Q₁₆には交流ASOの範囲外の過大電流が
流れるので、異常検出回路は異常検出出力を発生
して制御素子Q₂₂を導通させコンデンサＣの端子
電圧を第１レベルから第１入力しきい値さらには
第２入力しきい値を越えて第２レベルに向かつて
短時間のうちに変化させ、増幅素子Q₁₆の保護動
作を短時間のうちに開始するので、異常検出回路
の検出レベルI₁を増幅素子の交流ASOacに近接し
て設計でき、また保護動作中の増幅素子Q₁₆の動
作点をその直流ASOdcの範囲内（例えば非導通
状態）とすることによつて、直流的短絡事故にさ
いして増幅素子Q₁₆を破壊から保護できるものと
なる。

本発明の前記実施例によれば、下記の理由によ
り初期の目的達成が可能となる。

(1) 制御素子としてのトランジスタQ₂₂自体は、
単安定マルチのクロスカツプルされた一対のト
ランジスタの如き正帰還作用を有していない。
すなわち、トランジスタQ₂₂のベースに印加さ
れる雑音によつて、そのコレクタ・エミツタ径
路にコンデンサＣの放電電流が流れるが、この
放電によつてコンデンサＣの端子電圧がシユミ
ツト回路の第２入力しきい値に低下しないかぎ
り、増幅素子Q₁₆の増幅動作が中断されること
はないので、保護回路の雑音に対する感度を比
較的低くすることができる。

(2) プツシユプル電力増幅回路の集積回路化に際
して、外付部品となる時定数回路のコンデンサ
Ｃの一端はシユミツト回路の入力端子に接続さ
れ、その他端は接地電位（GND）に接続され
ている。従つて、コンデンサＣの両端を集積回
路の外部端子とする必要がなく、コンデンサＣ
の上記一端が接続されるシユミツト回路の上記
入力端子を外部端子とするだけで良いので、集
積回路の外部端子数を削減することができる。

(3) 異常検出回路、制御素子、時定数回路、ヒス
テリシス回路（シユミツト回路）が保護用閉ル
ープ内に直接配置されているので、回路を構成
するトランジスタ等の素子数を低減できるとと
もに回路構成が簡素化されることができる。

本発明は前記実施例に限定されず、例えば大振
幅Ａ級増幅段、プツシユプル出力回路の構成に
種々の変形が可能である。

【図面の簡単な説明】

第１図は本発明の実施例によるトランジスタ電
力増幅回路の回路図を示し、第２図はトランジス
タのコレクタ・エミツタ間電圧Vce―コレクタ電
流Ic特性図を示す。 Q₁₃―Q₁₆……プツシユプル出力回路、Q₁₆……
増幅素子、Q₁₇―Q₁₉，R₆―R₈，R₁₁……異常検出
回路、Q₂₂……制御素子、R₁₂，Ｃ……時定数回路
（ローパスフイルタ）、Q₂₀，Q₂₁，R₁₃―R₁₇……ヒ
ステリシス（シユミツト）回路。

Claims

【特許請求の範囲】１増幅素子を含む電子回路と、該増幅素子の破
壊を生じる該電子回路の異常状態を検出する異常
検出回路と、該異常検出回路の出力によつて導
通・非導通が制御される制御素子と、コンデンサ
と該コンデンサの充電・放電の一方を実行する回
路手段とを含む時定数回路と、二つのしきい値を
有するとともに該時定数回路の該コンデンサの端
子電圧に応答して上記電子回路の上記増幅素子を
制御するヒステリシス回路とを具備してなり、上
記制御素子はその導通時に上記時定数回路の上記
コンデンサの充電・放電の他方を実行し、上記電
子回路の正常状態に上記異常検出回路は上記制御
素子を非導通とすることにより上記コンデンサの
上記端子電圧を該正常状態に対応した第１レベル
に向かつて変化せしめ、上記二つのしきい値のう
ち該第１レベルに近接した第１しきい値を境に上
記端子電圧が上記第１レベルに向かつて変化する
ことによつて上記ヒステリシス回路の出力は上記
電子回路の上記増幅素子の動作を実行せしめ、上
記電子回路の異常状態に上記異常検出回路は上記
制御素子を導通とすることにより上記コンデンサ
の上記端子電圧を該異常状態に対応した第２レベ
ルに向かつて変化せしめ、上記二つのしきい値の
うち該第２レベルに近接した第２しきい値を境に
上記端子電圧が上記第２レベルに向かつて変化す
ることによつて上記ヒステリシス回路の出力は上
記電子回路の上記増幅素子の保護動作を実行する
ことを特徴とする電子回路の保護回路。２上記保護動作の実行の間に上記ヒステリシス
回路の上記出力は上記電子回路の上記増幅素子を
非導通状態に制御することを特徴とする特許請求
の範囲第１項記載の電子回路の保護回路。３上記電子回路の上記増幅素子は上記電子回路
の出力端子に信号を送出するごとく該出力端子に
接続されていることを特徴とする特許請求の範囲
第２項記載の電子回路の保護回路。４上記時定数回路の上記回路手段はその一端が
上記コンデンサに接続されその他端が上記電子回
路の上記出力端子に接続された抵抗であることを
特徴とする特許請求の範囲第３項記載の電子回路
の保護回路。