Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6312388B2 - - Google Patents
[go: Go Back, main page]

JPS6312388B2 - - Google Patents

Info

Publication number
JPS6312388B2
JPS6312388B2 JP56180099A JP18009981A JPS6312388B2 JP S6312388 B2 JPS6312388 B2 JP S6312388B2 JP 56180099 A JP56180099 A JP 56180099A JP 18009981 A JP18009981 A JP 18009981A JP S6312388 B2 JPS6312388 B2 JP S6312388B2
Authority
JP
Japan
Prior art keywords
oxide film
film
gate
polysilicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56180099A
Other languages
Japanese (ja)
Other versions
JPS5880870A (en
Inventor
Hirokazu Myoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56180099A priority Critical patent/JPS5880870A/en
Publication of JPS5880870A publication Critical patent/JPS5880870A/en
Publication of JPS6312388B2 publication Critical patent/JPS6312388B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 この発明は、半導体装置の製造方法に関し、特
に二重シリコンゲート構造電界効果型の不揮発性
半導体装置における記憶保持特性等の信頼性の向
上を図るため、ゲートとソース、ドレインとのセ
ルフアライメント工程の改良を行つた半導体装置
の製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device, and in particular, to improve reliability such as memory retention characteristics in a double silicon gate field effect type non-volatile semiconductor device. The present invention relates to a method of manufacturing a semiconductor device in which a self-alignment process with a drain is improved.

従来、不揮発性半導体装置の製造においては、
ポリシリコンの二層ゲートとソース、ドレインと
のセルフアライメント方法が一般的に用いられて
いる。即ち、第1図はそれぞれ従来方法による二
重シリコンゲート構造電界効果型の不揮発性半導
体装置の製造各工程での状態を示す。従来の方法
では、まずシリコン基板1上にゲート酸化膜2、
第1のゲートとしてのポリシリコン膜3、層間酸
化膜4及び第2のゲートとしてのポリシリコン膜
5を順次形成した後、第2のポリシリコン膜2上
にレジストマスク6を形成し、素子を第1図aに
示すような構造にする。次に第2のポリシリコン
膜5を通常CF4ガスを用いたドライエツチングに
より、その下側の層間酸化膜4をフツ酸系エツチ
ング液を用いた湿式エツチングにより順次パター
ニングし、次にその下側の第1ポリシリコン膜3
をCF4ガスを用いたドライエツチングにより、さ
らにその下側のゲート酸化膜2を再度フツ酸系エ
ツチング液を用いた湿式エツチングにより順次パ
ターニングし、二重ゲート部13を第1図bに示
すような構造に形成する。そしてレジストマスク
6を除去し、イオン注入あるいはリン拡散法によ
つて基板1にソース部7及びドレイン部8を形成
する。その後ソース部7及びドレイン部8上に酸
化膜9を被覆形成し、この素子をさらにリンガラ
ス膜10で覆う。このようにして第1図cに示す
構造の半導体装置が形成される。
Conventionally, in manufacturing nonvolatile semiconductor devices,
A self-alignment method between a polysilicon double-layer gate, source, and drain is commonly used. That is, FIG. 1 shows the state at each step of manufacturing a double silicon gate field effect type nonvolatile semiconductor device by the conventional method. In the conventional method, first, a gate oxide film 2,
After sequentially forming a polysilicon film 3 as a first gate, an interlayer oxide film 4, and a polysilicon film 5 as a second gate, a resist mask 6 is formed on the second polysilicon film 2, and the device is removed. The structure is as shown in FIG. 1a. Next, the second polysilicon film 5 is patterned by dry etching using normal CF 4 gas, the interlayer oxide film 4 below it is patterned by wet etching using a hydrofluoric acid etching solution, and then the bottom side thereof is patterned by wet etching using a hydrofluoric acid-based etching solution. first polysilicon film 3 of
is patterned by dry etching using CF 4 gas, and then the gate oxide film 2 underneath is patterned again by wet etching using a hydrofluoric acid-based etching solution to form the double gate portion 13 as shown in FIG. 1b. form a structure. Then, the resist mask 6 is removed, and a source portion 7 and a drain portion 8 are formed on the substrate 1 by ion implantation or phosphorous diffusion. Thereafter, an oxide film 9 is formed on the source portion 7 and the drain portion 8, and this element is further covered with a phosphorus glass film 10. In this way, a semiconductor device having the structure shown in FIG. 1c is formed.

しかるにこのような従来方法では、例えばダイ
ナミツクRAM、スタテイツクRAM等の製造に
用いられる通常の一層ポリシリコン膜ゲートとソ
ース・ドレインとのセルフアライメント方法とは
違つた信頼性上の問題を有する。即ち、不揮発性
半導体装置においては、2層のポリシリコン膜
3,5をゲートとして必要とし、第1層目のポリ
シリコン膜3に電荷を記憶保持させることが特徴
であることから、第1層と第2層のポリシリコン
膜3,5間の層間絶縁膜4が質的に極めて重要で
あるが、従来方法では、各膜2,3,4,5を順
次違つたエツチング方法でパターニングするた
め、でき上がつた二重ゲート部13の構造は第1
図dに示すようにその層間酸化膜4のパターン端
がポリシリコン膜3,5のパターン端より内方に
後退している。その結果、両ポリシリコン膜3,
5間は後工程の酸化膜9で少しおおわれるが、該
両膜3,5間にはリンガラス膜10が侵入し、こ
のことは二重ゲート3,5間の絶縁特性を劣悪化
させ、第1のポリシリコン膜3の電荷保持特性を
劣悪なものとし、素子の品質を低下させる。
However, such a conventional method has reliability problems different from the usual self-alignment method of a single-layer polysilicon film gate and source/drain used in the manufacture of dynamic RAM, static RAM, etc., for example. That is, in a nonvolatile semiconductor device, two layers of polysilicon films 3 and 5 are required as gates, and the first layer of polysilicon film 3 is characterized by storing and retaining charges. The interlayer insulating film 4 between the polysilicon film 3 and the second layer polysilicon film 3 and 5 is qualitatively extremely important, but in the conventional method, each film 2, 3, 4, and 5 is sequentially patterned using different etching methods. , the structure of the completed double gate part 13 is the first one.
As shown in FIG. d, the pattern edges of the interlayer oxide film 4 are set back inward from the pattern edges of the polysilicon films 3 and 5. As a result, both polysilicon films 3,
5 is slightly covered with the oxide film 9 in the subsequent process, but the phosphorus glass film 10 invades between the two films 3 and 5, which deteriorates the insulation properties between the double gates 3 and 5. This degrades the charge retention characteristics of the first polysilicon film 3 and deteriorates the quality of the device.

この発明は以上のような従来の問題点に鑑みて
なされたもので、二重シリコンゲート構造電界効
果型の不揮発性半導体装置の製造方法において、
二重ゲート構造のパターニング後でかつソース、
ドレイン形成前に、第1、第2のポリシリコン膜
及び層間酸化膜からなる二重ゲート部のパターン
形状を改良するための酸化膜を形成することによ
り、記憶保持特性等の信頼性の向上を図れるよう
にした半導体装置の製造方法を提供することを目
的としている。
This invention has been made in view of the above-mentioned conventional problems, and includes a method for manufacturing a field-effect nonvolatile semiconductor device with a double silicon gate structure.
After patterning the double gate structure and the source,
Before forming the drain, an oxide film is formed to improve the pattern shape of the double gate portion consisting of the first and second polysilicon films and the interlayer oxide film, thereby improving reliability such as memory retention characteristics. It is an object of the present invention to provide a method for manufacturing a semiconductor device that can be used in various ways.

以下本発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第2図は本発明の一実施例方法による二重シリ
コンゲート構造電界効果型の不揮発性半導体装置
の製造各工程での状態を示す。この製造方法で
は、まずシリコン基板1上に各膜2,3,4,5
を形成する。即ちシリコン基板1上に熱酸化法に
より膜厚600Åのゲート酸化膜2を形成し、この
ゲート酸化膜2上に630℃におけるシラン
(SiH4)とフオスヒン(PH3)との熱分解を利用
した減圧CVD法により膜厚3500Åの第1のポリ
シリコン膜3を形成する。そしてこの第1のポリ
シリコン膜3上に熱酸化法により膜厚800Åの層
間酸化膜4を形成し、この層間酸化膜4上に上述
の減圧CVD法により膜厚4000Åの第2のポリシ
リコン膜5を形成する。
FIG. 2 shows the state at each step of manufacturing a double silicon gate field effect type nonvolatile semiconductor device according to an embodiment of the present invention. In this manufacturing method, first, each film 2, 3, 4, 5 is formed on a silicon substrate 1.
form. That is, a gate oxide film 2 with a thickness of 600 Å was formed on a silicon substrate 1 by a thermal oxidation method, and a film was formed on this gate oxide film 2 using thermal decomposition of silane (SiH 4 ) and phosphin (PH 3 ) at 630°C. A first polysilicon film 3 having a thickness of 3500 Å is formed by low pressure CVD. Then, an interlayer oxide film 4 with a thickness of 800 Å is formed on this first polysilicon film 3 by a thermal oxidation method, and a second polysilicon film with a thickness of 4000 Å is formed on this interlayer oxide film 4 by the above-mentioned low pressure CVD method. form 5.

次にこのようにして形成した各膜3,4,5を
第2図aに示すような所定のパターン形状に順次
パターニングする。即ち、まず第2のポリシリコ
ン膜5上にレジストマスク6を形成し、この第2
のポリシリコン膜5をCF4ガスプラズマを用いた
ドライエツチングによつてパターニングし、次に
その下側の層間酸化膜4を比率6:1のフツ酸系
水溶液を用いた湿式エツチングによつてパターニ
ングし、さらに層間酸化膜4の下側の第1のポリ
シリコン膜3を上記ドライエツチングによつてパ
ターニングした後、上記レジストマスク6を酸素
プラズマによつて除去する。
Next, the films 3, 4, and 5 thus formed are sequentially patterned into a predetermined pattern shape as shown in FIG. 2a. That is, first, a resist mask 6 is formed on the second polysilicon film 5, and this second
The polysilicon film 5 is patterned by dry etching using CF 4 gas plasma, and then the interlayer oxide film 4 underneath is patterned by wet etching using a hydrofluoric acid-based aqueous solution at a ratio of 6:1. Then, after patterning the first polysilicon film 3 under the interlayer oxide film 4 by the dry etching described above, the resist mask 6 is removed by oxygen plasma.

そしてレジストマスク6を除去した素子を1100
℃、HCl2%の乾燥酸素雰囲気中に20分間置いて
酸化を行なう。これによつて第2のポリシリコン
膜5上及び露出した第1のポリシリコン膜3の端
部上には膜厚約1000Åの第1の酸化膜11が形成
され、第1と第2のポリシリコン膜3,5間の凹
部12はこの酸化膜11によつてほぼ充填されて
二重ゲート部13のパターン形状は改良される
が、基板1上のゲート酸化膜3は約700Åにしか
増加しない。
Then, the element with resist mask 6 removed is 1100
Oxidation is carried out by placing it in a dry oxygen atmosphere of 2% HCl at ℃ for 20 minutes. As a result, a first oxide film 11 with a thickness of approximately 1000 Å is formed on the second polysilicon film 5 and the exposed end of the first polysilicon film 3, and the first oxide film 11 is The recess 12 between the silicon films 3 and 5 is almost filled with this oxide film 11, and the pattern shape of the double gate part 13 is improved, but the gate oxide film 3 on the substrate 1 only increases in thickness to about 700 Å. .

その後、基板1に160KeV、イオン数4×1015
cm-2のヒ素イオン注入を行ない(第2図b参照)、
それを1050℃の窒素雰囲気内に2時間置き、窒素
中処理を行なつて基板1にソース部7とドレイン
部8とを形成する。そして最後に従来方法と同様
の方法により、基板1上にソース部7、ドレイン
部8及び第1の酸化膜11を被覆して第2の酸化
膜9及びリンガラス膜10を形成する。このよう
にすれば第2図cに示す構造の半導体装置を製造
することができる。
After that, 160 KeV was applied to substrate 1, and the number of ions was 4×10 15
cm -2 arsenic ion implantation (see Figure 2b),
It is placed in a nitrogen atmosphere at 1050° C. for 2 hours and treated in nitrogen to form a source portion 7 and a drain portion 8 on the substrate 1. Finally, by a method similar to the conventional method, the source section 7, the drain section 8, and the first oxide film 11 are coated on the substrate 1, and the second oxide film 9 and the phosphorus glass film 10 are formed. In this way, a semiconductor device having the structure shown in FIG. 2c can be manufactured.

以上のような本実施例の製造方法では、第2の
ポリシリコン膜5、層間酸化膜4及び第1のポリ
シリコン膜3のパターニングを行なつた後、酸化
膜11を形成して二重ゲート部13のパターン形
状の改良を行なうようにしたので、リンガラス膜
10は第2図dに示す形状となり、第1、第2の
ポリシリコン膜3,5間にはほとんど侵入しな
い。このことは走査型電子顕微鏡(SEM)によ
る断面形状観察によつて確かめられている。従つ
て第1、第2のポリシリコン膜3,5間の層間絶
縁膜4の耐圧は従来品の65Vから85Vに上昇し、
その結果、電荷保持特性等の信頼性は大きく改善
され、32Kビツト不揮発性メモリへの適用では良
好な結果を示した。
In the manufacturing method of this embodiment as described above, after patterning the second polysilicon film 5, interlayer oxide film 4, and first polysilicon film 3, an oxide film 11 is formed to form a double gate. Since the pattern shape of the portion 13 has been improved, the phosphor glass film 10 has the shape shown in FIG. 2d, and hardly penetrates between the first and second polysilicon films 3 and 5. This has been confirmed by observing the cross-sectional shape using a scanning electron microscope (SEM). Therefore, the withstand voltage of the interlayer insulating film 4 between the first and second polysilicon films 3 and 5 increases from 65V of the conventional product to 85V,
As a result, reliability such as charge retention characteristics was greatly improved, and good results were shown when applied to 32K-bit nonvolatile memory.

なお本発明は上記実施例に限定されるものでは
なく、例えばゲート酸化膜2は二重ゲートのパタ
ーニング時にエツチングを行なうようにしてもよ
く、又パターン形状改良のための熱酸化後にエツ
チングを行なうようにしてもよい。
Note that the present invention is not limited to the above-mentioned embodiments; for example, the gate oxide film 2 may be etched during patterning of a double gate, or may be etched after thermal oxidation to improve the pattern shape. You can also do this.

以上のように本発明に係る半導体装置の製造方
法によれば、二重シリコンゲート構造電界効果型
の不揮発性半導体装置の製造方法において、二重
ゲート構造のパターニング後でかつソース、ドレ
イン形成前に、第1、第2のポリシリコン膜及び
層間酸化膜から二重ゲート部のパターン形状を改
良するための酸化膜を形成するようにしたので、
記憶保持特性等の信頼性を大きく向上できる効果
がある。
As described above, according to the method for manufacturing a semiconductor device according to the present invention, in the method for manufacturing a field effect type non-volatile semiconductor device with a double silicon gate structure, after patterning the double gate structure and before forming the source and drain, , an oxide film is formed from the first and second polysilicon films and the interlayer oxide film to improve the pattern shape of the double gate part.
This has the effect of greatly improving reliability such as memory retention characteristics.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図a〜dは従来方法による半導体装置の製
造各工程での断面図、第2図a〜dは本発明の一
実施例方法による半導体装置の製造各工程での断
面図である。 1…シリコン基板、2…ゲート酸化膜、3…第
1のポリシリコン膜、4…層間酸化膜、5…第2
のポリシリコン膜、7…ソース部、8…ドレイン
部、9…第2の酸化膜、10…リンガラス膜、1
1…第1の酸化膜、13…二重ゲート部。なお図
中、同一符号は同一又は相当部分を示す。
1A to 1D are sectional views at each step of manufacturing a semiconductor device according to a conventional method, and FIGS. 2A to 2D are sectional views at each step of manufacturing a semiconductor device according to an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Silicon substrate, 2... Gate oxide film, 3... First polysilicon film, 4... Interlayer oxide film, 5... Second
polysilicon film, 7... source part, 8... drain part, 9... second oxide film, 10... phosphorus glass film, 1
1...First oxide film, 13...Double gate part. In the figures, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 1 二重シリコンゲート構造電界効果型の不揮発
性の半導体装置の製造方法であつて、シリコン基
板上にゲート酸化膜、第1のポリシリコン膜、層
間酸化膜及び第2のポリシリコン膜を形成する工
程と、上記第2のポリシリコン膜、層間酸化膜及
び第1のポリシリコン膜を所定のパターン形状に
形成する工程と、上記第1、第2のポリシリコン
膜及び層間酸化膜からなる二重ゲート部のパター
ン形状を改良するため上記層間酸化膜の側面を覆
つて酸化膜を形成する工程と、上記シリコン基板
にソース部とドレイン部とを形成する工程と、上
記シリコン基板上に上記二重ゲート部、ソース部
及びドレイン部を覆つて第2の酸化膜及びリンガ
ラス膜を形成する工程とからなる特徴とする半導
体装置の製造方法。
1. A method for manufacturing a field-effect nonvolatile semiconductor device with a double silicon gate structure, in which a gate oxide film, a first polysilicon film, an interlayer oxide film, and a second polysilicon film are formed on a silicon substrate. a step of forming the second polysilicon film, the interlayer oxide film, and the first polysilicon film into a predetermined pattern shape; A step of forming an oxide film covering the side surfaces of the interlayer oxide film to improve the pattern shape of the gate portion, a step of forming a source portion and a drain portion on the silicon substrate, and a step of forming the double layer on the silicon substrate. 1. A method of manufacturing a semiconductor device, comprising the step of forming a second oxide film and a phosphorous glass film to cover a gate portion, a source portion, and a drain portion.
JP56180099A 1981-11-09 1981-11-09 Manufacture of semiconductor device Granted JPS5880870A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56180099A JPS5880870A (en) 1981-11-09 1981-11-09 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56180099A JPS5880870A (en) 1981-11-09 1981-11-09 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5880870A JPS5880870A (en) 1983-05-16
JPS6312388B2 true JPS6312388B2 (en) 1988-03-18

Family

ID=16077408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56180099A Granted JPS5880870A (en) 1981-11-09 1981-11-09 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5880870A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920013709A (en) * 1990-12-21 1992-07-29 김광호 Nonvolatile semiconductor memory device and manufacturing method thereof
KR950011983B1 (en) * 1992-11-23 1995-10-13 삼성전자주식회사 Fabricating method of semiconductor device

Also Published As

Publication number Publication date
JPS5880870A (en) 1983-05-16

Similar Documents

Publication Publication Date Title
US4808544A (en) LDD structure containing conductive layer between gate oxide and sidewall spacer
JP2761685B2 (en) Method for manufacturing semiconductor device
US5482869A (en) Gettering of unwanted metal impurity introduced into semiconductor substrate during trench formation
US6399433B2 (en) Method for fabricating a memory cell
JP2648448B2 (en) Method for manufacturing capacitor of semiconductor memory device
JP2912823B2 (en) Method of manufacturing dynamic RAM cell
JPH0712058B2 (en) Semiconductor device and manufacturing method thereof
JPS6312388B2 (en)
JP2750159B2 (en) Method for manufacturing semiconductor device
JPH01225147A (en) Semiconductor device and manufacture thereof
TWI239598B (en) Semiconductor memory device and manufacturing method thereof
JP2000299395A (en) Nonvolatile semiconductor storage device and manufacture thereof
JPH0454390B2 (en)
JP2000232209A (en) Manufacturing method of large capacity capacitor
KR920008294B1 (en) Manufacturing Method of Semiconductor Device
KR100406590B1 (en) Gate electrode formation method of semiconductor device
JPH10303384A (en) Method for manufacturing semiconductor device
JPH0311551B2 (en)
KR960006716B1 (en) Semiconductor Integrated Circuit Manufacturing Method
JPS58121682A (en) Manufacture of double gate semiconductor element
KR940009632B1 (en) Manufacturing method of charge storage electrode with enlarged surface
JPS6138867B2 (en)
JP2733972B2 (en) Method for manufacturing semiconductor integrated circuit device
KR960001952B1 (en) Method of manufacturing a stacked trench capacitor
KR970000714B1 (en) Semiconductor integrated circuit device