JPS6312424B2 - - Google Patents
Info
- Publication number
- JPS6312424B2 JPS6312424B2 JP12495279A JP12495279A JPS6312424B2 JP S6312424 B2 JPS6312424 B2 JP S6312424B2 JP 12495279 A JP12495279 A JP 12495279A JP 12495279 A JP12495279 A JP 12495279A JP S6312424 B2 JPS6312424 B2 JP S6312424B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- change
- period
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/12—Modulator circuits; Transmitter circuits
- H04L27/122—Modulator circuits; Transmitter circuits using digital generation of carrier signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明はFSK信号発生回路に関する。
従来、この種のFSK信号発生回路は第１図に
示すようにH（FSK信号の高周波数）を発振する
発振器１０２と、L（FSK信号の低周波数）を発
振する発振器１０３との出力を端子１０１からの
制御信号により切り替え器１０４で切り替えて出
力する回路である。この場合両方の発振器に水晶
を用いれば、発振周波数は正確に作れるが、切り
替え点における位相ジヤンプが生じこれが検波し
た時のジツタとなる欠点がある。
示すようにH（FSK信号の高周波数）を発振する
発振器１０２と、L（FSK信号の低周波数）を発
振する発振器１０３との出力を端子１０１からの
制御信号により切り替え器１０４で切り替えて出
力する回路である。この場合両方の発振器に水晶
を用いれば、発振周波数は正確に作れるが、切り
替え点における位相ジヤンプが生じこれが検波し
た時のジツタとなる欠点がある。
第２図は他の従来例を示す図であり、発振器と
してＶ／Ｆコンバータ（電圧−周波数コンバー
タ）２０１を用いた場合である。この場合は、前
記第１図に示した方法の様な位相ジヤンプは生じ
ないが発振器の出力を正確に合わせることがむず
かしくなるという欠点があつた。
してＶ／Ｆコンバータ（電圧−周波数コンバー
タ）２０１を用いた場合である。この場合は、前
記第１図に示した方法の様な位相ジヤンプは生じ
ないが発振器の出力を正確に合わせることがむず
かしくなるという欠点があつた。
したがつて本発明の目的は従来の欠点を除き、
簡単な構成でしかも位相ジヤンプがなく正確な周
波数をもつFSK信号発生回路を提供することで
ある。
簡単な構成でしかも位相ジヤンプがなく正確な周
波数をもつFSK信号発生回路を提供することで
ある。
本発明によれば、ROM（リードオンリーメモ
リー）を用いて位相ジヤンプのない正確なPCM
のFSK信号を発生させ、更にこれをＤ／Ａする
ことによりFSK信号を発生させるFSK信号発生
回路が得られる。
リー）を用いて位相ジヤンプのない正確なPCM
のFSK信号を発生させ、更にこれをＤ／Ａする
ことによりFSK信号を発生させるFSK信号発生
回路が得られる。
次に本発明の一実施例を示した図面を参照して
本発明も詳細に説明する。第３図は本発明の一実
施例を示す図であり端子１からのクロツクCL、
端子２からの送信データＤ及び端子２からの送信
データを遅延回路３０１で１データ期間だけ遅延
した遅延送信データD′を受け４種類のアドレス
データを作るアドレスカウンタ３０２と、アドレ
スカウンタ３０２からのアドレスに応じてLを表
わすPCMデータ、LからHの変化を表わすPCM
データ、Hを表わすPCMデータあるいはHからL
の変化を表わすPCMデータの１つを１データ期
間だけ出力するROM３０３と、ROM３０３か
らのPCMデータを端子１からのクロツクCLによ
りPAM信号に変換するＤ／Ａ変換器３０４と、
Ｄ／Ａ変換器３０４からのPAM信号をアナログ
信号に変換するバンドパスフイルター３０５とで
構成されている。FSK信号においてはLの状態L
からHに変化する状態、Hの状態、及びHからL
に変化する状態があるが、ROM３０３にはあら
かじめ以上４つの状態のPCMデータが格納され
ている。この４つのデータの選択は、送信データ
Ｄを１データ期間だけ遅延させた遅延送信データ
D′からデータＤへの変化すなわちデータＤ，
D′の組み合せにより行なわれる。
本発明も詳細に説明する。第３図は本発明の一実
施例を示す図であり端子１からのクロツクCL、
端子２からの送信データＤ及び端子２からの送信
データを遅延回路３０１で１データ期間だけ遅延
した遅延送信データD′を受け４種類のアドレス
データを作るアドレスカウンタ３０２と、アドレ
スカウンタ３０２からのアドレスに応じてLを表
わすPCMデータ、LからHの変化を表わすPCM
データ、Hを表わすPCMデータあるいはHからL
の変化を表わすPCMデータの１つを１データ期
間だけ出力するROM３０３と、ROM３０３か
らのPCMデータを端子１からのクロツクCLによ
りPAM信号に変換するＤ／Ａ変換器３０４と、
Ｄ／Ａ変換器３０４からのPAM信号をアナログ
信号に変換するバンドパスフイルター３０５とで
構成されている。FSK信号においてはLの状態L
からHに変化する状態、Hの状態、及びHからL
に変化する状態があるが、ROM３０３にはあら
かじめ以上４つの状態のPCMデータが格納され
ている。この４つのデータの選択は、送信データ
Ｄを１データ期間だけ遅延させた遅延送信データ
D′からデータＤへの変化すなわちデータＤ，
D′の組み合せにより行なわれる。
第４図は第３図に示されているROM３０３に
格納されているデータとアドレスデータとの対応
を示す図である。１データ期間T1の間はLを表
わすPCMデータ、１データ期間T2の間はLから
Hの変化を表わすPCMデータ、１データ期間T3
の間はHを表わすPCMデータ、そして１データ
期間T4の間はHからLの変化を表わすPCMデー
タが示されている。次にそれぞれの１データ期間
に対応するアドレスを説明すると、１データ期間
T1に対応するアドレスデータはスタートアドレ
スがA0、そしてエンドアドレスがA01である。以
下同様に期間T2についてはスタートアドレスが
A1、そしてエンドアドレスがA11、期間T3につい
てはスタートアドレスがA2、そしてエンドアド
レスがA21期間T4についてはスタートアドレスが
A3、そしてエンドアドレスがA31である。
格納されているデータとアドレスデータとの対応
を示す図である。１データ期間T1の間はLを表
わすPCMデータ、１データ期間T2の間はLから
Hの変化を表わすPCMデータ、１データ期間T3
の間はHを表わすPCMデータ、そして１データ
期間T4の間はHからLの変化を表わすPCMデー
タが示されている。次にそれぞれの１データ期間
に対応するアドレスを説明すると、１データ期間
T1に対応するアドレスデータはスタートアドレ
スがA0、そしてエンドアドレスがA01である。以
下同様に期間T2についてはスタートアドレスが
A1、そしてエンドアドレスがA11、期間T3につい
てはスタートアドレスがA2、そしてエンドアド
レスがA21期間T4についてはスタートアドレスが
A3、そしてエンドアドレスがA31である。
したがつて、アドレスカウンタ３０１では、送
信データＤと遅延送信データD′の組み合せによ
り、アドレスデータがそれぞれA0からA01，A1か
らA11，A2からA21，A3からA31まで変化するよ
うに作られる。これは例えば１データ期間が同じ
であるのでデータDD′をアドレスカウンタのロー
ドデータの制御信号にして、最初にロードされる
カウント量がそれぞれA0，A1，A2，A3となるよ
うにしてもよいし、あるいは上記４通りのアドレ
ス変化をするアドレスカウンタを４つ設け、デー
タDD′によりそのうちの１つの出力だけを選択す
るようにしてもよい。
信データＤと遅延送信データD′の組み合せによ
り、アドレスデータがそれぞれA0からA01，A1か
らA11，A2からA21，A3からA31まで変化するよ
うに作られる。これは例えば１データ期間が同じ
であるのでデータDD′をアドレスカウンタのロー
ドデータの制御信号にして、最初にロードされる
カウント量がそれぞれA0，A1，A2，A3となるよ
うにしてもよいし、あるいは上記４通りのアドレ
ス変化をするアドレスカウンタを４つ設け、デー
タDD′によりそのうちの１つの出力だけを選択す
るようにしてもよい。
第５図は送信データＤと、遅延送信データ
D′とROM３０３に格納されているデータと、ス
タートアドレスとの関係を示す図であり、前回L
を送り出し今回もLを送出する場合はデータ
DD′は“00”となり、スタートアドレスはA0であ
る。以下同様に前回L、今回Hのときデータ
DD′は“10”、スタートアドレスA1、前回H、今
回HのときデータDD′は“11”、スタートアドレ
スA2そして前回H、今回LのときデータDD′は
“01”スタートアドレスA3である。第５図におい
て送信データDD′を論理値“０”あるいは“１”
で表わしているが、実際は論理値によりレベル値
が異なる電気信号である。ここでクロツクCLの
周波数は送信データの周波数の２倍以上に選ばれ
る。また第５図で周波数変化期間（第３図のT2，
T4）の周波数変化を正弦波カーブで変化させて
いる。
D′とROM３０３に格納されているデータと、ス
タートアドレスとの関係を示す図であり、前回L
を送り出し今回もLを送出する場合はデータ
DD′は“00”となり、スタートアドレスはA0であ
る。以下同様に前回L、今回Hのときデータ
DD′は“10”、スタートアドレスA1、前回H、今
回HのときデータDD′は“11”、スタートアドレ
スA2そして前回H、今回LのときデータDD′は
“01”スタートアドレスA3である。第５図におい
て送信データDD′を論理値“０”あるいは“１”
で表わしているが、実際は論理値によりレベル値
が異なる電気信号である。ここでクロツクCLの
周波数は送信データの周波数の２倍以上に選ばれ
る。また第５図で周波数変化期間（第３図のT2，
T4）の周波数変化を正弦波カーブで変化させて
いる。
以上、本発明のFSK信号発生回路は、バンド
パスフイルターの入力まですべてデジタル的に処
Ｆ理できるので調整が不要であり、クロツクCL
の発信器として水晶発振器を用いればFSK信号
の周波数精度も水晶発振器の精度に含せることが
できる。またROMに格納されるPCMデータの周
波数固定領域（第３図T1，T3）と周波数変化領
域の始めと終りの信号の位相を合せておくので周
波数変化点では位相ジヤンプは起らない。更に周
波数変化領域の変化カーブは任意に選ぶことがで
きるとともに、これを正弦波カーブとすれば出力
のFSK信号の使用帯域を最少にできる。
パスフイルターの入力まですべてデジタル的に処
Ｆ理できるので調整が不要であり、クロツクCL
の発信器として水晶発振器を用いればFSK信号
の周波数精度も水晶発振器の精度に含せることが
できる。またROMに格納されるPCMデータの周
波数固定領域（第３図T1，T3）と周波数変化領
域の始めと終りの信号の位相を合せておくので周
波数変化点では位相ジヤンプは起らない。更に周
波数変化領域の変化カーブは任意に選ぶことがで
きるとともに、これを正弦波カーブとすれば出力
のFSK信号の使用帯域を最少にできる。
第１図，第２図は従来FSK信号発生回路の構
成を示す図、第３図は本発明の一実施例を示す
図、第４図は第３図におけるROMに格納された
データとアドレスとの関係を示す図、第５図は第
３図において、送信データＤと、遅延送信データ
D′と、ROMに格納されたデータと、アドレスレ
ジスタのスタートアドレスとの関係を示す図。 図において、１０１……H発振器、１０２……
L発振器、１０４……切替回路、２０１……Ｖ−
Ｆコンバータ、３０１……遅延回路、３０２……
アドレスカウンタ、３０３……ROM、３０４…
…Ｄ／Ａ変換器、３０５……フイルター。
成を示す図、第３図は本発明の一実施例を示す
図、第４図は第３図におけるROMに格納された
データとアドレスとの関係を示す図、第５図は第
３図において、送信データＤと、遅延送信データ
D′と、ROMに格納されたデータと、アドレスレ
ジスタのスタートアドレスとの関係を示す図。 図において、１０１……H発振器、１０２……
L発振器、１０４……切替回路、２０１……Ｖ−
Ｆコンバータ、３０１……遅延回路、３０２……
アドレスカウンタ、３０３……ROM、３０４…
…Ｄ／Ａ変換器、３０５……フイルター。
Claims (1)
- １ ２種類の論理値に応じてそれぞれ周波数が異
なる２つのデータと前記２つの周波数の間での変
化を示すデータとをPCMデータとして格納する
とともに前記複数のデータにそれぞれ異なるアド
レスを対応させたリードオンリーメモリと、２種
類の論理値の組み合せよりなる送信データを入力
しその送信データの論理値及び論理値の変化によ
りそれぞれ異なるアドレスデータを出力し前記リ
ードオンリーメモリへ送るアドレスカウンタと、
前記リードオンリーメモリからのPCMデータを
アナログ信号に変換するＤ／Ａ変換器とを具備す
ることを特徴とするFSK信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12495279A JPS5648746A (en) | 1979-09-28 | 1979-09-28 | Fsk signal generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12495279A JPS5648746A (en) | 1979-09-28 | 1979-09-28 | Fsk signal generating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5648746A JPS5648746A (en) | 1981-05-02 |
| JPS6312424B2 true JPS6312424B2 (ja) | 1988-03-18 |
Family
ID=14898265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12495279A Granted JPS5648746A (en) | 1979-09-28 | 1979-09-28 | Fsk signal generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5648746A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2511564A1 (fr) * | 1981-08-17 | 1983-02-18 | Thomson Csf | Synthetiseur de frequences a division fractionnaire, utilise pour une modulation angulaire numerique |
| US4599583A (en) * | 1983-11-19 | 1986-07-08 | Fujitsu Limited | Mixed dual frequency generating system |
| JPH0654922B2 (ja) * | 1985-01-25 | 1994-07-20 | 株式会社椿本チエイン | 変調回路 |
| JPH08125699A (ja) * | 1994-10-24 | 1996-05-17 | Nec Corp | Ｆｓｋ変調器 |
-
1979
- 1979-09-28 JP JP12495279A patent/JPS5648746A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5648746A (en) | 1981-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0439690B2 (ja) | ||
| JPS6312424B2 (ja) | ||
| JP3649874B2 (ja) | 分周回路 | |
| US5656958A (en) | Frequency synthesizing device | |
| JP2891602B2 (ja) | ディジタル・シンセサイザ | |
| JPS6019689B2 (ja) | 分周装置 | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JPH0543544Y2 (ja) | ||
| JPS6018005A (ja) | デイジタル発振回路 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH026693Y2 (ja) | ||
| JP2666479B2 (ja) | クロック切換回路及びクロック切換方法 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| SU868973A1 (ru) | Синтезатор частот | |
| JPH01157604A (ja) | 擬似正弦波信号発生装置 | |
| JP2575221B2 (ja) | Ｐｌｌ回路 | |
| JP2977955B2 (ja) | サンプリング回路 | |
| JP2850671B2 (ja) | 可変遅延回路 | |
| JP2994882B2 (ja) | 分周回路 | |
| JPS5857848A (ja) | デイジタル多層ｐｓｋ変調方式 | |
| JPH01208909A (ja) | タイマ装置 | |
| JPH0475690B2 (ja) | ||
| JPH02262704A (ja) | 粘弾性測定用正弦波発生回路 | |
| JPH08340217A (ja) | 波形発生器 |