JPS6313628B2 - - Google Patents
Info
- Publication number
- JPS6313628B2 JPS6313628B2 JP57183592A JP18359282A JPS6313628B2 JP S6313628 B2 JPS6313628 B2 JP S6313628B2 JP 57183592 A JP57183592 A JP 57183592A JP 18359282 A JP18359282 A JP 18359282A JP S6313628 B2 JPS6313628 B2 JP S6313628B2
- Authority
- JP
- Japan
- Prior art keywords
- motor
- shift register
- signal
- image data
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】
本発明はフアクシミリ等の画像処理装置に関
し、さらに詳しくは、画像処理用スキヤナおよび
プリンタのモータを間欠運転してイメージデータ
の分割処理を行う形式の画像処理装置のデータ送
受制御回路に関するものである。
し、さらに詳しくは、画像処理用スキヤナおよび
プリンタのモータを間欠運転してイメージデータ
の分割処理を行う形式の画像処理装置のデータ送
受制御回路に関するものである。
従来、コンピユータとフアクシミリを結合さ
せ、フアクシミリをコンピユータの制御により動
かす装置が知られている。第１図はこのような装
置のブロツク構成を示す。コンピユータの中央処
理装置（CPU）１とフアクシミリ２との間には
フアクシミリ２を制御する専用のインタフエース
部３が設けられ、このフアクシミリ２へは、制御
信号として電源投入信号、読取り信号、プリント
信号、モータ停止信号等が入力される。
せ、フアクシミリをコンピユータの制御により動
かす装置が知られている。第１図はこのような装
置のブロツク構成を示す。コンピユータの中央処
理装置（CPU）１とフアクシミリ２との間には
フアクシミリ２を制御する専用のインタフエース
部３が設けられ、このフアクシミリ２へは、制御
信号として電源投入信号、読取り信号、プリント
信号、モータ停止信号等が入力される。
コンピユータはフアクシミリ２から送られてく
るイメージデータを記憶し、所定の画像処理を行
うが、フアクシミリ２からのイメージデータが大
量なものとなると、コンピユータの主記憶装置で
は処理しきれない。このため、従来はフアクシミ
リのスキヤナおよびプリンタのモータを間欠的に
動作させることによりイメージデータの分割処理
を行い、これにより主記憶装置４の領域が小さく
とも、大量のイメージデータを処理できるように
している。すなわち、コンピユータからフアクシ
ミリ２にモータ停止信号を送出することによつて
イメージデータを分割し、この分割したイメージ
データを主記憶装置４に取り込んで画像処理、す
なわち拡大、縮小、コード化等を行い、画像処理
後にモータの停止を解除して、次のイメージデー
タを主記憶装置４に取り込むという動作を繰り返
している。
るイメージデータを記憶し、所定の画像処理を行
うが、フアクシミリ２からのイメージデータが大
量なものとなると、コンピユータの主記憶装置で
は処理しきれない。このため、従来はフアクシミ
リのスキヤナおよびプリンタのモータを間欠的に
動作させることによりイメージデータの分割処理
を行い、これにより主記憶装置４の領域が小さく
とも、大量のイメージデータを処理できるように
している。すなわち、コンピユータからフアクシ
ミリ２にモータ停止信号を送出することによつて
イメージデータを分割し、この分割したイメージ
データを主記憶装置４に取り込んで画像処理、す
なわち拡大、縮小、コード化等を行い、画像処理
後にモータの停止を解除して、次のイメージデー
タを主記憶装置４に取り込むという動作を繰り返
している。
このような従来装置では、１画像のイメージデ
ータを分割処理した場合に、モータを止めた近辺
でデータの欠如または重複が生ずる欠点がある。
すなわち、モータは、第２図に示すように、起動
させてもすぐには定常の一定速度にはならず、ま
た停止時にも慣性でしばらく動き続ける。このた
め、モータの起動時には重ね読み、重ね書き等の
データの重複が、また停止時には読落し、書落し
等のデータの欠如が起き、第３図に示すように再
生される画像に乱れを生じる。
ータを分割処理した場合に、モータを止めた近辺
でデータの欠如または重複が生ずる欠点がある。
すなわち、モータは、第２図に示すように、起動
させてもすぐには定常の一定速度にはならず、ま
た停止時にも慣性でしばらく動き続ける。このた
め、モータの起動時には重ね読み、重ね書き等の
データの重複が、また停止時には読落し、書落し
等のデータの欠如が起き、第３図に示すように再
生される画像に乱れを生じる。
本発明は上述の従来装置の欠点を除去するもの
であり、モータの間欠運転により大量のイメージ
データを分割処理する場合にも、そのモータの起
動・停止時にイメージデータの重複・欠如が生じ
ないように改良した画像処理装置のデータ送受制
御回路を提供することを目的とする。
であり、モータの間欠運転により大量のイメージ
データを分割処理する場合にも、そのモータの起
動・停止時にイメージデータの重複・欠如が生じ
ないように改良した画像処理装置のデータ送受制
御回路を提供することを目的とする。
そして、本発明の特徴とするところは、モータ
起動信号が入力される第一のシフトレジスタと、
この第一のシフトレジスタの並列出力の一つを選
択する第一のスイツチ回路と、モータ停止信号が
入力される第二のシフトレジスタと、この第二の
シフトレジスタの並列出力の一つを選択する第二
のスイツチ回路とを備え、第一のスイツチ回路に
より選択された第一のシフトレジスタの並列出力
の一つがイメージデータの転送開始信号として出
力され、第二のスイツチ回路により選択された第
二のシフトレジスタの並列出力の一つがイメージ
データの転送停止信号として出力されることにあ
る。
起動信号が入力される第一のシフトレジスタと、
この第一のシフトレジスタの並列出力の一つを選
択する第一のスイツチ回路と、モータ停止信号が
入力される第二のシフトレジスタと、この第二の
シフトレジスタの並列出力の一つを選択する第二
のスイツチ回路とを備え、第一のスイツチ回路に
より選択された第一のシフトレジスタの並列出力
の一つがイメージデータの転送開始信号として出
力され、第二のスイツチ回路により選択された第
二のシフトレジスタの並列出力の一つがイメージ
データの転送停止信号として出力されることにあ
る。
以下、本発明の実施例を図面に基づいて説明す
る。
る。
第４図は本発明実施例制御回路のブロツク構成
図である。この回路は画像処理用スキヤナのモー
タ制御およびデータ転送制御を行う回路部分に位
置し、同様な構成の回路が画像処理用プリンタに
ついても設けられているものとする。
図である。この回路は画像処理用スキヤナのモー
タ制御およびデータ転送制御を行う回路部分に位
置し、同様な構成の回路が画像処理用プリンタに
ついても設けられているものとする。
第４図において、シフトレジスタ１１，１２は
シリアル入力、８はビツトパラレル出力（Ａ〜
Ｈ）のレジスタであり、シフトレジスタ１１の入
力端子INにはコンピユータからのモータ起動信
号が入力し、シフトレジスタ１２の入力端子IN
にはモータ停止信号が入力する。また、モータ起
動信号はインバータ１３を介してノアゲート１４
の一方の入力に導き、その他方の入力にはモータ
停止信号を導く。ノアゲート１４の出力はモータ
制御信号として画像処理用スキヤナのモータ駆動
回路に導く。
シリアル入力、８はビツトパラレル出力（Ａ〜
Ｈ）のレジスタであり、シフトレジスタ１１の入
力端子INにはコンピユータからのモータ起動信
号が入力し、シフトレジスタ１２の入力端子IN
にはモータ停止信号が入力する。また、モータ起
動信号はインバータ１３を介してノアゲート１４
の一方の入力に導き、その他方の入力にはモータ
停止信号を導く。ノアゲート１４の出力はモータ
制御信号として画像処理用スキヤナのモータ駆動
回路に導く。
モータ駆動回路は、ノアゲート１４からのモー
タ制御信号が「ハイ」レベルでモータを起動し、
「ロー」レベルで停止する。したがつて、入力側
のモータ起動信号が「ハイ」であり、モータ停止
信号が「ロー」のときにモータ制御信号が「ハ
イ」となり、モータが動き出す。
タ制御信号が「ハイ」レベルでモータを起動し、
「ロー」レベルで停止する。したがつて、入力側
のモータ起動信号が「ハイ」であり、モータ停止
信号が「ロー」のときにモータ制御信号が「ハ
イ」となり、モータが動き出す。
シフトレジスタ１１の入力端子INおよび各出
力端子Ａ〜Ｈはスイツチ回路１５の各スイツチ１
５0〜１５8の一端にそれぞれ接続し、各スイツチ
１５0〜１５8の他端を共通にしてスイツチ回路１
５の出力とする。このスイツチ回路１５からの出
力は、画像処理用スキヤナのデータ転送制御回路
にデータ転送開始信号として送出する。
力端子Ａ〜Ｈはスイツチ回路１５の各スイツチ１
５0〜１５8の一端にそれぞれ接続し、各スイツチ
１５0〜１５8の他端を共通にしてスイツチ回路１
５の出力とする。このスイツチ回路１５からの出
力は、画像処理用スキヤナのデータ転送制御回路
にデータ転送開始信号として送出する。
シフトレジスタ１２についても同様に、その入
力端子INおよび各出力端子Ａ〜Ｈがスイツチ回
路１６の各スイツチ１６0〜１６8の一端に接続さ
れ、スイツチ回路１６からの出力はデータ転送制
御回路にデータ転送停止信号として送出する。ま
た、シフトレジスタ１１，１２のクロツク入力端
子CKには走査線の１ライン周期のライン・クロ
ツクが入力しており、モータ起動信号およびモー
タ停止信号はこのライン・クロツクに同期して送
出される。
力端子INおよび各出力端子Ａ〜Ｈがスイツチ回
路１６の各スイツチ１６0〜１６8の一端に接続さ
れ、スイツチ回路１６からの出力はデータ転送制
御回路にデータ転送停止信号として送出する。ま
た、シフトレジスタ１１，１２のクロツク入力端
子CKには走査線の１ライン周期のライン・クロ
ツクが入力しており、モータ起動信号およびモー
タ停止信号はこのライン・クロツクに同期して送
出される。
次にこの制御回路の動作について説明する。
まず、第２図に示す特性図に基づいて、モータ
の起動および停止に対するデータ転送開始および
停止の望ましい遅延時間t1およびt2を求める。次
にこの求めた遅延時間t1に対応させてスイツチ回
路１５のスイツチの一つを、また遅延時間t2に対
応させてスイツチ回路１６のスイツチの一つを選
択する。本実施例回路ではスイツチ回路１５につ
いてはスイツチ１５1を選択し、スイツチ回路１
６についてはスイツチ１６2を選択してこれらの
スイツチ１５1，１６2を導通状態にしている。
の起動および停止に対するデータ転送開始および
停止の望ましい遅延時間t1およびt2を求める。次
にこの求めた遅延時間t1に対応させてスイツチ回
路１５のスイツチの一つを、また遅延時間t2に対
応させてスイツチ回路１６のスイツチの一つを選
択する。本実施例回路ではスイツチ回路１５につ
いてはスイツチ１５1を選択し、スイツチ回路１
６についてはスイツチ１６2を選択してこれらの
スイツチ１５1，１６2を導通状態にしている。
初期状態では、モータ起動信号とモータ停止信
号が「ロー」であるので、モータ制御信号は「ロ
ー」となつていて、モータは停止している。
号が「ロー」であるので、モータ制御信号は「ロ
ー」となつていて、モータは停止している。
コンピユータからの起動がかかり、モータ起動
信号が「ハイ」になると、モータ制御信号が「ハ
イ」となつてモータが起動する。
信号が「ハイ」になると、モータ制御信号が「ハ
イ」となつてモータが起動する。
このモータ起動信号は、シフトレジスタ１１の
入力端子INにも入力し、クロツク入力端子CKに
入力されるライン・クロツクによりシフトされ
て、出力端子Ａから出力端子Ｈへ順次に送られ
る。ライン・クロツクは１走査ラインの周期に同
期し送出されているので、入力端子INにモータ
起動信号が入力してから、１ライン時間経過後に
は出力端子Ａが「ハイ」となり、また２ライン時
間経過後には出力端子Ｂが「ハイ」となる。
入力端子INにも入力し、クロツク入力端子CKに
入力されるライン・クロツクによりシフトされ
て、出力端子Ａから出力端子Ｈへ順次に送られ
る。ライン・クロツクは１走査ラインの周期に同
期し送出されているので、入力端子INにモータ
起動信号が入力してから、１ライン時間経過後に
は出力端子Ａが「ハイ」となり、また２ライン時
間経過後には出力端子Ｂが「ハイ」となる。
これらの出力端子からの出力は、画像処理用ス
キヤナのデータ転送制御回路にスイツチ回路１５
を介してデータ転送開始信号として送出される。
したがつて、モータ起動信号によりモータが起動
されても、データ転送制御回路によるデータ転送
は同時に行われず、出力端子Ａが「ハイ」となる
１ライン時間経過後からデータ転送が始まる。こ
れにより、データ転送はモータ速度が定速となつ
た後に行われることとなり、データの重複を防ぐ
ことができる。
キヤナのデータ転送制御回路にスイツチ回路１５
を介してデータ転送開始信号として送出される。
したがつて、モータ起動信号によりモータが起動
されても、データ転送制御回路によるデータ転送
は同時に行われず、出力端子Ａが「ハイ」となる
１ライン時間経過後からデータ転送が始まる。こ
れにより、データ転送はモータ速度が定速となつ
た後に行われることとなり、データの重複を防ぐ
ことができる。
データ転送の終了時には、モータ停止信号が
「ハイ」となつてモータに制動がかかり、やがて
モータは停止する。このモータ停止信号はシフト
レジスタ１２の入力端子INにも入力され、前記
同様にして、２ライン時間経過後に出力端子Ｂが
「ハイ」となり、この出力がデータ転送停止信号
としてデータ転送制御回路に送られ、データ転送
が終了する。したがつて、データ転送の停止はモ
ータが完全に停止した後に行われることとなり、
データの欠如を防ぐことができる。
「ハイ」となつてモータに制動がかかり、やがて
モータは停止する。このモータ停止信号はシフト
レジスタ１２の入力端子INにも入力され、前記
同様にして、２ライン時間経過後に出力端子Ｂが
「ハイ」となり、この出力がデータ転送停止信号
としてデータ転送制御回路に送られ、データ転送
が終了する。したがつて、データ転送の停止はモ
ータが完全に停止した後に行われることとなり、
データの欠如を防ぐことができる。
なお本実施例では第４図に示す回路を画像読取
り部スキヤナとプリンタとにそれぞれ設けたが、
本発明はこれに限定されるものではなく、第４図
の回路をスキヤナおよびプリンタに共用してもよ
いし、またシフトレジスタ１１，１２に接続され
るスイツチ回路１５，１６をそれぞれ二つずつに
して、この二つのスイツチ回路をスキヤナおよび
プリンタにそれぞれ接続してもよい。
り部スキヤナとプリンタとにそれぞれ設けたが、
本発明はこれに限定されるものではなく、第４図
の回路をスキヤナおよびプリンタに共用してもよ
いし、またシフトレジスタ１１，１２に接続され
るスイツチ回路１５，１６をそれぞれ二つずつに
して、この二つのスイツチ回路をスキヤナおよび
プリンタにそれぞれ接続してもよい。
また、本実施例ではライン・クロツクの周期を
走査線１ラインの周期としたため、データ転送の
遅延時間は１ライン時間単位でしか変えられない
ものとなつているが、このライン・クロツクの周
期をさらに細分すれば一層細かい単位での遅延時
間を作ることができる。
走査線１ラインの周期としたため、データ転送の
遅延時間は１ライン時間単位でしか変えられない
ものとなつているが、このライン・クロツクの周
期をさらに細分すれば一層細かい単位での遅延時
間を作ることができる。
以上に説明したように、本発明によれば、画像
処理装置のスキヤナおよびプリンタのモータを間
欠運転してイメージデータの分割処理を行う場合
にも、モータの起動・停止時にデータの重複・欠
如が起きることがなくなつて良質な再生画像を得
ることができるようになる。しかも、本発明では
モータの起動・停止に対して二つのシフトレジス
タを備えているので、モータ起動時および停止時
の遅延時間を別々に設定できるし、また、スイツ
チ回路によりシフトレジスタの出力端子を自由に
選択して遅延時間を変えることができるので、フ
アクシミリ機種による遅延時間の相違、あるいは
モータ等の特性の相違等をフレキシブルに吸収す
ることができる。
処理装置のスキヤナおよびプリンタのモータを間
欠運転してイメージデータの分割処理を行う場合
にも、モータの起動・停止時にデータの重複・欠
如が起きることがなくなつて良質な再生画像を得
ることができるようになる。しかも、本発明では
モータの起動・停止に対して二つのシフトレジス
タを備えているので、モータ起動時および停止時
の遅延時間を別々に設定できるし、また、スイツ
チ回路によりシフトレジスタの出力端子を自由に
選択して遅延時間を変えることができるので、フ
アクシミリ機種による遅延時間の相違、あるいは
モータ等の特性の相違等をフレキシブルに吸収す
ることができる。
第１図はコンピユータとフアクシミリを結合さ
せたシステムのブロツク構成図。第２図はモータ
の速度特性図。第３図はモータの起動・停止時に
生ずる再生画像の乱れを説明するための図。第４
図は本発明実施例制御回路のブロツク構成図。 １１，１２…シフトレジスタ、１５，１６…ス
イツチ回路。
せたシステムのブロツク構成図。第２図はモータ
の速度特性図。第３図はモータの起動・停止時に
生ずる再生画像の乱れを説明するための図。第４
図は本発明実施例制御回路のブロツク構成図。 １１，１２…シフトレジスタ、１５，１６…ス
イツチ回路。
Claims (1)
- 【特許請求の範囲】 １ 外部処理装置からのモータ起動信号およびモ
ータ停止信号により駆動モータが間欠運転制御さ
れ、上記駆動モータ運転時に画像処理装置に対し
てイメージデータの送受を行うことによりイメー
ジデータの分割処理を行う画像処理装置におい
て、 上記モータ起動信号が入力されクロツク信号に
よりシフトされる第一のシフトレジスタと、 この第一のシフトレジスタの並列出力の一つを
選択する第一のスイツチ回路と、 上記モータ停止信号が入力されクロツク信号に
よりシフトされる第二のシフトレジスタと、 この第二のシフトレジスタの並列出力の一つを
選択する第二のスイツチ回路と を備え、 上記第一のスイツチ回路により選択された上記
第一のシフトレジスタの並列出力の一つが上記イ
メージデータの転送開始信号として出力され、上
記第二のスイツチ回路により選択された上記第二
のシフトレジスタの並列出力の一つが上記イメー
ジデータの転送停止信号として出力される ことを特徴とする画像処理装置のデータ送受制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57183592A JPS5972274A (ja) | 1982-10-18 | 1982-10-18 | 画像処理装置のデ−タ送受制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57183592A JPS5972274A (ja) | 1982-10-18 | 1982-10-18 | 画像処理装置のデ−タ送受制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5972274A JPS5972274A (ja) | 1984-04-24 |
| JPS6313628B2 true JPS6313628B2 (ja) | 1988-03-26 |
Family
ID=16138513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57183592A Granted JPS5972274A (ja) | 1982-10-18 | 1982-10-18 | 画像処理装置のデ−タ送受制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5972274A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5193614A (ja) * | 1975-02-14 | 1976-08-17 | ||
| JPS52155007A (en) * | 1976-06-18 | 1977-12-23 | Matsushita Graphic Communic | Facsimile system |
| JPS5677176A (en) * | 1980-12-01 | 1981-06-25 | Seiko Epson Corp | Printing apparatus |
-
1982
- 1982-10-18 JP JP57183592A patent/JPS5972274A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5972274A (ja) | 1984-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4297727A (en) | Facsimile apparatus | |
| CA1247732A (en) | Image processing system | |
| JPS6313628B2 (ja) | ||
| JPH028514B2 (ja) | ||
| JPH06303366A (ja) | ビデオインタフェース | |
| JPS5917769A (ja) | 感熱記録方式 | |
| JPS61129975A (ja) | プリンタ制御回路 | |
| JPS6126868B2 (ja) | ||
| JP3534148B2 (ja) | 画像処理システム | |
| JPH1056544A (ja) | 通信端末装置 | |
| JPH08166901A (ja) | メモリ制御回路及びそれを備えたファクシミリ装置 | |
| JP2545795B2 (ja) | 画像記録制御装置 | |
| JP3063259B2 (ja) | 画像処理装置 | |
| JP3016314B2 (ja) | ページプリンタ | |
| JPS6243587B2 (ja) | ||
| JPH0134425B2 (ja) | ||
| JPH06261192A (ja) | 画像記録装置 | |
| JPH01270454A (ja) | 印写装置 | |
| JPH0815299B2 (ja) | 画像処理システム | |
| JPH05298410A (ja) | 画像処理装置 | |
| JPH0341863A (ja) | フアクシミリ装置 | |
| JPH02238763A (ja) | 制御装置 | |
| JPS61280170A (ja) | ２次元符号化装置 | |
| JPH04339459A (ja) | 画像読み取り装置 | |
| JPH0466418B2 (ja) |