Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6315617B2 - - Google Patents
[go: Go Back, main page]

JPS6315617B2 - - Google Patents

Info

Publication number
JPS6315617B2
JPS6315617B2 JP57028962A JP2896282A JPS6315617B2 JP S6315617 B2 JPS6315617 B2 JP S6315617B2 JP 57028962 A JP57028962 A JP 57028962A JP 2896282 A JP2896282 A JP 2896282A JP S6315617 B2 JPS6315617 B2 JP S6315617B2
Authority
JP
Japan
Prior art keywords
block
memory
data
host computer
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57028962A
Other languages
Japanese (ja)
Other versions
JPS58146931A (en
Inventor
Hikari Taniguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57028962A priority Critical patent/JPS58146931A/en
Publication of JPS58146931A publication Critical patent/JPS58146931A/en
Publication of JPS6315617B2 publication Critical patent/JPS6315617B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Processing Or Creating Images (AREA)
  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 本発明はホストコンピユータから送出されるデ
ータによつて、図形又は文字を表示するデイスプ
レイ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display device that displays graphics or characters using data sent from a host computer.

従来のデイスプレイ装置は、表示中の画像の一
部を描き変える場合は、ホストコンピユータ内で
描き変えない部分を含めて表示のために必要な全
データを再構成し、デイスプレイ装置のバツフア
メモリに送出していた。該データを受信したデイ
スプレイ装置は、全く異なる画像を表示する場合
と同様にバツフアメモリの内容のうち前回の画像
と変化のない部分に対しても、画像編集プロセツ
サにおいて、拡大縮小,移動,回転等の変換を行
い、リフレツシユメモリに格納していたので、画
像の一部が高速に変化する場合には応答性が低下
し、また画像編集プロセツサには必要のない負荷
をかける欠点があつた。
In conventional display devices, when a part of the image being displayed is to be redrawn, the host computer reconfigures all the data necessary for display, including the portion that will not be redrawn, and sends it to the display device's buffer memory. was. The display device that has received the data uses the image editing processor to perform scaling, movement, rotation, etc. on portions of the buffer memory that are unchanged from the previous image, as well as when displaying a completely different image. Since the conversion is performed and stored in the refresh memory, responsiveness deteriorates when a part of the image changes rapidly, and the image editing processor has the disadvantage of being burdened unnecessarily.

本発明の目的は、表示中の画面の一部を変更す
る場合における、ホストコンピユータとデイスプ
レイ装置との間のデータ転送量を減少し、同時に
ホストコンピユータ及びデイスプレイ装置それぞ
れの内部処理を減少させ画面の応答性を向上させ
るデイスプレイ装置を提供することにある。
An object of the present invention is to reduce the amount of data transferred between a host computer and a display device when changing a part of the screen being displayed, and at the same time reduce the internal processing of each of the host computer and display device. An object of the present invention is to provide a display device that improves responsiveness.

編集した画像データを格納するホストコンピユ
ータ内のメモリー領域をn個のブロツクに分割
し、該メモリ領域に対応するデイスプレイ装置内
のバツフアメモリーもn個のブロツクに分割し、
リフレツシユメモリーは、該バツフアメモリーの
1ブロツク分に対応する大きさを1ブロツクとし
てn個のブロツクに分割する。表示中の画面の一
部を描き変える場合には、描き変えるために必要
なデータのみをホストコンピユータ内で編集し、
該当するメモリブロツクに格納し、さらに、編集
されたデータが格納された該メモリブロツクの内
容をデイスプレイ装置内のバツフアメモリ内の対
応するブロツクの番号を示すデータを付加してバ
ツフアメモリへ送出する。該ブロツク番号で指定
されたブロツクへデータが格納されると、画像処
理プロセツサは指定ブロツクのみに対して必要な
処理を行い。リフレツシユメモリの対応するブロ
ツクへデータを格納する。以上の方法により画面
の一部を描き変える場合は、ホストコンピユータ
内では変化分に対応するブロツクの編集のみ、ホ
ストコンピユータからデイスプレイ装置のバツフ
アメモリへの転送は、該当ブロツク及びブロツク
番号のみ、画像プロセツサの処理及びリフレツシ
ユメモリへの転送も該当ブロツク及びブロツク番
号のみについて行なえば良い。
A memory area in a host computer that stores edited image data is divided into n blocks, a buffer memory in a display device corresponding to the memory area is also divided into n blocks,
The refresh memory is divided into n blocks, each block having a size corresponding to one block of the buffer memory. If you want to redraw a part of the currently displayed screen, edit only the data necessary for redrawing in the host computer,
The edited data is stored in the corresponding memory block, and the contents of the memory block storing the edited data are sent to the buffer memory with data indicating the number of the corresponding block in the buffer memory in the display device added. When data is stored in the block specified by the block number, the image processing processor performs necessary processing only on the specified block. Store data in the corresponding block of refresh memory. When redrawing part of the screen using the above method, only the block corresponding to the change can be edited in the host computer, and only the corresponding block and block number can be transferred from the host computer to the buffer memory of the display device. Processing and transfer to the refresh memory only need to be performed for the relevant block and block number.

以下、本発明の一実施例を第1〜3図により説
明する。第1図は本発明によるデイスプレイ装置
の基本構成を示すブロツク図である。第1図にお
いて、デイスプレイ装置2はホストコンピユータ
1に接続され、該ホストコンピユータ1のプログ
ラムで編集し、ホストコンピユータの内部メモリ
3に格納された画像データは、該プログラムの制
御により、該デイスプレイ装置2のバツフアメモ
リ4へ転送される。バツフアメモリ4内のデータ
に対しては画像処理プロセツサ5によつて縮少,
拡大,回転,移動等の処理が行われ、その結果は
リフレツシユメモリ6に格納される。図形文字発
生回路7は該リフレツシユメモリ6の内容を一定
周期(リフレツシユサイクル)で読み出し、内容
に対応する図形又は文字を表示部(CRT)に表
示させる。上記第1図で説明したホストコンピユ
ータの内部メモリ3,バツフアメモリ4及びリフ
レツシユメモリ6を第2図に示すように、それぞ
れn個のブロツクに分割する。即ち、ホストコン
ピユータの内部メモリ3を、第1ブロツク9,第
2ブロツク10、第3ブロツク11,第4ブロツ
ク12,第nブロツク13に分割し、バツフアメ
モリ4及びリフレツシユメモリ6も同様にn個の
ブロツクに分割する。ホストコンピユータの内部
メモリ3の第1ブロツク9に格納されるデータは
バツフアメモリ4の第1ブロツクに転送され、さ
らにリフレツシユメモリ6の第1ブロツクに格納
される。同様に、ホストコンピユータの内部メモ
リ3の各ブロツク内のデータは、バツフアメモリ
及びリフレツシユメモリそれぞれの同一番号のブ
ロツクに格納されるものとする。ホストコンピユ
ータの内部メモリ3はプログラムで編集した画像
データをデイスプレイ装置2へ送出するためのバ
ツフア領域であり、バツフアメモリ4は、ホスト
コンピユータから受信したデータを一時格納する
バツフア領域であるため、一般には同じ容量のメ
モリである。リフレツシユメモリは、画像処理プ
ロセツサ5の処理を経た後の結果が格納される領
域であるため、一般には、ホストコンピユータの
内部メモリ3及びバツフアメモリ4と容量は一致
しない。
An embodiment of the present invention will be described below with reference to FIGS. 1 to 3. FIG. 1 is a block diagram showing the basic configuration of a display device according to the present invention. In FIG. 1, a display device 2 is connected to a host computer 1, and image data edited by a program of the host computer 1 and stored in an internal memory 3 of the host computer is transferred to the display device 2 under the control of the program. is transferred to the buffer memory 4. The data in the buffer memory 4 is reduced by the image processing processor 5.
Processing such as enlargement, rotation, and movement is performed, and the results are stored in the refresh memory 6. The graphic character generating circuit 7 reads out the contents of the refresh memory 6 at a constant cycle (refresh cycle), and displays the figures or characters corresponding to the contents on the display section (CRT). The internal memory 3, buffer memory 4, and refresh memory 6 of the host computer explained in FIG. 1 are each divided into n blocks as shown in FIG. That is, the internal memory 3 of the host computer is divided into a first block 9, a second block 10, a third block 11, a fourth block 12, and an n-th block 13, and the buffer memory 4 and refresh memory 6 are also divided into n blocks. Divide into blocks. Data stored in the first block 9 of the internal memory 3 of the host computer is transferred to the first block of the buffer memory 4 and further stored in the first block of the refresh memory 6. Similarly, it is assumed that the data in each block of the internal memory 3 of the host computer is stored in blocks with the same number in each of the buffer memory and refresh memory. The internal memory 3 of the host computer is a buffer area for sending image data edited by a program to the display device 2, and the buffer memory 4 is a buffer area for temporarily storing data received from the host computer, so they are generally the same. capacity memory. Since the refresh memory is an area in which the results of processing by the image processing processor 5 are stored, the refresh memory generally does not match the capacity of the internal memory 3 and buffer memory 4 of the host computer.

次に、第3図を用いて本発明によるデイスプレ
イ装置の動作を説明する。
Next, the operation of the display device according to the present invention will be explained using FIG.

第3図aは、既に表示されている画面全体を描
き変える場合における各メモリ内のデータの移動
を示すものである。同図において、ホストコンピ
ユータ1のプログラムによつて編集された画像デ
ータは、第1ブロツク9及び第2ブロツク10の
斜線(左上から右下)格納され、さらに各ブロツ
ク全体(空白部も含めて)がバツフアメモリ4の
第1ブロツク14及び第2ブロツク15へ転送さ
れ、画像処理プロセツサの処理を経た後にリフレ
ツシユメモリ6の第1ブロツク19及び第2ブロ
ツク20へ格納され、該リフレツシユメモリ6の
内容に従つて表示が行われる。第1図aによつて
表示した画面の一部を描き変える場合の動作を第
1図b及びcによつて説明する。画面の変更する
部分がホストコンピユータの内部メモリ3の第2
ブロツク10に格納されたデータに相当するもの
とし、前回、第2ブロツク10に格納されていた
データに比較して、斜線(右上から左下)部のデ
ータの量が少ない場合(第3図bの場合)は、斜
線(右上から左下)部のデータを第2ブロツク1
0に格納するとともに、斜線(左上から右下)部
で示す前回のデータとの差の部分を消去し、ブロ
ツク番号と合わせて第2ブロツク全体をバツフア
メモリ4へ送出する。バツフアメモリ4では送ら
れて来たブロツク番号を判別して、データを指示
された番号に一致するバツフアメモリ4のブロツ
ク(第2ブロツク15)に格納する。また画像処
理プロセツサ5はブロツク番号を判別して、バツ
フアメモリ4内の必要なブロツクのデータを処理
して、リフレツシユメモリの対応するブロツクへ
格納する。第3図cのようにホストコンピユータ
の内部メモリ3の第2ブロツク10に前回、格納
された斜線(左上から右下)部のデータより、斜
線(右上から左下)部で示す書き変えデータの方
が多い場合、書き変えるデータが第2ブロツク1
0内に全て入る場合は、第2ブロツクとブロツク
番号とをバツフアメモリ4の第2ブロツク15へ
転送すればよいが、書き変えるデータが第2ブロ
ツク10に全て入らない場合は、未使用のブロツ
ク,例えば第nブロツク13に、はみ出した分を
書き込み、第2ブロツク10と同様に、ブロツク
番号を付加して、バツフアメモリ4へ送出する。
FIG. 3a shows the movement of data in each memory when the entire screen that is already displayed is to be redrawn. In the figure, the image data edited by the program of the host computer 1 is stored in diagonal lines (from top left to bottom right) of the first block 9 and second block 10, and is stored in the entirety of each block (including blank areas). are transferred to the first block 14 and second block 15 of the buffer memory 4, and after being processed by the image processing processor, are stored in the first block 19 and second block 20 of the refresh memory 6, and the contents of the refresh memory 6 are The display is performed according to the following. The operation when redrawing a part of the screen displayed in FIG. 1a will be explained with reference to FIGS. 1b and 1c. The part of the screen to be changed is stored in the second part of the internal memory 3 of the host computer.
This corresponds to the data stored in block 10, and when the amount of data in the diagonally shaded area (from top right to bottom left) is small compared to the data previously stored in second block 10 (see Figure 3b). case), the data in the diagonal line (from top right to bottom left) is transferred to the second block 1.
At the same time, the difference from the previous data indicated by the diagonal line (upper left to lower right) is erased, and the entire second block is sent to the buffer memory 4 together with the block number. The buffer memory 4 determines the sent block number and stores the data in the block (second block 15) of the buffer memory 4 that matches the designated number. The image processing processor 5 also determines the block number, processes the data of the necessary block in the buffer memory 4, and stores it in the corresponding block of the refresh memory. As shown in FIG. 3c, the rewritten data shown in the diagonal line (from upper right to lower left) is better than the data in the shaded area (from upper left to lower right) that was previously stored in the second block 10 of the internal memory 3 of the host computer. If there are many blocks, the data to be rewritten is the second block 1.
If all of the data is within 0, the second block and block number can be transferred to the second block 15 of the buffer memory 4. However, if all the data to be rewritten does not fit into the second block 10, the unused blocks, For example, the overflowing portion is written in the n-th block 13, a block number is added thereto in the same way as the second block 10, and the data is sent to the buffer memory 4.

以上に述べた様に本実施例によれば、表示中の
画面の一部を変更する場合は、対応するメモリブ
ロツクの内容のみを変更し、内部処理することに
より、応答性の良い表示が得られる効果がある。
As described above, according to this embodiment, when a part of the screen being displayed is changed, only the contents of the corresponding memory block are changed and internal processing is performed, resulting in a highly responsive display. It has the effect of

次に、実際の画像との関係をもとに本発明を詳
述する。第4図はCRT画面上の表示画像と各メ
モリブロツクとの関係を示す図である。ホストコ
ンピユータのメインメモリ3はnブロツクに分割
され、各ブロツクは100Wの容量を持つ。このメ
インメモリ3の各ブロツク内の表示情報はプログ
ラムで編集されたものであり、ロジカルデータで
ある。バツフアメモリ4は同様に、nブロツク分
割で且つ各ブロツクは100Wの容量を持つ。持つ
て、メインメモリ3とバツフアメモリ4とは完全
に1対1の対応関係にある。リフレツシユメモリ
6は、nブロツク分割されており、1ブロツクは
150Wの容量を持つ。リフレツシユメモリ6内の
各データは内部プロセツサ5で作成されたデータ
であり、このデータはバツフアメモリ4内のロジ
カルデータをCRT表示のために変換して得られ
る物理データである。
Next, the present invention will be explained in detail based on the relationship with actual images. FIG. 4 is a diagram showing the relationship between the display image on the CRT screen and each memory block. The main memory 3 of the host computer is divided into n blocks, each block having a capacity of 100W. The display information in each block of this main memory 3 is edited by a program and is logical data. Similarly, the buffer memory 4 is divided into n blocks, and each block has a capacity of 100W. In other words, the main memory 3 and buffer memory 4 have a completely one-to-one correspondence. The refresh memory 6 is divided into n blocks, and one block is divided into n blocks.
It has a capacity of 150W. Each data in the refresh memory 6 is data created by the internal processor 5, and this data is physical data obtained by converting the logical data in the buffer memory 4 for CRT display.

右端に示した表示画像をCRT上に表示するた
めに、第1ブロツクを「タイトル文字」用とし、
第2ブロツクを「グラフのワク」用とし、第3ブ
ロツクとして「グラフのプロツト及び曲線」用と
し、第4ブロツクとして「ベクトル」表示用とし
て設定する。以下、必要に応じた分割を行う。
In order to display the display image shown on the right end on the CRT, the first block is used for "title characters",
The second block is set for ``Graph Works'', the third block is set for ``Graph Plots and Curves'', and the fourth block is set for ``Vector'' display. Below, division is performed as necessary.

次に、各メモリの各ブロツクの内容を、第4ブ
ロツクを例にとり説明する。第5図aにメインメ
モリの第4ブロツクのデータ構造例を示す。アド
レスは相対アドレスで表示しており、アドレス0
と1とが、第4図のベクトルAに関するデータ例
を示し、アドレス2と3とがベクトルBに関する
データ例を示す。アドレス5が第5ブロツクへの
先頭へジヤンプするためのジヤンプ先アドレスを
示す。尚、アドレス1と3の始点,終点とは論理
座標、例えば緯度、経度等又はノーマライズした
座標で示している。
Next, the contents of each block of each memory will be explained using the fourth block as an example. FIG. 5a shows an example of the data structure of the fourth block of the main memory. Addresses are displayed as relative addresses, and address 0
and 1 indicate data examples regarding vector A in FIG. 4, and addresses 2 and 3 indicate data examples regarding vector B. Address 5 indicates the jump destination address for jumping to the top of the fifth block. Note that the starting point and ending point of addresses 1 and 3 are indicated by logical coordinates, such as latitude and longitude, or normalized coordinates.

第5図bはリフレツシユメモリの第4ブロツク
のデータ構造を示し、150Wの相対アドレスで示
している。この150Wなる値は、ロジカルデータ
と物理データの変換効率で決めている。アドレス
0〜3がベクトルAに関する情報、アドレス3〜
5がベクトルBに関する情報を示す。更に、アド
レス6は第5ブロツクの先頭アドレスへのジヤン
プ先アドレスを格納してなる。
FIG. 5b shows the data structure of the fourth block of the refresh memory, indicated by relative addresses of 150W. This value of 150W is determined by the conversion efficiency of logical data and physical data. Addresses 0-3 are information regarding vector A, addresses 3-3
5 indicates information regarding vector B. Furthermore, address 6 stores the jump destination address to the start address of the fifth block.

かかるデータ構造におけるCRTに表示中のベ
クトルA,Bのみを変化させる場合のフローチヤ
ートを従来例と比較して説明する。第6図は従来
例のブロツク分割なしの事例でのフローチヤー
ト、第7図は本発明のブロツク分割した事例での
フローチヤートを示す。両図を比較するに、デイ
スプレイ装置側でのベクトル変更のための位置情
報を作成すること、該位置情報をホストコンピユ
ータ側に送出すること、の処理は両者同じであ
る。異なるのはそれ以後の処理である。従来例で
は、変更指示があると、プログラムの座標系でベ
クトルの始点,終点の計算後に表示情報全体を再
編集する。本実施例では全体ではなく、ブロツク
単位に再編集を行う。更に、再編集後、デイスプ
レイ装置に編集後のデータの送出に際して、従来
例では全データ、即ち100nW転送する必要があ
るが、本実施例では第4ブロツクに関する100W
のみとなる。更に、かくして再編集されたデータ
を受けとつたデイスプレイ装置側では、従来例で
は画面全体に関して処理を行い物理データへの変
換を必要とするが(内部プロセツサの働きによつ
て行う)、本実施例では第4ブロツクのみがその
処理対象であり、物理データへの変換が行われ
る。次いで、リフレツシユメモリへの転送も全体
とブロツクとの相異がある。第8図に本実施例で
のメインメモリでの再編集前と再編集後とのデー
タの構成例を示す。図で、Mは追加事項,Nは変
更後の値である。
A flowchart for changing only the vectors A and B displayed on the CRT in such a data structure will be explained in comparison with a conventional example. FIG. 6 is a flowchart of the conventional example without block division, and FIG. 7 is a flowchart of the present invention with block division. Comparing both figures, the processes of creating position information for vector change on the display device side and sending the position information to the host computer side are the same in both figures. The difference is in the subsequent processing. In the conventional example, when a change instruction is given, the entire display information is re-edited after calculating the starting point and ending point of the vector in the coordinate system of the program. In this embodiment, re-editing is performed in blocks rather than in whole. Furthermore, when sending the edited data to the display device after re-editing, in the conventional example it is necessary to transfer all the data, that is, 100nW, but in this embodiment, the 100W for the fourth block is required.
Only. Furthermore, on the display device side that receives the re-edited data, in the conventional example, it is necessary to process the entire screen and convert it into physical data (this is done by the function of an internal processor), but this embodiment In this case, only the fourth block is to be processed and converted into physical data. Next, there is also a difference in transfer to the refresh memory between the whole and the block. FIG. 8 shows an example of the structure of data before and after re-editing in the main memory in this embodiment. In the figure, M is an additional item and N is a value after change.

第9図a,bで従来例と本実施例でのメインメ
モリ内のデータの再編集の比較例を示す。Mは追
加事項,Pはシンボルの符号及び位置を示してい
る。更に、B3,B4,B5はブロツク3,4,
5を示す。a図が従来例、b図が本実施例を示
す。さて、ベクトルAの先頭に矢印表示を追加す
る場合、従来方式の場合は、のメモリ位置に追
加することになるため以後のデータのアドレスが
ズレることになる。従つて、追加又は変更によつ
てデータ量に変化がある場合は表示情報全体を再
編しなければならない。一方、本発明による方式
の場合は、第4ブロツク内のみ再編すればよい。
FIGS. 9a and 9b show a comparative example of re-editing data in the main memory between the conventional example and this embodiment. M indicates additional information, and P indicates the symbol code and position. Furthermore, B3, B4, B5 are blocks 3, 4,
5 is shown. Figure a shows the conventional example, and figure b shows the present embodiment. Now, when adding an arrow display to the beginning of vector A, in the case of the conventional method, it is added to the memory location of , so the addresses of subsequent data will be shifted. Therefore, if the amount of data changes due to additions or changes, the entire displayed information must be reorganized. On the other hand, in the case of the method according to the present invention, only the fourth block needs to be reorganized.

本実施例によるとF3,F4の処理(ホストコン
ピユータ)の対象は1/n (100nW→100W)
になり、ホストコンピユータとデイスプレイ装置
間の表示情報の転送時間も1/nになる。また、
デイスプレイ装置内においても、内蔵プロセツサ
のデータ変換処理対象及びリフレツシユメモリへ
の転送も1/nとなる。従つて、オペレータ操作
に対する画面のレスポンスが速くなる効果があ
る。特に連続操作を行つた場合のオーバシユート
が防げる。
According to this embodiment, the target of F3 and F4 processing (host computer) is 1/n (100nW → 100W)
Therefore, the time required to transfer display information between the host computer and the display device is also reduced to 1/n. Also,
Even within the display device, the data conversion processing target of the built-in processor and the transfer to the refresh memory are also reduced to 1/n. Therefore, there is an effect that the response of the screen to operator operations becomes faster. In particular, overshoot can be prevented when continuous operations are performed.

本発明によれば、画面の一部を変更する場合に
は、変更箇所に対応するデータを格納するメモリ
ブロツクの内容のみを書き変え、転送及び処理を
行うことにより、従来より最大1/nの応答性の
短縮をすることができる効果がある。
According to the present invention, when a part of the screen is changed, only the contents of the memory block storing the data corresponding to the changed part are rewritten, transferred and processed, and the data is reduced by up to 1/n compared to the conventional method. This has the effect of shortening the response time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明によるデイスプレイ装置の基
本構成を示すブロツク図、第2図は、ホストコン
ピユータの内部メモリ、デイスプレイ装置のバツ
フアメモリ及びリフレツシユメモリ、それぞれの
n分割と対応関係を示す図、第3図は、画像の一
部を描き変える場合の各メモリの内容の変化の例
を示す図、第4図は具体的な表示例における各メ
モリ分割を説明する図、第5図a,bはメモリの
第4ブロツク対応のデータ構成を示す図、第6図
は従来のフローチヤート、第7図は本発明の実施
例でのフローチヤート、第8図はメインメモリ内
でのデータ編集前と後とを説明する図、第9図
a,bは従来例と本実施例とのメインメモリ内で
のデータの比較図である。 1…ホストコンピユータ、2…デイスプレイ装
置、3…ホストコンピユータの内部メモリ、4…
バツフアメモリ、5…画像処理プロセツサ、6…
リフレツシユメモリ、7…図形文字発生回路、8
…表示部。
FIG. 1 is a block diagram showing the basic configuration of a display device according to the present invention, FIG. Figure 3 is a diagram showing an example of changes in the contents of each memory when redrawing part of an image, Figure 4 is a diagram explaining each memory division in a specific display example, and Figures 5a and b are diagrams A diagram showing the data structure corresponding to the fourth block of the memory, FIG. 6 is a conventional flowchart, FIG. 7 is a flowchart in an embodiment of the present invention, and FIG. 8 is before and after data editing in the main memory. FIGS. 9a and 9b are diagrams for comparing data in the main memory between the conventional example and the present embodiment. DESCRIPTION OF SYMBOLS 1...Host computer, 2...Display device, 3...Internal memory of host computer, 4...
Buffer memory, 5... Image processing processor, 6...
Refresh memory, 7... Graphic character generation circuit, 8
...Display section.

Claims (1)

【特許請求の範囲】[Claims] 1 ホストコンピユータに接続されて画像表示を
行うデイスプレイ装置において、上記ホストコン
ピユータからの表示用の論理データを一時格納す
るバツフアメモリと、該バツフアメモリに格納さ
れてなる論理データを物理データに変換処理する
画像処理プロセツサと、該プロセツサで処理後の
物理データを格納するリフレツシユメモリと、該
リフレツシユメモリに格納されてなる物理データ
に基づき表示図形用信号を発生する図形文字発生
回路と、該図形文字発生回路の信号をもとに画像
表示する表示部とより成ると共に、上記ホストコ
ンピユータ内のメインメモリと上記バツフアメモ
リと上記リフレツシユメモリとを画像表示用の情
報領域に関してn個のブロツクに分割し、表示中
の画面の変更・修正・追加・削除等の処理を上記
各ブロツク単位に行つてなるデイスプレイ装置。
1. In a display device that is connected to a host computer and displays images, a buffer memory that temporarily stores logical data for display from the host computer, and an image process that converts the logical data stored in the buffer memory into physical data. a processor, a refresh memory that stores physical data processed by the processor, a graphic character generation circuit that generates a display graphic signal based on the physical data stored in the refresh memory, and a graphic character generation circuit that generates a display graphic signal based on the physical data stored in the refresh memory. the main memory, buffer memory and refresh memory in the host computer are divided into n blocks with respect to the information area for displaying the image, and A display device that performs processing such as changing, modifying, adding, and deleting the screen of each of the above blocks.
JP57028962A 1982-02-26 1982-02-26 display device Granted JPS58146931A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57028962A JPS58146931A (en) 1982-02-26 1982-02-26 display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57028962A JPS58146931A (en) 1982-02-26 1982-02-26 display device

Publications (2)

Publication Number Publication Date
JPS58146931A JPS58146931A (en) 1983-09-01
JPS6315617B2 true JPS6315617B2 (en) 1988-04-05

Family

ID=12263035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57028962A Granted JPS58146931A (en) 1982-02-26 1982-02-26 display device

Country Status (1)

Country Link
JP (1) JPS58146931A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1222318A (en) * 1984-07-13 1987-05-26 William J. Fitzgerald, Jr. Method for producing planar geometric projection images
JPH0814851B2 (en) * 1985-08-02 1996-02-14 富士通株式会社 Information processing device
JP2613958B2 (en) * 1990-05-24 1997-05-28 シャープ株式会社 Document editing device

Also Published As

Publication number Publication date
JPS58146931A (en) 1983-09-01

Similar Documents

Publication Publication Date Title
JPH028339B2 (en)
JPH0640340B2 (en) Data display
US6172686B1 (en) Graphic processor and method for displaying a plurality of figures in motion with three dimensional overlay
JPS6315617B2 (en)
JPH07111618B2 (en) Scroll screen display method and device
JPH0562348B2 (en)
JPH06149533A (en) High-speed segment drawing method that reduces drawing processing of segments outside the display area
JPH0546692A (en) Drawing display method
JPS6360671A (en) Image processing device and method
JP3238188B2 (en) Frame memory control device and frame memory control method
JP2503222B2 (en) Image processing device
JPH04160479A (en) Setting system for character string display position
JPH08123936A (en) Map figure display processing method
JP3312699B2 (en) Screen display method using virtual VRAM
JP2671365B2 (en) Character / graphic editing device
JP2829051B2 (en) Character display method
JPH05298377A (en) Input history information processing device
JPS6159484A (en) Segment control system
JPS62133484A (en) Image display unit
JPS6373478A (en) Multi-window display system by display map
JPH0318717B2 (en)
JPS6221193A (en) Display controller for crt display unit
JPS62197873A (en) text processing device
JPH01147593A (en) Automatic window area setting for information retrieving screen
JPS6385978A (en) Graphic editing device