JPS6318800B2 - - Google Patents
Info
- Publication number
- JPS6318800B2 JPS6318800B2 JP54039157A JP3915779A JPS6318800B2 JP S6318800 B2 JPS6318800 B2 JP S6318800B2 JP 54039157 A JP54039157 A JP 54039157A JP 3915779 A JP3915779 A JP 3915779A JP S6318800 B2 JPS6318800 B2 JP S6318800B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- logic
- binary
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Alarm Systems (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は論理装置の状態表示信号伝送システム
に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a status indication signal transmission system for a logic device.
従来、論理装置の機能を拡張し、これに伴つて
表示装置の状態表示器の個数を増加させる場合、
機能拡張前の論理装置や表示装置と、機能拡張後
の論理装置や表示装置との混在を許し相互に接続
可能とするためには、機能拡張後の装置において
も機能拡張前の状態表示信号インタフエースをそ
のまま保持しつつ、これに新しく追加された状態
表示信号線を増設したり、場合によつては新旧２
組の状態表示インタフエースを併設する必要があ
り、しかも新旧装置間接続の互換性を保証するた
めの考慮をしなくてはならず、このためシステム
の価格が高くなるという欠点がある。 Conventionally, when expanding the functionality of a logical device and increasing the number of status indicators on the display device,
In order to allow logical devices and display devices before function expansion to coexist with logical devices and display devices after function expansion and to enable mutual connection, it is necessary to use the status display signal interface before function expansion in the device after function expansion. While keeping the ace as it is, adding a newly added status display signal line to it, or in some cases adding new and old 2
It is necessary to provide a set of status display interfaces, and consideration must be taken to ensure compatibility between the old and new devices, which has the drawback of increasing the cost of the system.
本発明の目的は従来のインタフエースを保存し
なおかつインタフエース用の信号線を増加させる
ことなく状態表示信号数の増大を可能にする状態
表示信号伝送システムを提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a status display signal transmission system that preserves the conventional interface and allows the number of status display signals to be increased without increasing the number of signal lines for the interface.
本発明のシステムは、予め定めたパルス幅およ
びパルス間隔を有する信号を第１の２値状態信号
の論理状態に応じて発生するパルス発生回路と、
このパルス発生回路の出力信号と第２の２値状態
信号との排他的論理和をとる排他的論理和回路と
を有しこの排他的論理和回路の出力を出力信号と
する論理装置と、
この論理装置の出力信号を伝送する伝送線と、
この伝送線を介して与えられる前記論理装置の
出力信号に基づいて駆動信号を出力する第１の駆
動回路と、この第１の駆動回路からの駆動信号に
応答して前記第２の２値状態信号を表示する第１
の表示回路と、前記伝送線を介して送られる前記
論理装置から出力信号に基づいて該出力信号のパ
ルス間隔より短いパルス幅でしかも前記第１の表
示回路で可視表示できるパルス幅よりも長いパル
ス幅を有する信号を出力するパルス幅変換回路
と、この変換回路の出力信号に基づいて駆動信号
を出力する第２の駆動回路と、この第２の駆動回
路からの駆動信号に対応して前記第１の２値状態
信号を表示する第２の表示回路とを有する表示装
置とから構成されている。 The system of the present invention includes a pulse generation circuit that generates a signal having a predetermined pulse width and pulse interval according to a logic state of a first binary state signal;
a logic device comprising an exclusive OR circuit that takes an exclusive OR of the output signal of the pulse generation circuit and a second binary state signal, and whose output signal is the output of the exclusive OR circuit; A transmission line that transmits an output signal of a logic device; a first drive circuit that outputs a drive signal based on an output signal of the logic device provided via the transmission line; and a drive from the first drive circuit. a first displaying said second binary state signal in response to a signal;
a display circuit, and a pulse having a pulse width shorter than the pulse interval of the output signal based on an output signal from the logic device sent via the transmission line, but longer than a pulse width that can be visually displayed by the first display circuit. a pulse width conversion circuit that outputs a signal having a width, a second drive circuit that outputs a drive signal based on the output signal of this conversion circuit, and a and a second display circuit that displays a binary state signal of 1.
次に本発明について図面を参照して詳細に説明
する。 Next, the present invention will be explained in detail with reference to the drawings.
本発明の第１の実施例の論理装置部分を第１図
ａに、表示装置部分を第１図ｂに示す。第１図ａ
の論理装置において、状態表示伝送信号の発生回
路は、パルス幅ｔで繰り返し周期T1のパルスを
発生する発生器１、この発生器１からのパルスと
第２の２値信号２２との論理積をとる論理積回路
２、この論理積回路２の出力２３と第１の２値信
号２１との排他的論理和をとる排他的論理和回路
３とから構成され、排他的論理和回路３の出力を
出力端子４から表示装置への状態表示伝送信号と
して出力している。 A logic device portion of a first embodiment of the present invention is shown in FIG. 1a, and a display device portion is shown in FIG. 1b. Figure 1a
In the logic device, the generation circuit of the status display transmission signal includes a generator 1 that generates a pulse with a pulse width t and a repetition period T 1 , and a logical product of the pulse from the generator 1 and a second binary signal 22. an exclusive OR circuit 3 that takes an exclusive OR of the output 23 of the AND circuit 2 and the first binary signal 21; is outputted from the output terminal 4 as a status display transmission signal to the display device.
第１図ｂに示される表示装置は、状態表示伝送
信号が与えられる入力端子５、入力端子５に接続
されたランプ駆動回路６、このランプ駆動回路６
に接続された第１の２値状態ランプ７、前記入力
端子５に接続された単安定パルス発生器８、この
単安定パルス発生器８に接続されたランプ駆動回
路９、およびこのランプ駆動回路９に接続された
第２の２値状態表示ランプ１０とから構成されて
いる。 The display device shown in FIG. 1b includes an input terminal 5 to which a status display transmission signal is applied, a lamp drive circuit 6 connected to the input terminal 5, and
a first binary state lamp 7 connected to said input terminal 5; a monostable pulse generator 8 connected to said input terminal 5; a lamp drive circuit 9 connected to said monostable pulse generator 8; and a second binary status display lamp 10 connected to.
状態表示伝送信号は論理装置の出力端子４から
表示装置の入力端子５へ１本の信号線を介して伝
送される。 The status display transmission signal is transmitted from the output terminal 4 of the logic device to the input terminal 5 of the display device via one signal line.
次に本実施例の動作を第１図ｃのタイムチヤー
トに従つて以下詳細に説明する。 Next, the operation of this embodiment will be explained in detail below with reference to the time chart shown in FIG. 1c.
最初の２つの２値信号２１および２２がともに
論理“０”のときは論理積回路２および排他的論
理和回路３の出力信号２３および２４がともに論
理“０”で伝送信号は論理“０”となる。このと
き、ランプ駆動回路６および９はともに作動せず
ランプ７および１０はともに点灯しない。 When the first two binary signals 21 and 22 are both logic "0", the output signals 23 and 24 of the AND circuit 2 and the exclusive OR circuit 3 are both logic "0", and the transmission signal is logic "0". becomes. At this time, lamp drive circuits 6 and 9 are both inoperative and lamps 7 and 10 are not lit.
次に、第１の２値信号２１が論理“０”で第２
の２値信号２２が論理“１”のときは、論理積回
路２の出力２３にはパルス発生器１の出力状態が
そのまま現われ、さらに、排他的論理和回路３は
極性を反転することなくこのパルスを通過させ
る。このため、伝送信号２４はパルス幅ｔおよび
繰返し周期T1の連続パルスとなる。このとき、
表示装置では該伝送信号２４と同じ波形でランプ
７が駆動されるが、繰返し周期T1に比較してパ
ルス幅ｔが十分小さいために点灯には到らない。
すなわち、ランプ７は第１の２値信号２１の論理
“０”状態に対応して点灯しない。一方、前記伝
送信号は単安定パルス発生器８を周期T1で起動
する。該単安定パルス発生器８の出力パルス幅
T2を周期T1より少し小さい値に選んでおくと、
このパルスによりランプ１０を点灯させることが
できる。すなわち、第２の２値信号２２の論理
“１”状態に対応してランプ１０が点灯する。 Next, the first binary signal 21 is logic “0” and the second
When the binary signal 22 is logic "1", the output state of the pulse generator 1 appears as it is at the output 23 of the AND circuit 2, and furthermore, the exclusive OR circuit 3 outputs this without reversing the polarity. Pass the pulse. Therefore, the transmission signal 24 becomes a continuous pulse with a pulse width t and a repetition period T 1 . At this time,
In the display device, the lamp 7 is driven with the same waveform as the transmission signal 24, but it does not turn on because the pulse width t is sufficiently small compared to the repetition period T1 .
That is, the lamp 7 does not light up in response to the logic "0" state of the first binary signal 21. Meanwhile, the transmission signal activates the monostable pulse generator 8 with a period T 1 . Output pulse width of the monostable pulse generator 8
If we choose T 2 to be a little smaller than the period T 1 , we get
The lamp 10 can be lit by this pulse. That is, the lamp 10 is turned on in response to the logic "1" state of the second binary signal 22.
次に、第１の２値信号２１が論理“１”、第２
の２値信号２２が論理“０”のときは伝送信号が
論理“１”となり第１の２値信号２１の論理
“１”状態に対応してランプ７が点灯する。一方
論理“１”レベルの伝送信号は単安定パルス発生
器８を起動することはないのでランプ１０は第２
の２値信号の論理“０”状態に対応して点灯しな
い。最後に第１の２値信号が論理“１”で第２の
２値信号が論理“１”のときは伝送信号がパルス
幅〔T1−Ｔ〕、繰返し周期T1の連続パルスとな
り、繰返し周期に比してパルス幅がそれほど小さ
くないためランプ７が点灯し、また繰返し周期
T1で単安定パルス発生器８が起動されランプ１
０が点灯する。 Next, the first binary signal 21 is logic “1” and the second
When the binary signal 22 is at logic "0", the transmission signal becomes logic "1" and the lamp 7 is lit in response to the logic "1" state of the first binary signal 21. On the other hand, since the transmission signal of logic "1" level does not activate the monostable pulse generator 8, the lamp 10 is
It does not light up in response to the logic "0" state of the binary signal. Finally, when the first binary signal is logic "1" and the second binary signal is logic "1", the transmission signal becomes a continuous pulse with a pulse width [T 1 - T] and a repetition period T 1 , and is repeated. Lamp 7 lights up because the pulse width is not so small compared to the cycle, and the repetition cycle
Monostable pulse generator 8 is started at T 1 and lamp 1
0 lights up.
次に、本実施例を従来の１状態信号を１信号線
で状態表示するときに用いる例について説明す
る。 Next, an example in which this embodiment is used to display a conventional one-state signal using one signal line will be described.
第１の場合として、従来の論理装置が前記第１
の２値信号２１に相当する状態信号のみを第１図
ｂの表示装置に伝送することを説明する。この場
合、論理装置からの状態表示伝送信号は前記実施
例の第２の２値信号２２が論理“０”のときの第
１の２値信号２１の２値状態に一致し、表示装置
のランプ７が論理装置の状態信号に対応して点滅
する。 In a first case, the conventional logic device
It will be explained that only the status signal corresponding to the binary signal 21 of is transmitted to the display device of FIG. 1b. In this case, the status display transmission signal from the logic device matches the binary state of the first binary signal 21 when the second binary signal 22 of the embodiment is logic "0", and the display device lamp 7 flashes in response to the logic device status signal.
第２の場合として、第１図ａの論理装置に従来
の表示装置が接続された場合を説明する。このと
き、論理装置は２個の２値信号２１および２２を
有し、前記実施例の通りの伝送信号を従来の表示
装置に伝送する。しかしながら、従来の表示装置
では伝送信号入力端子とこれに接続されたランプ
駆動回路とこれにより駆動されるランプから構成
されているため、表示装置のランプは論理装置の
第１の２値信号２１の２値状態により点滅するの
は前記実施例と同様である。 As a second case, a case will be described in which a conventional display device is connected to the logic device shown in FIG. 1a. At this time, the logic device has two binary signals 21 and 22 and transmits the transmission signal as in the above embodiment to the conventional display device. However, since the conventional display device consists of a transmission signal input terminal, a lamp drive circuit connected to the transmission signal input terminal, and a lamp driven by the transmission signal input terminal, the lamp of the display device receives the first binary signal 21 of the logic device. The blinking according to the binary state is the same as in the previous embodiment.
次に本発明の第２の実施例について説明する。 Next, a second embodiment of the present invention will be described.
本発明の第２の実施例は、第１図ａで示される
論理装置と、第２図ａで示される表示装置と、こ
の両者を接続する状態信号伝送線とで構成され
る。 A second embodiment of the present invention is comprised of a logic device shown in FIG. 1a, a display device shown in FIG. 2a, and a status signal transmission line connecting the two.
第１の実施例と本実施例の主たる相違点は、第
１の実施例が表示器として比較的応答の遅い白熱
ランプを使用していたのに対し、本実施例では表
示器として応答の速い発光ダイオードを用いてい
ることにある。この結果、表示器駆動回路に遅延
特性を持たせて使用する表示器の特性に表示器駆
動回路の特性を一致させている。 The main difference between the first embodiment and this embodiment is that the first embodiment uses an incandescent lamp, which has a relatively slow response, as an indicator, whereas this embodiment uses an incandescent lamp, which has a quick response, as an indicator. The reason is that it uses light emitting diodes. As a result, the display drive circuit is provided with delay characteristics so that the characteristics of the display drive circuit match those of the display used.
次に、第２図ａで示される表示装置は、状態表
示伝送信号入力端子１１、この入力端子１１に接
続された第１の表示器駆動回路１２、この第１の
表示器駆動回路１２で駆動される発光ダイオード
１３、前記入力端子１１に接続された再トリガ可
能型単安定パルス発生器１４、この再トリガ可能
型単安定パルス発生器１４に接続された第２の表
示器駆動回路１５およびこの第２の表示器駆動回
路１５で駆動される発光ダイオード１６から構成
されている。 Next, the display device shown in FIG. a light emitting diode 13 connected to the input terminal 11, a retriggerable monostable pulse generator 14 connected to the input terminal 11, a second display drive circuit 15 connected to the retriggerable monostable pulse generator 14; It is composed of a light emitting diode 16 driven by a second display drive circuit 15.
次に本実施例の動作を第２図ｂのタイムチヤー
トに従つて詳細に説明する。 Next, the operation of this embodiment will be explained in detail with reference to the time chart shown in FIG. 2b.
最初に第１の２値信号２１および第２の２値信
号２２がともに論理“０”のときの伝送信号は論
理“０”であり、表示器駆動回路１２の出力は論
理“０”となり発光ダイオード１３は点灯しな
い。このとき再トリガ可能型単安定パルス発生器
１４も起動されることなく発光ダイオード１６も
点灯しない。 Initially, when both the first binary signal 21 and the second binary signal 22 are logic "0", the transmission signal is logic "0", and the output of the display drive circuit 12 becomes logic "0" and emits light. Diode 13 does not light up. At this time, the retriggerable monostable pulse generator 14 is not activated and the light emitting diode 16 is not lit.
次に、第１の２値信号２１が論理“０”で第２
の２値信号が論理“１”のときは、表示器駆動回
路の時定数がパルス幅ｔより大きく選ばれている
ために第１の表示器の駆動回路１２の入力電圧は
閾値を超えることがなく、第１の２値信号２１に
対応する発光ダイオード１３は点灯しない。一
方、再トリガ可能型単安定パルス発生器１４はそ
の時定数T3が、繰り返しトリガ周期T1より大き
く選ばれているため連続した論理“１”レベルを
出力する。これにより発光ダイオード１６が第２
の２値信号２２の論理“１”状態に対応して点灯
する。 Next, the first binary signal 21 is logic “0” and the second
When the binary signal is logic "1", the input voltage of the first display drive circuit 12 cannot exceed the threshold value because the time constant of the display drive circuit is selected to be larger than the pulse width t. Therefore, the light emitting diode 13 corresponding to the first binary signal 21 does not light up. On the other hand, the retriggerable monostable pulse generator 14 outputs a continuous logic "1" level because its time constant T 3 is selected to be larger than the repeated trigger period T 1 . This causes the light emitting diode 16 to switch to the second
The light is turned on in response to the logic "1" state of the binary signal 22.
次に、第１の２値信号２１が論理“１”で第２
の２値信号２２が論理“０”のときは、表示器駆
動回路１２の出力がやや遅れて伝送信号に追随し
て論理“１”となり、第１の２値信号２１の論理
“１”状態に対応して発光ダイオード１３が点灯
する。この遅延は通常の状態表示には問題となら
ない極微の値とすることができる。一方、再トリ
ガ可能型単安定パルス発生器１４は起動されるこ
とがなくその出力は論理“０”となり、第２の２
値信号２２の論理“０”状態に対応して点灯しな
い。 Next, the first binary signal 21 is logic “1” and the second
When the binary signal 22 of the first binary signal 22 is logic "0", the output of the display drive circuit 12 follows the transmission signal with a slight delay and becomes logic "1", and the first binary signal 21 is in the logic "1" state. In response to this, the light emitting diode 13 lights up. This delay can be set to an extremely small value that does not pose a problem for normal status display. On the other hand, the retriggerable monostable pulse generator 14 is not activated and its output becomes logic "0", and the second two
It does not light up in response to a logic "0" state of value signal 22.
最後に、第１の２値信号２１および第２の２値
信号２２がともに論理“１”のときは、表示器駆
動回路１２および１５の出力ともに論理“１”と
なり発光ダイオード１３および１６がともに点灯
する。 Finally, when the first binary signal 21 and the second binary signal 22 are both logic "1", the outputs of the display drive circuits 12 and 15 are both logic "1", and the light emitting diodes 13 and 16 are both turned on. Light.
本発明には、１本の状態信号伝送線を使用して
二つの２値状態信号を伝送可能とするとともに１
本の状態信号伝送線で１つの２値状態信号を伝送
する装置に対して信号伝送線路の追加ないしはイ
ンタフエースの変更を行うことなく２つの２値信
号の表示を実現できるという効果がある。 In the present invention, two binary state signals can be transmitted using one state signal transmission line, and one
This has the effect that display of two binary signals can be realized without adding a signal transmission line or changing the interface for a device that transmits one binary status signal using a regular status signal transmission line.
第１図ａは本発明の一実施例の論理装置の構成
を示す図、第１図ｂは同実施例の表示装置の構成
を示す図、第１図ｃは本実施例の詳細な動作を説
明するためのタイムチヤート、第２図ａは第２の
実施例の表示装置の構成を示す図および第２図ｂ
はその動作を説明するためのタイムチヤートであ
る。
１……パルス発生器、２……論理積回路、３…
…排他的論理和回路、４……伝送信号出力端子、
５……伝送信号入力端子、６，９……ランプ駆動
回路、７，１０……状態表示ランプ、８……単安
定パルス発生器、１１……伝送信号入力端子、１
２，１５……表示器駆動回路、１３，１６……状
態表示発光ダイオード、１４……再トリガ可能型
単安定パルス発生器。
FIG. 1a shows the configuration of a logic device according to an embodiment of the present invention, FIG. 1b shows the configuration of a display device according to the same embodiment, and FIG. 1c shows the detailed operation of this embodiment. Time charts for explanation, FIG. 2a is a diagram showing the configuration of the display device of the second embodiment, and FIG. 2b
is a time chart to explain its operation. 1... Pulse generator, 2... AND circuit, 3...
...Exclusive OR circuit, 4...Transmission signal output terminal,
5... Transmission signal input terminal, 6, 9... Lamp drive circuit, 7, 10... Status display lamp, 8... Monostable pulse generator, 11... Transmission signal input terminal, 1
2, 15...Display drive circuit, 13, 16...Status display light emitting diode, 14...Retriggerable monostable pulse generator.
Claims (1)
るパルスからなる信号を第１の２値信号の論理状
態に対応して発生するパルス発生回路と、このパ
ルス発生回路の出力信号と第２の２値信号との排
他的論理和をとる排他的論理和回路とを有しこの
排他的論理和回路の出力を出力信号とする論理装
置と、 この論理装置の出力信号を伝送する伝送線と、 この伝送線を介して与えられる前記論理装置の
出力信号に基づいて駆動信号を出力する第１の駆
動回路と、この第１の駆動回路からの駆動信号に
応答して前記第２の２値信号の論理状態を表示す
る第１の表示回路と、前記伝送線を介して送られ
る前記論理装置からの出力信号に基づいて該出力
信号のパルス間幅よりも短いパルス幅でしかも前
記第１の表示回路で可視表示できるパルス幅より
も長いパルス幅を有する信号を出力するパルス幅
変換回路と、この変換回路の出力信号に基づいて
駆動信号を出力する第２の駆動回路と、この第２
の駆動回路からの駆動信号に対応して前記第１の
２値信号の論理状態を表示する第２の表示回路と
を有する表示装置とを含むことを特徴とする状態
表示信号伝送システム。[Claims] 1. A pulse generation circuit that generates a signal consisting of pulses having a predetermined pulse width and pulse interval in accordance with the logic state of a first binary signal, and an output signal of this pulse generation circuit. a logic device that has an exclusive OR circuit that takes an exclusive OR with a second binary signal, and uses the output of the exclusive OR circuit as an output signal; and a transmission that transmits the output signal of the logic device. a first drive circuit that outputs a drive signal based on the output signal of the logic device applied via the transmission line; a first display circuit that displays a logic state of a binary signal; and a first display circuit that displays a logic state of a binary signal based on an output signal from the logic device sent via the transmission line, and a first display circuit that has a pulse width shorter than the interpulse width of the output signal; a pulse width conversion circuit that outputs a signal having a pulse width longer than the pulse width that can be visually displayed by the first display circuit; a second drive circuit that outputs a drive signal based on the output signal of this conversion circuit; 2
and a second display circuit that displays the logic state of the first binary signal in response to a drive signal from the drive circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3915779A JPS55131897A (en) | 1979-03-30 | 1979-03-30 | Status indication signal transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3915779A JPS55131897A (en) | 1979-03-30 | 1979-03-30 | Status indication signal transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55131897A JPS55131897A (en) | 1980-10-14 |
| JPS6318800B2 true JPS6318800B2 (en) | 1988-04-20 |
Family
ID=12545269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3915779A Granted JPS55131897A (en) | 1979-03-30 | 1979-03-30 | Status indication signal transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55131897A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042198A (en) * | 1983-08-16 | 1985-03-06 | Keisebun:Kk | Rudder |
| JPS60113799A (en) * | 1983-11-26 | 1985-06-20 | Keisebun:Kk | Rudder |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5011474U (en) * | 1973-05-28 | 1975-02-05 |
-
1979
- 1979-03-30 JP JP3915779A patent/JPS55131897A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55131897A (en) | 1980-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5817253U (en) | Vehicle rear confirmation device | |
| US3742447A (en) | Digital indicating and control apparatus and method | |
| JPS6318800B2 (en) | ||
| GB2115966A (en) | Fire alarm system | |
| US3855572A (en) | Tachometer | |
| US3810150A (en) | Navigational light system | |
| JP2995664B2 (en) | Information display device | |
| US4016552A (en) | Dual polarity pulse detection circuit with variable voltage threshold | |
| US5877929A (en) | Break display apparatus for semiconductor switching element incorporating overcurrent/overheating protection function | |
| GB2059078A (en) | Improvements in or relating to phase sequence indicators | |
| JPH0142089B2 (en) | ||
| JPH0314855Y2 (en) | ||
| JPS5819839Y2 (en) | lamp test circuit | |
| SU1114994A1 (en) | Device for checking and adjusting digital units | |
| SU1525631A1 (en) | Device for checking transformer windings | |
| JPS5987591A (en) | 2-wire transmission type display | |
| KR880003550Y1 (en) | Simultaneous display circuit in reset and power-on states | |
| SU1317475A1 (en) | Digital indication device with checking | |
| SU849490A1 (en) | Device for functional check of binary counters | |
| SU403049A1 (en) | COVER VOLTAGE CONVERTER | |
| KR960005585Y1 (en) | Order driving device for segement display apparatus | |
| JPS5840473Y2 (en) | display device | |
| RU1817047C (en) | Device for testing serviceability of module of amplification system of radioelectronic equipment | |
| JPH033083U (en) | ||
| SU674226A1 (en) | Device for monitoring wire communication system elements |