Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6320015B2 - - Google Patents
[go: Go Back, main page]

JPS6320015B2 - - Google Patents

Info

Publication number
JPS6320015B2
JPS6320015B2 JP53102825A JP10282578A JPS6320015B2 JP S6320015 B2 JPS6320015 B2 JP S6320015B2 JP 53102825 A JP53102825 A JP 53102825A JP 10282578 A JP10282578 A JP 10282578A JP S6320015 B2 JPS6320015 B2 JP S6320015B2
Authority
JP
Japan
Prior art keywords
field
alignment
mark
cpu
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53102825A
Other languages
Japanese (ja)
Other versions
JPS5530811A (en
Inventor
Sumio Hosaka
Hajime Hayakawa
Kenichi Asanami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Original Assignee
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHO ERU ESU AI GIJUTSU KENKYU KUMIAI filed Critical CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority to JP10282578A priority Critical patent/JPS5530811A/en
Publication of JPS5530811A publication Critical patent/JPS5530811A/en
Publication of JPS6320015B2 publication Critical patent/JPS6320015B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明は、ベクタスキヤン方式の電子線描画に
おける1フイールドアライメント法に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a one-field alignment method in vector scan electron beam lithography.

以下に、従来の1フイールドアライメント法の
一例について説明する。
An example of a conventional one-field alignment method will be described below.

電子線描画装置等の計算機を用いて電子ビーム
偏向手段により試料上にパターン描画する場合、
制御回路による歪および偏向手段による歪などが
入り、電子ビームが照射される試料面上の座標
(U、V)と計算機が指定したCPUフイールドの
座標(x、y)とが一致せず両者の間には、下記
の(1)式の関係が成立する。
When drawing a pattern on a sample using an electron beam deflection means using a computer such as an electron beam drawing device,
Due to distortion caused by the control circuit and distortion caused by the deflection means, the coordinates (U, V) on the sample surface to which the electron beam is irradiated do not match the coordinates (x, y) of the CPU field specified by the computer, and both The following relationship (1) holds true between them.

U=(1+A)x+By+Cxy+D V=Ex+(1+F)y+Gxy+H……(1) 但し、A〜Hは歪の種類と大きさを示す歪係数
である。したがつて、 ΔU=Ax+By+Cxy+D ΔV=Ex+Fy+Gxy+H……(1)′ で表わされる歪量だけ制御系で補正する必要があ
る。
U=(1+A)x+By+Cxy+D V=Ex+(1+F)y+Gxy+H...(1) However, A to H are distortion coefficients indicating the type and magnitude of distortion. Therefore, it is necessary to correct the amount of distortion expressed by ΔU=Ax+By+Cxy+D ΔV=Ex+Fy+Gxy+H (1)′ using the control system.

第1図にベクタスキヤン方式の電子線描画装置
の制御系のブロツク図を示す。なお、第1図はx
軸の制御系のみ示したもので、y軸の制御系はx
軸の制御系と同様であるので省略した。
FIG. 1 shows a block diagram of the control system of a vector scan type electron beam lithography system. In addition, in Figure 1, x
Only the axis control system is shown; the y-axis control system is
This is omitted because it is the same as the axis control system.

図において、計算機1のCPUフイールドの座
標(x、y)は図形発生器2によりベクタスキヤ
ンによる図形の線要素の始点、終点がD/A変換
器3に設定される。D/A変換器3で上記の始
点、終点がアナログ値に変換され、直線発生器4
の積分回路によりビーム走査信号が形成される。
この信号は自動補正回路5において、上記(1)′で
表わされる歪量だけ補正される。すなわち計算機
1から上記A〜Hを決定する補正係数a〜hを掛
算器11及び加算器12に設定することにより補
正される。その後、補正された走査信号はさらに
高次の歪項を対象とした歪補正回路6および偏向
増幅器7を経て、偏向コイル8を励磁して電子ビ
ーム9を偏向する。この時、電子ビーム9は計算
機1で指定された始点から終点まで走査され、描
画が実行される。なお、13はシフト補正を行な
うための直流電源を示す。
In the figure, the coordinates (x, y) of the CPU field of the computer 1 are set by the graphic generator 2 to the D/A converter 3 as the starting and ending points of the line elements of the graphic by vector scanning. The D/A converter 3 converts the above start point and end point into analog values, and the linear generator 4
A beam scanning signal is formed by the integrating circuit.
This signal is corrected by the amount of distortion expressed by (1)' above in the automatic correction circuit 5. That is, correction is performed by setting correction coefficients a to h, which determine the above-mentioned A to H, from the computer 1 to the multiplier 11 and the adder 12. Thereafter, the corrected scanning signal passes through a distortion correction circuit 6 for higher-order distortion terms and a deflection amplifier 7, and excites a deflection coil 8 to deflect an electron beam 9. At this time, the electron beam 9 is scanned from the starting point to the ending point designated by the computer 1, and drawing is executed. Note that 13 indicates a DC power supply for performing shift correction.

このシステムにおいて、(1)式内のA〜Hは制御
系および偏向系よりなる歪係数のゲイン(Gain)
成分αa〜αh及び歪係数のオフセツト(Offset)成
分βa〜βhとパラメータa〜hとにより、近似的に
次式で表わされる。
In this system, A to H in equation (1) are the distortion coefficient gains (Gain) of the control system and deflection system.
It is approximately expressed by the following equation using components α a to α h , offset components β a to β h of distortion coefficients, and parameters a to h.

A= aαa+βa(振幅補正項) B= bαb+βb(回転補正項) C= cαc+βc(台形補正項) D= dαd+βd(シフト補正項) E= eαe+βe(回転補正項) F= fαf+βr(振幅補正項) G= gαg+βg(台形補正項) H= hαh+βh(シフト補正項)……(2) そこで自動補正回路5にはA〜Hの値を直接設
定するのではなく、パラメータa〜hを補正係数
として計算機1から入力する。
A= a α a + β a (amplitude correction term) B= b α b + β b (rotation correction term) C= c α cc (keystone correction term) D= d α d + β d (shift correction term) E= e α ee (rotation correction term) F= f α fr (amplitude correction term) G= g α gg (keystone correction term) H= h α hh (shift correction term)……(2 ) Therefore, instead of directly setting the values A to H to the automatic correction circuit 5, the parameters a to h are input from the computer 1 as correction coefficients.

ところで従来の1フイールドアライメント法
は、チツプ毎に系の歪係数のゲイン成分αa〜αh
算出して、自動補正係数a〜hを決定している。
具体的な算出方法は次の様である。
By the way, in the conventional one-field alignment method, the gain components α a to α h of the distortion coefficients of the system are calculated for each chip to determine the automatic correction coefficients a to h.
The specific calculation method is as follows.

今、アライメントを行おうとするチツプの4隅
にチツプの合せマークがある場合を考える。
Now, let us consider a case where there are alignment marks on the four corners of the chip to be aligned.

まず、αa〜αhを求める。自動補正回路5にa〜
h=+1を設定して電子ビームを走査し、電子ビ
ームが合せマーク上を通過した時のCPUフイー
ルドの座標(x+、y+)を求める。この操作を4
隅の合せマークの各々について行い、4個の
CPUフイールドの座標(x+ i、y+ i)(i=1〜4)
を求める。
First, find α a to α h . Automatic correction circuit 5 a~
Set h=+1, scan the electron beam, and find the coordinates (x + , y + ) of the CPU field when the electron beam passes over the alignment mark. Do this operation 4
Do this for each corner alignment mark, making 4
Coordinates of CPU field (x + i , y + i ) (i = 1 to 4)
seek.

次に、自動補正回路5にa〜h=−1を設定し
て同様の操作を行い、さらに4個のCPUフイー
ルドの座標(x- i、y- i)(i=1〜4)を求める。
Next, set a to h = -1 in the automatic correction circuit 5 and perform the same operation to further obtain the coordinates (x - i , y - i ) (i = 1 to 4) of the four CPU fields. .

尚、マーク位置の算出方法は電子ビームをマー
ク上を走査して得られる検出信号パターンの重心
位置でCPUフイールドの座標を基準として表わ
される既知の方法を使用している。
Note that the mark position is calculated using a known method in which the position of the center of gravity of the detection signal pattern obtained by scanning the mark with an electron beam is expressed with the coordinates of the CPU field as a reference.

ここで、4つの合せマークの試料面上での座標
を(Ui、Vi)(i=1〜4)とすると、 (1)式より(3)式を得る。
Here, if the coordinates of the four alignment marks on the sample surface are (U i , V i ) (i=1 to 4), then equation (3) is obtained from equation (1).

Ui=(1+A+)xi ++B+yi ++C+xi +yi ++D+ Vi=E+xi ++(1+F+)y++G+xi +yi ++H+(3a) Ui=(1+A-)xi -+B-yi -+C-xi -yi -+D- Vi=E-xi -+(1+F-)yi -+G-xi -yi -+H-(3b) ただし、A+〜H+、A-〜H-は(2)式に於いて、
それぞれa〜h=+1、a〜h=−1とした値で
ある。
U i = (1+A + )x i + +B + y i + +C + x i + y i + +D + V i =E + x i + +(1+F + )y + +G + x i + y i + +H + (3a) U i = (1+A - )x i - +B - y i - +C - x i - y i - +D - V i =E - x i - +(1+F - )y i - +G - x i - y i - +H - (3b) However, A + ~H + and A - ~H - in equation (2),
The values are a to h=+1 and a to h=-1, respectively.

さらに、(3)式より次式を得ることができる。 Furthermore, the following equation can be obtained from equation (3).

(1+A+)xi ++B+yi ++C+xi +yi ++D+ =(1+A-)xi -+B-yi -+C-xi -yi - +D- (4a) E+xi ++(1+F+)yi ++G+xi +yi ++H+ =E-xi -+(1+F-)yi -+G-xi -yi - +H- (4b) (2)式及びシステムがα>βを満足するならばβ
項は無視できるので、(4)式は(5)式となる。
(1+A + )x i + +B + y i + +C + x i + y i + +D + = (1+A - )x i - +B - y i - +C - x i - y i - +D - (4a) E + x i + + (1+F + )y i + +G + x i + y i + +H + =E - x i - +(1+F - )y i - +G - x i - y i - +H - (4b) (2 ) and the system satisfies α>β, then β
Since the term can be ignored, equation (4) becomes equation (5).

αa(xi ++xi -)+αb(yi ++yi -)+αc(xi +yi ++xi -
yi -)+2αd=xi -−xi + αa(xi ++xi -)+αb(yi ++yi -)+αc(xi +yi ++xi -
yi -)+2αd=xi -−xi + αe(xi ++xi -)+αf(yi ++yi -)+αg(xi +yi ++xi -
yi -)+2αh=yi -−yi + (5) (5)式は(i=1、…4)であるので8個の方程
式が得られ、αa〜αhが算出される。
α a (x i + +x i - ) + α b (y i + +y i - ) + α c (x i + y i + +x i -
y i - ) + 2α d = x i - −x i + α a (x i + +x i - ) + α b (y i + +y i - ) + α c (x i + y i + +x i -
y i - ) + 2α d = x i - −x i + α e (x i + +x i - ) + α f (y i + +y i - ) + α g (x i + y i + +x i -
y i - ) + 2α h = y i - −y i + (5) Since equation (5) is (i = 1,...4), eight equations are obtained and α a ~ α h are calculated. .

次にαa〜αhが決定された場合のa〜hを算出す
る。4隅の合せマークのCPUフイールドでの座
標を(xi、yi)(i=1〜4)とした場合、補正
を行なわないときは試料上での各合せマークの座
標は Ui′=(1+A)xi+Byi+Cxiyi+D Vi′=Exi+(1+F)yi+Gxiyi+H (5)′ となる。この(Ui′、Vi′)が合せマークの実際の
座標と一致するようにA〜Hを定める。すなわち
a〜hを決定すればよいから、(3)式及び(5′)式
よりUi=Ui′、V=Vi′として xiαaa+yiαb+xiyiαcC+αdd=1/2{(xi ++x
i -−2xi)+αa(xi +−xi -) +αb(yi +−yi -)+αc(xi +yi +−xi -yT -)}(6a) xiαea+yiαf+xiyiαgC+αhd=1/2{(yi ++y
i -−2yi)+αe(xi +−xi -) +αf(yi +−yi -)+αg(xi +yi +−xi -yi -)}(6b) (i=1、…、4) が得られる。
Next, a to h are calculated when α a to α h are determined. If the coordinates of the alignment marks at the four corners in the CPU field are (x i , y i ) (i = 1 to 4), then the coordinates of each alignment mark on the sample are U i '= if no correction is performed. (1+A)x i +By i +Cx i y i +D V i ′=Ex i +(1+F)y i +Gx i y i +H (5)′. A to H are determined so that (U i ′, V i ′) match the actual coordinates of the registration mark. In other words, since it is only necessary to determine a to h, from equations (3) and (5'), as U i = U i ′ and V = V i ′, x i α a a + y i α b + x i y i α c C + α d d=1/2 {(x i + +x
i - −2x i ) + α a (x i + −x i - ) + α b (y i + −y i - ) + α c (x i + y i + −x i - y T - )} (6a) x i α e a+y i α f +x i y i α g C+α h d=1/2 {(y i + +y
i - −2y i )+α e (x i + −x i - ) +α f (y i + −y i - )+α g (x i + y i + −x i - y i - )}(6b) ( i=1,...,4) is obtained.

但し、β項はα>βの関係より無視した。 However, the β term was ignored due to the relationship α>β.

従つて、(6)式において8個の方程式が得られる
ので自動補正回路5に設定するa〜hの値が算出
される。
Therefore, since eight equations are obtained in equation (6), the values of a to h to be set in the automatic correction circuit 5 are calculated.

以上の方法が従来から採用されていた。しかし
ながら、この方法は1チツプ毎に8回のマーク検
出を行つて系の歪係数の成分αa〜αhを算出してい
るため、マーク検出回数が非常に多くなり、1フ
イールドアライメントに非常に時間がかかる、な
どの不利点を有する。
The above-mentioned method has been employed in the past. However, since this method performs mark detection eight times for each chip to calculate the distortion coefficient components α a to α h of the system, the number of mark detections becomes extremely large, making it extremely difficult to achieve one field alignment. It has disadvantages such as being time consuming.

本発明は、上記の点に着目してなされたもので
あり、ベクタスキヤン方式の電子線描画装置を制
御するCPUフイールドと描画フイールドとを一
致させるよう制御系を補正する方法において、マ
ーク検出および補正時間の短縮化および高精度化
を計ることを目的とするものである。
The present invention has been made with attention to the above points, and is a method for correcting a control system so as to match a CPU field and a drawing field that control a vector scan type electron beam drawing apparatus. The purpose of this is to shorten and improve accuracy.

上記の目的を達成するために、本発明には
CPUフイールドと描画フイールドとを一致させ
るための1フイールドアライメントを行う前に、
制御系にCPUフイールドと描画フイールドを絶
対寸法で一致させる手法すなわち絶対寸法較正を
施しその制御系およびビーム偏向系の各補正項の
ゲイン成分とオフセツト成分を算出し、補正回路
設定パラメータによりCPUフイールドを絶対寸
法で較正する。上記手法完了後、1チツプ上の1
フイールドアライメント用の合せマークの位置を
測定して合せマークの設定位置と実測位置との検
出を行い、該誤差値より、先に求めた各補正項の
ゲイン成分およびオフセツト成分の値を用い、制
御系内の各補正項の補正係数を算出し設定する方
法を採用する。
In order to achieve the above object, the present invention includes:
Before performing 1-field alignment to match the CPU field and drawing field,
A method of matching the CPU field and the drawing field in absolute dimensions in the control system, that is, absolute dimension calibration, is applied, and the gain and offset components of each correction term of the control system and beam deflection system are calculated, and the CPU field is adjusted using the correction circuit setting parameters. Calibrate with absolute dimensions. After completing the above method, 1 chip above 1
The position of the alignment mark for field alignment is measured and the set position of the alignment mark and the actual measured position are detected, and control is performed using the gain component and offset component values of each correction term obtained previously from the error value. A method is adopted in which a correction coefficient for each correction term in the system is calculated and set.

以下、本発明を実施例により詳細に説明する。 Hereinafter, the present invention will be explained in detail with reference to Examples.

本発明では、系の歪係数の各成分αa〜αh、βa
βhは描画装置の系固有のものであり、1度求めた
ら1ウエハ内の直接描画が完了するまで一定の定
常値であることに注目する。従つて、始めに、ウ
エハ10以外の場所に設置されている1個の標準
マークを用い、CPUのフイールドと所望の描画
フイールドとを、描画装置の一部である移動台1
4およびレーザ測長システムを使用して、絶対寸
法較正を行う。この時、系固有の歪係数のゲイン
成分及びオフセツト成分αa〜αh、βa〜βhは次のよ
うに求められる。
In the present invention, each component α ah of the strain coefficient of the system, β a ~
Note that β h is unique to the system of the lithography system, and once determined, it remains a constant steady value until the direct lithography within one wafer is completed. Therefore, first, using one standard mark installed at a location other than the wafer 10, the CPU field and the desired drawing field are connected to the moving stage 1, which is a part of the drawing apparatus.
4 and a laser length measurement system to perform absolute dimension calibration. At this time, the gain components and offset components α a to α h and β a to β h of the system-specific distortion coefficients are determined as follows.

(1) 1個の標準マークを設置した移動台14を所
望の位置に移動し、移動後の移動台14の位置
を既知であるレーザ測長システムで測定する。
この時の測定値より移動台14上の標準マーク
の位置(Ui、Vi)を算出する。一方、自動補正
回路5には補正係数a〜hに±1を設定して電
子ビームを走査し、電子ビームが標準マーク上
を通過した時のCPUフイールドの座標位置(xi
、yi +)を求める。計測方法は従来法と同様な
方法を採用する。上記の移動及び標準マーク位
置検出という一連の動作を複数回(n回とす
る)試料と同一面上の電子ビーム偏向フイール
ド内に偏りなく実行する。その結果、得られた
(Ui、Vi)と(xi +、yi +)との間には(1)式より
次式が成立する。
(1) Move the movable base 14 on which one standard mark is installed to a desired position, and measure the position of the movable base 14 after the movement using a known laser length measurement system.
The position (U i , V i ) of the standard mark on the moving table 14 is calculated from the measured value at this time. On the other hand, in the automatic correction circuit 5, the correction coefficients a to h are set to ±1, the electron beam is scanned, and the coordinate position of the CPU field (x i
+ , y i + ). The measurement method will be the same as the conventional method. The series of operations of movement and standard mark position detection described above is performed a plurality of times (n times) without bias within the electron beam deflection field on the same surface as the sample. As a result, the following equation holds between the obtained (U i , V i ) and (x i + , y i + ) from equation (1).

Ui=(1+A±)xi ±+B±yi ± +C±xi ±yi ±+D± Vi=E±xi ±+(1+F±)yi ± +G±xi ±yi ±+H± …(7) (a〜h=±1、複合同順、i=1、…n) ただし、 A+=±αa+βa H+=±αh+βh(a〜h=±1、複合同順) ……(8) (2) (7)式より、A+〜H+までの値を算出する。な
お、これらの値を一意に得るためには最低でも
標準マークを4ケ所に移動し、マーク検出を行
なう必要がある。通常、正確を期すために偏向
フイールド内を25(5×5)点、81(9×9)点
等の測定箇所に分け、(Ui、Vi)及び(xi +、yi
)を測定する。これらの場合、A+〜H+を算
出する方程式は非常に多くなり、最小自乗法に
て算出することが必要となる。
U i = (1+A ± )x i ± +B ± y i ± +C ± x i ± y i ± +D ± V i =E ± x i ± +(1+F ± )y i ± +G ± x i ± y i ± +H ± ...(7) (a~h=±1, compound same order, i=1,...n) However, A + =±α aa H + =±α hh (a~h=±1, Composite same order) ...(8) Calculate the values from A + to H + from formulas (2) and (7). In order to uniquely obtain these values, it is necessary to move the standard mark to at least four locations and perform mark detection. Normally, to ensure accuracy, the deflection field is divided into 25 (5 x 5) points, 81 (9 x 9) measurement points, etc., and (U i , V i ) and (x i + , y i
+ ) is measured. In these cases, the number of equations for calculating A + to H + becomes very large, and it becomes necessary to calculate by the method of least squares.

(3) 得られたA+〜H+より、(8)式を用いてαa
αh、βa〜βhを次の様に算出する。
(3) From the obtained A + ~H + , α a ~ using equation (8)
α h , β a to β h are calculated as follows.

αa=A+−A-/2、βa=A++A-/2 〓 〓 ……(9) αhH+−H-/2、βh=H++H-/2 (4) 次いで、これらのαa〜αh、βa〜βhに対して歪
項がゼロとなるa〜hについての条件を求め
る。すなわち下記の式に示されるようにap〜hp
となる。
α a =A + −A - /2, β a =A + +A - /2 〓 〓 ...(9) α h H + −H - /2, β h =H + +H - /2 (4) Then , conditions for a to h such that the distortion term becomes zero for these α a to α h and β a to β h are determined. That is, as shown in the formula below, a p ~ h p
becomes.

ap=−βa/αa(A=0) 〓 〓 〓 ……(10) hp=−βh/αh(H=0) 尚、この時αa〜αh、βa〜βhの値は計算機1内
に格納する。
a p = -β a / α a (A = 0) 〓 〓 〓 ...(10) h p = -β h / α h (H = 0) In this case, α a ~ α h , β a ~ β The value of h is stored in the computer 1.

(5) 次に、自動補正回路5にαp〜hpを設定し、フ
イールドアライメントを行うべくチツプを描画
フイールド内に移動し、電子ビームをチツプ内
にある合せマーク上を走査し、電子ビームが合
せマークの位置を検出することにより、合せマ
ークの実測位置とCPUフイールドの合せマー
クの位置(設計位置)の誤差量を求める。
(5) Next, set α p to h p in the automatic correction circuit 5, move the chip into the drawing field to perform field alignment, scan the alignment mark in the chip with the electron beam, and By detecting the position of the alignment mark, the amount of error between the measured alignment mark position and the CPU field alignment mark position (designed position) is determined.

第2図に、4個の合せマークを有するチツプ
内のマーク位置22とその誤差量との関係を示
す。誤差量は絶対寸法較正後での測定であるの
で、下記の(11)式で表わすことができる。
FIG. 2 shows the relationship between the mark position 22 in a chip having four alignment marks and its error amount. Since the amount of error is measured after absolute dimension calibration, it can be expressed by the following equation (11).

ΔUi=Axi+Byi+Cxiyi+D ΔVi=Exi+Fyi+Gxiyi+H ……(11) (i=1〜4) (6) 第2図の場合は、4ケ所測定であり、合計8
ケの方程式が得られ、連立方程式を解くことに
より、歪係数A〜Hを算出する。なお、測定点
が4ケ所以上の場合においては、最小自乗法な
ど用いることにより、A〜Hを求めることがで
きる。
ΔU i =Ax i +By i +Cx i y i +D ΔV i =Ex i +Fy i +Gx i y i +H...(11) (i=1~4) (6) In the case of Fig. 2, measurement at 4 locations is required. Yes, total 8
The equations A to H are obtained and the distortion coefficients A to H are calculated by solving the simultaneous equations. Note that when there are four or more measurement points, A to H can be determined by using the least squares method or the like.

(7) 歪係数A〜Hを(2)式に代入することにより、
すでに求めており計算機1に格納されているαa
〜αh、βa〜βhから補正係数a〜hの値を次のよ
うに算出する。(2)式およびA〜Hより、a〜h
は次式で決定される。
(7) By substituting the distortion coefficients A to H into equation (2),
α a that has already been calculated and stored in calculator 1
The values of correction coefficients a to h are calculated from ~α h and β a to β h as follows. From formula (2) and A to H, a to h
is determined by the following formula.

a=(A−βa)/αa 〓 ……(12) h=(H−βh)/αh (8) 次に、補正係数a〜hを計算機1から自動補
正回路5に設定することにより、1フイールド
アライメントを完了する。
a=(A-β a )/α a 〓 ...(12) h=(H-β h )/α h (8) Next, set the correction coefficients a to h from the calculator 1 to the automatic correction circuit 5. This completes one field alignment.

(9) さらに、以後の1フイールドアライメントか
らは、絶対寸法較正のステツプは行なわず、最
初に求めたap〜hpを用いて補正係数a〜hを求
め、1フイールドアライメントを行う。
(9) Furthermore, from the subsequent 1-field alignment, the step of absolute dimension calibration is not performed, but the correction coefficients a to h are determined using the initially determined a p to h p , and the 1-field alignment is performed.

なお、以上説明した例ではシフト項D、Hを自
動補正回路5において加算したが、計算機1ある
いは図形発生器2にシフト項の補正機能を付加す
ることもできる。すなわち、αd、αh、βd、βhd、
hのシフト成分を除く残りの補正項を本発明の方
法で求め、シフト補正量は別の方法で求めても、
1フイールドアライメントを行うことができる。
さらに上記の他の例として、任意の時間間隔にお
いて絶対寸法較正を行ない、偏向系及び制御系の
歪係数のゲイン成分、オフセツト成分αa〜αh、βa
〜βhをあらたに求め、既に計算機1内に格納され
ているαa〜αh、βa〜βhを更新しながら1フイール
ドアライメントを行うことができる。この方法は
経時変化の大きい場合、有効である。
In the example described above, the shift terms D and H are added in the automatic correction circuit 5, but the computer 1 or the graphic generator 2 may also have a function of correcting the shift terms. That is, α d , α h , β d , β h d,
Even if the remaining correction term excluding the shift component of h is determined by the method of the present invention, and the shift correction amount is determined by another method,
1-field alignment can be performed.
Furthermore, as another example of the above, absolute dimension calibration is performed at arbitrary time intervals, and the gain components, offset components α a to α h , β a of the distortion coefficients of the deflection system and control system are
.about.β h can be newly determined and one-field alignment can be performed while updating α a to α h and β a to β h already stored in the computer 1. This method is effective when there is a large change over time.

また、αa〜αh、βa〜βhの算出はシステムを稼動
する際、必ず行なう作業であり、稼動時間の値を
常に採用しても構わない。高速化をはかるために
は、この方がむしろ望ましい。なお、a〜h、ap
〜hp、αa〜αh、βa〜βh、A〜Hの算出は、計算機
1内で処理するのが望ましいが、回路化しても本
発明を逸脱するものではない。
Further, calculation of α a to α h and β a to β h is a task that must be performed when operating the system, and the values of the operating time may always be employed. This is actually more desirable in order to increase speed. In addition, a to h, a p
It is preferable that the calculations of ~h p , α ah , β a ~ β h , and A ~ H be processed within the computer 1, but it does not deviate from the present invention even if they are implemented as a circuit.

以上のように、本発明による方法では、マーク
検出回数が前述の従来の方法の8回に比べて4回
へと半減され、そのうえ従来のように1チツプ毎
に系の歪係数の各成分αa〜αh、βa〜βhを算出する
必要がないため、1フイールドアライメントに要
する時間が大幅に短縮される。また、本発明で
は、系の歪係数の各成分αa〜αh、βa〜βhを求める
試料として、合せマークとは別のマークすなわち
ウエハ以外の場所に設けたS/Nの大きい標準マ
ークを用いることにより、歪係数の成分を正確に
算出しているのでCPUフイールドと描画フイー
ルドとを完全に一致させることができ、従来の方
法に比較してフイールドアライメントにおける精
度の向上が期待できる。
As described above, in the method according to the present invention, the number of mark detections is halved to 4 times compared to 8 times in the conventional method, and in addition, unlike the conventional method, each component α of the distortion coefficient of the system is Since it is not necessary to calculate a to α h and β a to β h , the time required for one field alignment is significantly shortened. In addition, in the present invention, a mark other than the alignment mark, that is, a standard with a high S/N provided at a location other than the wafer, is used as a sample for determining each component α a to α h and β a to β h of the strain coefficient of the system. By using marks, the distortion coefficient components are calculated accurately, so the CPU field and the drawing field can be perfectly matched, and it is expected that the precision in field alignment will be improved compared to conventional methods.

従つて、本発明を直接描画に採用することによ
り、描画精度の高精度化および高速化がはかれ
る。
Therefore, by employing the present invention for direct writing, higher precision and faster writing can be achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、ベクタスキヤン方式の電子線描画装
置の制御系(x軸)を示すブロツク図、および第
2図は、4点マークの場合のCPUフイールド内
座標点からの1チツプ内のマーク位置誤差につい
て説明する図である。 図において、1……計算機、2……図形発生
器、3……D/A変換器、4……直接発生器、5
……自動補正回路、6……歪補正回路、7……偏
向増幅器、8……偏向コイル、9……電子ビー
ム、10……試料、11……掛算器、12……加
算器、13……直流電源、14……移動台、20
……CPUフイールド、21……描画フイールド、
22……マーク位置。
Fig. 1 is a block diagram showing the control system (x-axis) of a vector scan type electron beam lithography system, and Fig. 2 shows the mark position error within one chip from the coordinate point in the CPU field in the case of four marks. FIG. In the figure, 1... Computer, 2... Graphic generator, 3... D/A converter, 4... Direct generator, 5
... Automatic correction circuit, 6 ... Distortion correction circuit, 7 ... Deflection amplifier, 8 ... Deflection coil, 9 ... Electron beam, 10 ... Sample, 11 ... Multiplier, 12 ... Adder, 13 ... ...DC power supply, 14...Moving table, 20
...CPU field, 21...Drawing field,
22...Mark position.

Claims (1)

【特許請求の範囲】[Claims] 1 ベクタスキヤン方式の電子線描画におけるウ
エハ直接描画の一画像フイールドと計算機の
CPUフイールドが一致するようにフイールドア
ライメントのための制御系を補正する1フイール
ドアライメント法において、1チツプ内の複数の
合せマークの位置を検出する前に、上記ウエハと
は別の位置にあるS/N比の大きい標準マークを
用いてCPUフイールドを絶対寸法で較正し、さ
らに、上記チツプ上の各合せマークの位置を測定
し、測定された合せマークの位置と絶対寸法で較
正されたCPUフイールドの合せマークの設計位
置との誤差量を算出し、これによりフイールドア
ライメントのための制御系の補正を行なうことを
特徴とする1フイールドアライメント法。
1 One image field and computer for wafer direct writing in vector scan electron beam lithography
In the one-field alignment method, which corrects the control system for field alignment so that the CPU fields match, before detecting the positions of multiple alignment marks within one chip, Calibrate the CPU field in absolute dimensions using a standard mark with a large N ratio, then measure the position of each alignment mark on the above chip, and compare the CPU field calibrated with the measured alignment mark position and absolute dimension. A one-field alignment method characterized by calculating the amount of error between the alignment mark and the design position, and correcting the control system for field alignment based on this.
JP10282578A 1978-08-25 1978-08-25 Single field alignment method Granted JPS5530811A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10282578A JPS5530811A (en) 1978-08-25 1978-08-25 Single field alignment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10282578A JPS5530811A (en) 1978-08-25 1978-08-25 Single field alignment method

Publications (2)

Publication Number Publication Date
JPS5530811A JPS5530811A (en) 1980-03-04
JPS6320015B2 true JPS6320015B2 (en) 1988-04-26

Family

ID=14337790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10282578A Granted JPS5530811A (en) 1978-08-25 1978-08-25 Single field alignment method

Country Status (1)

Country Link
JP (1) JPS5530811A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5743421A (en) * 1980-08-28 1982-03-11 Jeol Ltd Adjusting method for correction circuit of electron beam exposure device
JPS5787131A (en) * 1980-11-20 1982-05-31 Jeol Ltd Exposing method of electron beam
US6437347B1 (en) * 1999-04-13 2002-08-20 International Business Machines Corporation Target locking system for electron beam lithography

Also Published As

Publication number Publication date
JPS5530811A (en) 1980-03-04

Similar Documents

Publication Publication Date Title
US4818885A (en) Electron beam writing method and system using large range deflection in combination with a continuously moving table
JP2788139B2 (en) Electron beam drawing equipment
EP0024884B1 (en) Method of detecting the position of a substrate using an electron beam
JPS61502486A (en) Method and apparatus for precision SEM measurements
EP0033138B1 (en) A method for correcting deflection distortions in an apparatus for charged particle lithography
JPH06174644A (en) Method for automatic setting of coordinate transform coefficient
JP2002353112A (en) Electron beam tilt exposure measuring method and tilt calibration method in electron beam proximity exposure apparatus, and electron beam proximity exposure apparatus
JPS6320015B2 (en)
US4798920A (en) Stylus coordinate determining device with distortion compensation
JP3318440B2 (en) Stage origin position determining method and apparatus, and stage position detector origin determining method and apparatus
JP2018160530A (en) Coordinate detection method, coordinate output device, and defect inspection device
US20030193560A1 (en) Precise position control apparatus and precise position control method using the same
JPH0922859A (en) Method for correcting sample surface height in electron beam exposure process
JPH0634722A (en) Electron beam test equipment
JP3384504B2 (en) IC tester using charged particle beam
JPS5498577A (en) Correction method for electron beam scanning position
JPH0515056B2 (en)
JP2507566B2 (en) Electronic beam measuring method and apparatus
JPS61114116A (en) Length measuring device
JP2005340345A (en) Electron beam apparatus, electron beam deflection position distortion measurement method, electron beam deflection position correction method
JP2786661B2 (en) Charged beam drawing method
JPH0282515A (en) Electron beam lithography
JPH0212379B2 (en)
JP3277746B2 (en) Electron beam drawing equipment
JPH11284511A (en) Method for calibrating DA converter and apparatus using the same