Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6322109B2 - - Google Patents
[go: Go Back, main page]

JPS6322109B2 - - Google Patents

Info

Publication number
JPS6322109B2
JPS6322109B2 JP54088915A JP8891579A JPS6322109B2 JP S6322109 B2 JPS6322109 B2 JP S6322109B2 JP 54088915 A JP54088915 A JP 54088915A JP 8891579 A JP8891579 A JP 8891579A JP S6322109 B2 JPS6322109 B2 JP S6322109B2
Authority
JP
Japan
Prior art keywords
signal
information
storage
address
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54088915A
Other languages
Japanese (ja)
Other versions
JPS5613857A (en
Inventor
Shinji Takahashi
Mitsuhiro Hatsutori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8891579A priority Critical patent/JPS5613857A/en
Publication of JPS5613857A publication Critical patent/JPS5613857A/en
Publication of JPS6322109B2 publication Critical patent/JPS6322109B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Optical Communication System (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明は、信号伝送用の通信ケーブル内の多数
の信号線を使つて、信号の伝送と、情報の記憶と
を合わせて行なわせるシステムに関するものであ
る。本システムによれば、必要な情報を短い時間
で読み出すことができるとともに、空調等の設備
のない環境に設置でき、さらに、空間を有効に利
用することができる。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a system that uses a large number of signal lines in a communication cable for signal transmission to simultaneously perform signal transmission and information storage. According to this system, necessary information can be read out in a short time, it can be installed in an environment without equipment such as air conditioning, and space can be used effectively.

複数の情報処理装置(コンピユータ等)が、連
係して稼動する場合には、相互に相手の状態等を
確認する必要があり、共通にアクセスできるメモ
リ領域を設けたり、情報処理装置間をバスで結合
する方法などがとられていた。しかし、情報処理
装置が設置されている場所が物理的に離れている
場合には、情報処理装置間を通信線で結び、相手
の状態を問合せて確認する必要がある。この場合
には、相手との接続の確認や、相手の送受信準備
状態の確認等の作業が必要で、相手からの必要な
情報を入手し終えるまで、かなりの時間を要す
る。
When multiple information processing devices (computers, etc.) work together, it is necessary to mutually check the status of each other, so it is necessary to provide a memory area that can be accessed in common, or to connect the information processing devices with a bus. A method of combining them was used. However, if the information processing devices are physically separated from each other, it is necessary to connect the information processing devices with a communication line and to inquire about the status of the other party. In this case, it is necessary to confirm the connection with the other party, confirm the sending/receiving readiness state of the other party, etc., and it takes a considerable amount of time to complete obtaining the necessary information from the other party.

本発明は、複数の情報処理装置間で、必要な情
報を、短時間内に参照できるようにするものであ
る。つまり、情報処理装置間で相互に利用するデ
ータ等については、情報処理装置間をつなぐ通信
ケーブル内の信号線上をループ状に、常に走らせ
ておき、相手との接続状態の確認手続きなどなし
に各情報処理装置が、必要に応じて書き込んだ
り、読み出したりするものである。
The present invention enables necessary information to be referenced within a short time between a plurality of information processing devices. In other words, data that is mutually used between information processing devices is always running in a loop on the signal line in the communication cable that connects the information processing devices, and each data processing device is sent to each device without the need to confirm the connection status with the other device. The information processing device writes and reads data as necessary.

本発明の他の特徴としては、情報処理装置間を
つなぐ通信ケーブル自体が情報の記憶装置となつ
ているために、特別の空間が必要となるわけでは
なく、空間を有効に利用することができることに
ある。
Another feature of the present invention is that since the communication cable itself that connects the information processing devices serves as an information storage device, no special space is required, and the space can be used effectively. It is in.

以下、本発明の実施例の動作を説明する。クロ
ツク発生器5で発生したクロツク信号は、本シス
テムの稼動開始時に信号線によつて記憶信号中継
器9に供給され、アドレス用のクロツクとして、
アドレスクロツク線14を経て、もう一つの端局
装置15の記憶信号中継器19に伝えられ、アド
レスクロツク線3を通り、再び記憶信号中継器9
にもどる。アドレス用のクロツク信号が一周した
後は、記憶信号中継器9はクロツク発生器5から
のクロツクは受け付けない。このようにして、シ
ステム稼動時には、アドレス用のクロツク信号
が、記憶信号中継器間をエンドレスに廻つてい
る。記憶信号中継器は、クロツク信号のカウンタ
を有しており、最初のクロツク信号からクロツク
信号の数を数えていき、クロツク信号がシステム
内を一周してもどつてきた時点でカウンタがクリ
アされる。
The operation of the embodiment of the present invention will be described below. The clock signal generated by the clock generator 5 is supplied to the storage signal repeater 9 via a signal line when the system starts operating, and is used as an address clock.
It is transmitted to the storage signal repeater 19 of another terminal device 15 via the address clock line 14, passes through the address clock line 3, and returns to the storage signal repeater 9.
Return to After the address clock signal has completed one cycle, the storage signal repeater 9 does not accept the clock from the clock generator 5. In this way, when the system is in operation, the address clock signal is endlessly circulated between the storage signal repeaters. The storage signal repeater has a clock signal counter and counts the number of clock signals starting from the first clock signal, and the counter is cleared when the clock signal returns after completing one circuit in the system.

カウンタの値は、アドレス参照端子7,17を
用いて、外部で参照することができる。アドレス
参照端子7とアドレス参照端子17の示すアドレ
スの値は、記憶信号中継器間をクロツク信号が伝
達されるのに要する時間分だけ、異なつた値を示
す。つまり、相互の端局間(厳密には記憶信号中
継器間)をアドレスクロツク信号が伝達されるの
に1msec要したとき、クロツクが100KHzなら
ば、アドレスの値は相互で100だけ異なることに
なる。
The value of the counter can be referenced externally using address reference terminals 7 and 17. The address values indicated by the address reference terminals 7 and 17 differ by the amount of time required for the clock signal to be transmitted between the storage signal repeaters. In other words, if it takes 1 msec for an address clock signal to be transmitted between terminal stations (strictly speaking, between storage signal repeaters), and the clock is 100 KHz, the address values will differ by 100. Become.

次に、本発明の一実施例を、図面を用いて説明
する。図面は、本発明の一実施例の構成を示すも
のである。端局装置4と15の間は、通信ケーブ
ルによつてループ状に結ばれている。1と12、
2と13、3と14は通信ケーブル内の要素とな
る信号伝送線であり、それぞれ、情報の伝送、情
報の記憶、記憶情報のためのアドレス用のクロツ
クの伝送という役目を荷つている。各端局装置に
は、6と18、7と17、8と16、11と21
の4組の端子があり、それぞれ記憶すべき情報の
書込みか読出しかを区別する信号を入力する、記
憶情報のアドレスを示す、記憶すべき情報自体の
入出力を行なう、通信すべき信号の入出力を行な
う、という目的のために使われる。端局装置4は
クロツク発生器5と、記憶される信号ならびにク
ロツク信号の中継器9と通信すべき信号の中継と
入出力を行なうための機器10等の構成要素から
成つている。一方、端局装置15は、端局装置4
からクロツク発生器に関連する部分を除いたもの
であり、記憶信号中継器19と通信すべき信号の
中継、入出力機器20等から成り立つている。端
局装置4において、信号の書込みを行なう場合に
は、アドレス参照端子7に表われるアドレスが、
書込むべきアドレスになると書き込み指令端子6
に書き込み指令信号を送るとともに、記憶信号端
子8に書込むべき信号を送る。端局装置4の信号
中継器9では、記憶信号端子8からの信号を情報
記憶線13に送る。この結果、定められたアドレ
スの情報記憶線上の信号が、記憶すべき信号とな
つて、アドレス信号と、記憶すべき情報の信号
が、システム内を同時に循環することになる。端
局装置15において、情報を記憶させる場合も、
同様な動作を行なう。端局装置15において、記
憶情報を読出す場合は、アドレス参照端子17に
表われるアドレスが読み出すべきアドレスになる
と、書き込み指令線18に読出し指令信号を送
り、信号中継器19は、記憶信号端子16に、該
当するアドレスの記憶情報を出力する。端局装置
4において信号を読出す場合も、同様な動作で読
出しができる。記憶情報の内容を書換えない場合
には記憶信号中継器は、アドレスクロツクならび
に記憶された信号の両者をそのまま中継する。
Next, one embodiment of the present invention will be described using the drawings. The drawings show the configuration of an embodiment of the present invention. The terminal devices 4 and 15 are connected in a loop by a communication cable. 1 and 12,
Signal transmission lines 2 and 13, 3 and 14 are elements in the communication cable, and each has the role of transmitting information, storing information, and transmitting an address clock for stored information. Each terminal device has 6 and 18, 7 and 17, 8 and 16, 11 and 21.
There are four sets of terminals, each for inputting a signal to distinguish between writing or reading information to be stored, for indicating the address of stored information, for inputting/outputting the information to be stored itself, and for inputting signals for communication. It is used for the purpose of outputting. The terminal equipment 4 is composed of components such as a clock generator 5 and a device 10 for relaying and inputting/outputting signals to be stored and signals to be communicated with a clock signal repeater 9. On the other hand, the terminal device 15 is the terminal device 4
It is made up of a storage signal repeater 19, a signal relay to be communicated, an input/output device 20, etc., excluding the parts related to the clock generator. When writing a signal in the terminal device 4, the address appearing on the address reference terminal 7 is
When the address to be written is reached, the write command terminal 6
A write command signal is sent to the storage signal terminal 8, and a signal to be written is sent to the storage signal terminal 8. The signal repeater 9 of the terminal device 4 sends the signal from the storage signal terminal 8 to the information storage line 13. As a result, the signal on the information storage line of the determined address becomes the signal to be stored, and the address signal and the signal of the information to be stored circulate within the system simultaneously. When storing information in the terminal device 15,
Perform a similar action. When reading stored information in the terminal device 15, when the address appearing on the address reference terminal 17 becomes the address to be read, a read command signal is sent to the write command line 18, and the signal repeater 19 The storage information of the corresponding address is output. When reading a signal in the terminal device 4, reading can be performed using a similar operation. If the contents of the stored information are not rewritten, the stored signal repeater relays both the address clock and the stored signal as is.

また、端局装置間で相互に通信を行なう場合に
は、通信用の信号を伝送するために設けた信号線
1,18を用いて、従来から知られている方法を
用いて通信することができる。通信用の信号線1
と情報を記憶させるための信号線2、アドレス用
のクロツク信号線3は、束ねられて同一のケーブ
ル内に納められるため、それぞれの線上の信号
は、ほぼ同一の速度で伝達される。12,13,
14についても同じことが言える。
In addition, when mutual communication is to be performed between terminal equipment, it is possible to communicate using a conventionally known method using the signal lines 1 and 18 provided for transmitting communication signals. can. Communication signal line 1
Since the signal line 2 for storing information and the clock signal line 3 for address are bundled and housed in the same cable, the signals on each line are transmitted at approximately the same speed. 12, 13,
The same can be said for 14.

本実施例においては、記憶すべき情報を伝送す
る線束2,13の構成を明記しなかつたが、実際
には、複数の線で構成される。線の数は、本シス
テムに接続される情報処理機器の特性にあわせる
ことによつて効率良く本システムを使用すること
ができる。つまり、バイト単位のデータを処理す
る情報処理機器が接続された場合には、記憶すべ
き情報を伝送する線束は8本の線から成り、1バ
イトの情報を構成し、1つのアドレスに対応させ
ることができる。こうすることにより、情報処理
装置が並列に扱うデータそのものを、並列に記憶
させることができ、情報処理装置と記憶システム
の間でシリアルとパラレルの変換を行なう必要が
ない。このためデータの書込み、読出しに必要な
時間を、さらに短縮することができる。
In this embodiment, although the structure of the wire bundles 2 and 13 that transmit the information to be stored is not specified, they are actually composed of a plurality of wires. The system can be used efficiently by adjusting the number of lines to match the characteristics of the information processing equipment connected to the system. In other words, when an information processing device that processes data in bytes is connected, the wire bundle that transmits the information to be stored consists of eight lines, which constitute one byte of information and correspond to one address. be able to. By doing so, the data itself that is handled in parallel by the information processing device can be stored in parallel, and there is no need to perform serial-to-parallel conversion between the information processing device and the storage system. Therefore, the time required for writing and reading data can be further reduced.

特に、信号を転送する線にオプテイカルフアイ
バを用いると、多数本を束ねてケーブリングして
も、ケーブル自体は細くすることが可能であり、
またケーブル周囲の電気的な雑音の影響も受けに
くい。従つてケーブルを布設する環境に注意する
必要もなく、空きスペースに布設することができ
空間を有効に利用することができる。
In particular, if optical fibers are used for signal transfer lines, the cables themselves can be made thinner, even if many cables are bundled together.
It is also less susceptible to electrical noise around the cable. Therefore, there is no need to be careful about the environment in which the cable is laid, and the cable can be laid in an empty space, making effective use of the space.

このように本発明によれば、必要な情報を短い
時間で書込み、読出しすることができるととも
に、空間を有効に利用することができる。
As described above, according to the present invention, necessary information can be written and read in a short time, and space can be used effectively.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の1実施例の構成を示すブロツク
図である。 図において、1と12は端局間で情報を伝送す
るための線、2と13は端局間で共通に使用され
る情報を記憶しておくための線束、3と14は記
憶情報のアドレスとなるクロツク信号を伝送する
ための線、4は端局装置、5はクロツク発生器、
6は書込み指令端子、7はアドレス参照端子、8
は記憶信号端子、9は記憶信号中継器、10は信
号中継器、11は信号入出力端子である。15は
端局装置、16は記憶信号端子、17はアドレス
参照端子、18は書込み指令線、19は記憶信号
中継器、20は信号中継器、21は信号入出力端
子である。
The drawing is a block diagram showing the configuration of one embodiment of the present invention. In the figure, 1 and 12 are lines for transmitting information between terminal stations, 2 and 13 are wire bundles for storing information commonly used between terminal stations, and 3 and 14 are addresses of stored information. 4 is a terminal device, 5 is a clock generator,
6 is a write command terminal, 7 is an address reference terminal, 8
9 is a storage signal terminal, 9 is a storage signal repeater, 10 is a signal repeater, and 11 is a signal input/output terminal. 15 is a terminal device, 16 is a storage signal terminal, 17 is an address reference terminal, 18 is a write command line, 19 is a storage signal repeater, 20 is a signal repeater, and 21 is a signal input/output terminal.

Claims (1)

【特許請求の範囲】 1 複数(N)個の端局装置が、端局装置間の通
信用に使用される第1の信号線と記憶情報に使用
する第2の信号線と前記記憶情報のクロツクを伝
送する第3の信号線との3種の信号線によりルー
プ状に接続された情報伝送記憶システムであつ
て、前記N個の端局装置の中の(N−1)個は、 (a) 前記端局装置間の信号を前記第1の信号線に
入出力する信号中継器 (b) 外部からの要求により前記記憶情報を前記第
2の信号線に入出力する手段と前記クロツクを
中継する手段と、このクロツクを用いて前記記
憶情報のアドレスを生成するアドレス生成手段
により構成される記憶信号中継器。 とから構成され、残る1個の端局装置は前記(a)、
(b)に加えて、クロツク発生器をさらに含むことを
特徴とする情報伝送記憶システム。 2 前記第1、第2、第3の信号線がオプテイカ
ルフアイバーから成る特許請求の範囲第1項記載
の情報伝送記憶システム。
[Scope of Claims] 1 A plurality of (N) terminal devices connect a first signal line used for communication between the terminal devices, a second signal line used for storage information, and a second signal line used for the storage information. The information transmission/storage system is connected in a loop by three types of signal lines including a third signal line for transmitting a clock, and (N-1) of the N terminal devices are ( a) a signal repeater for inputting/outputting signals between the terminal devices to/from the first signal line; (b) means for inputting/outputting the stored information to/from the second signal line in response to an external request; A storage signal repeater comprising means for relaying, and address generation means for generating an address for the storage information using this clock. The remaining terminal equipment is composed of the above (a),
An information transmission and storage system characterized in that, in addition to (b), it further includes a clock generator. 2. The information transmission and storage system according to claim 1, wherein the first, second, and third signal lines are made of optical fiber.
JP8891579A 1979-07-13 1979-07-13 Information transmission memory system Granted JPS5613857A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8891579A JPS5613857A (en) 1979-07-13 1979-07-13 Information transmission memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8891579A JPS5613857A (en) 1979-07-13 1979-07-13 Information transmission memory system

Publications (2)

Publication Number Publication Date
JPS5613857A JPS5613857A (en) 1981-02-10
JPS6322109B2 true JPS6322109B2 (en) 1988-05-10

Family

ID=13956218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8891579A Granted JPS5613857A (en) 1979-07-13 1979-07-13 Information transmission memory system

Country Status (1)

Country Link
JP (1) JPS5613857A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644398B2 (en) * 1981-07-24 1994-06-08 株式会社日立製作所 Information processing system
JPH0740198Y2 (en) * 1989-02-09 1995-09-13 株式会社明電舎 Sewage / waste collection device
US7631051B1 (en) * 2008-09-29 2009-12-08 Gene Fein Geolocation assisted data forwarding storage
US9203928B2 (en) 2008-03-20 2015-12-01 Callahan Cellular L.L.C. Data storage and retrieval

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50135911A (en) * 1974-04-10 1975-10-28

Also Published As

Publication number Publication date
JPS5613857A (en) 1981-02-10

Similar Documents

Publication Publication Date Title
US4041472A (en) Data processing internal communications system having plural time-shared intercommunication buses and inter-bus communication means
KR830008577A (en) Modul transmission system
JPS6215905B2 (en)
JPS58217069A (en) Communicating system of multi-microcomputer
JPS6322109B2 (en)
JPS6050097B2 (en) Format conversion device
JPS62277979A (en) Data transmission apparatus of pinball game shop
JPS58184849A (en) Communicating device
JPH0225579B2 (en)
JPH0471060A (en) Semiconductor integrated circuit
JPS6153985B2 (en)
JP2758004B2 (en) Data transfer method and device
JPS5860842A (en) Optical data bus system for aircraft
JPS6261961B2 (en)
JPS634216B2 (en)
JP3060269B2 (en) Variable wiring backboard
JPS5955507A (en) Control system of parallel processing type programmable controller
JP3005379B2 (en) Communication system between programmable controllers
SU1278871A1 (en) Interface for linking microprocessor peripheral equipment with input-output channel of electronic computer
JPS6236938A (en) Communication control equipment for local area network
JP3166988B2 (en) Communication terminal device and communication method thereof
JP2901817B2 (en) Setting line restoration device of line setting system
JP2552025B2 (en) Data transfer method
JPS6132629A (en) Control method of multiple circuit communication
JPS63234749A (en) Message transmitting equipment