JPS6322503B2 - - Google Patents
Info
- Publication number
- JPS6322503B2 JPS6322503B2 JP55084808A JP8480880A JPS6322503B2 JP S6322503 B2 JPS6322503 B2 JP S6322503B2 JP 55084808 A JP55084808 A JP 55084808A JP 8480880 A JP8480880 A JP 8480880A JP S6322503 B2 JPS6322503 B2 JP S6322503B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- clock pulse
- decoding
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
この発明は復号化回路に関し、特に、光通信な
どに用いられるFM符号をもとのデータに復号化
するような復号化回路に関する。
どに用いられるFM符号をもとのデータに復号化
するような復号化回路に関する。
第１図は従来の符号化回路の一例を示す電気回
路図であり、第２図はそのタイミングチヤートで
あり、第３図は従来の復号化回路の一例を示す電
気回路図であり、第４図はそのタイミングチヤー
トである。
路図であり、第２図はそのタイミングチヤートで
あり、第３図は従来の復号化回路の一例を示す電
気回路図であり、第４図はそのタイミングチヤー
トである。
まず、第１図ないし第４図を参照して従来の
FM符号の符号化回路および復号化回路について
説明する。第１図を参照して、入力端子１０２か
ら入力されたFM符号化用クロツクパルス（第２
図ｂ）は、フリツプフロツプ１０４によつてビツ
ト周期Ｔの送信クロツクパルス（第２図ｃ，ｄ）
に変換される。この送信クロツクパルスはフリツ
プフロツプ１０５のクロツク入力端に与えられ
る。入力端子１０１から入力されたビツト周期Ｔ
の送信データAi（第２図ａ）は、EXORゲート１
０８の一方入力端に与えられる。このEXORゲ
ート１０８の他方入力端には、フリツプフロツプ
１０５の出力信号が与えられる。そして、
EXORゲート１０８の出力は、フリツプフロツ
プ１０５のＪ入力端とインバータ１１０を介して
Ｋ入力端とに与えられる。そして、送信データAi
と送信クロツクパルスとによつて、フリツプフロ
ツプ１０５の出力端にbi(1)信号が発生される。
この信号bi(1)と送信データAiとをEXORゲート１
０８に入力することによつて、このEXORゲー
ト１０８の出力端には、第２図ｇに示すbi(2)が発
生される。そして、前記フリツプフロツプ１０５
の出力としてのbi(1)信号がANDゲート１０７
の一方入力端に与えられ、EXORゲート１０８
の出力としてのbi(2)信号がANDゲート１０６の
他方入力端に与えられる。ANDゲート１０６の
他方入力端には前記フリツプフロツプ１０４の
出力からbi(1)用ゲートクロツク信号が与えられ、
ANDゲート１０７の他方入力端には、フリツプ
フロツプ１０４のＱ出力端からbi(2)用ゲートクロ
ツクパルスが与えられる。したがつて、ANDゲ
ート１０６は、bi(2)用ゲートクロツクパルスに基
づいて、後半Ｔ／２ビツトのbi(2)信号を導出し、 ANDゲート１０７はbi(1)用ゲートクロツクパル
スに基づいて前半Ｔ／２ビツトのbi(1)信号を導出す る。すなわち、ANDゲート１０７によつて、 bi(1)＝(2)i-1 ……(1) が発生され、ANDゲート１０６によつて、 が発生されて第２図ｈに示すようにFM符号化す
る。
FM符号の符号化回路および復号化回路について
説明する。第１図を参照して、入力端子１０２か
ら入力されたFM符号化用クロツクパルス（第２
図ｂ）は、フリツプフロツプ１０４によつてビツ
ト周期Ｔの送信クロツクパルス（第２図ｃ，ｄ）
に変換される。この送信クロツクパルスはフリツ
プフロツプ１０５のクロツク入力端に与えられ
る。入力端子１０１から入力されたビツト周期Ｔ
の送信データAi（第２図ａ）は、EXORゲート１
０８の一方入力端に与えられる。このEXORゲ
ート１０８の他方入力端には、フリツプフロツプ
１０５の出力信号が与えられる。そして、
EXORゲート１０８の出力は、フリツプフロツ
プ１０５のＪ入力端とインバータ１１０を介して
Ｋ入力端とに与えられる。そして、送信データAi
と送信クロツクパルスとによつて、フリツプフロ
ツプ１０５の出力端にbi(1)信号が発生される。
この信号bi(1)と送信データAiとをEXORゲート１
０８に入力することによつて、このEXORゲー
ト１０８の出力端には、第２図ｇに示すbi(2)が発
生される。そして、前記フリツプフロツプ１０５
の出力としてのbi(1)信号がANDゲート１０７
の一方入力端に与えられ、EXORゲート１０８
の出力としてのbi(2)信号がANDゲート１０６の
他方入力端に与えられる。ANDゲート１０６の
他方入力端には前記フリツプフロツプ１０４の
出力からbi(1)用ゲートクロツク信号が与えられ、
ANDゲート１０７の他方入力端には、フリツプ
フロツプ１０４のＱ出力端からbi(2)用ゲートクロ
ツクパルスが与えられる。したがつて、ANDゲ
ート１０６は、bi(2)用ゲートクロツクパルスに基
づいて、後半Ｔ／２ビツトのbi(2)信号を導出し、 ANDゲート１０７はbi(1)用ゲートクロツクパル
スに基づいて前半Ｔ／２ビツトのbi(1)信号を導出す る。すなわち、ANDゲート１０７によつて、 bi(1)＝(2)i-1 ……(1) が発生され、ANDゲート１０６によつて、 が発生されて第２図ｈに示すようにFM符号化す
る。
上述のごとくFM符号化された送信データ系列
は第３図に示す復号化回路によつてもとのデータ
に復号化される。前記第１図の符号化回路によつ
て符号化されたFM符号化データに対応する受信
データ系列r0(1)，r0(2)，r1(1)，r1(2)，r2(1)，r2(2)
…
…ri(1)，ri(2)……が復号化回路によつて復号化さ
れる。すなわち、この復号化回路では前記受信系
列を所定の復号化アルゴリズム A^i＝ri(1)ri(2) ……(3) に基づいてもとのデータに復号化する。その際、
ri(1)とri(2)とを区別して、受信系列における２ビ
ツト目の区切りを正確にとるために復号化用クロ
ツクパルスを発生する必要がある。このために、
入力端子３０２に第４図ｂに示すＴ／２ビツト周期 の受信タイミングクロツクパルスが与えられる。
このクロツクパルスはフリツプフロツプ３０４に
与えられ、第４図ｃ，ｄに示すＴ周期のクロツク
パルスに変換される。そして、フリツプフロツプ
３０４のＱおよび出力とタイミングクロツクパ
ルスとがANDゲート３０９と３１０とに与えら
れ、復号化用クロツクパルスとして第４図ｅ，ｆ
が発生される。この復号化用クロツクパルスｅ，
ｆおよび受信系列データは同期検出回路３０８に
与えられる。同期検出回路３０８では、復号化用
クロツクパルスｅ，ｆおよび受信系列データによ
り、受信系列データにおける前半および後半ビツ
トの区切り方が正しくなるように、ゲート３１
１，３１２，３１３，３１４を開閉する。そし
て、ゲート３１１，３１２，３１５によつてフリ
ツプフロツプ３０５へのクロツクパルスとして復
号化用クロツクパルスｅあるいはｆを選択する。
また、ゲート３１３，３１４，３１６によつてフ
リツプフロツプ３０６，３０７への復号化用クロ
ツクパルスとして信号ｆあるいはｅを選択する。
すなわち、同期が正しい場合、FM符号では本来
とりえないパターン（0000，1111，1001，0110）
などが存在するので、同期検出回路３０８ではそ
のパターンを常に監視していて、そのパターンを
検出すれば同期が誤まつたものとし、ゲート３１
１，３１２，３１３，３１４を開閉して復号化用
クロツクパルスとして信号ｅとｆとを切り換え
る。
は第３図に示す復号化回路によつてもとのデータ
に復号化される。前記第１図の符号化回路によつ
て符号化されたFM符号化データに対応する受信
データ系列r0(1)，r0(2)，r1(1)，r1(2)，r2(1)，r2(2)
…
…ri(1)，ri(2)……が復号化回路によつて復号化さ
れる。すなわち、この復号化回路では前記受信系
列を所定の復号化アルゴリズム A^i＝ri(1)ri(2) ……(3) に基づいてもとのデータに復号化する。その際、
ri(1)とri(2)とを区別して、受信系列における２ビ
ツト目の区切りを正確にとるために復号化用クロ
ツクパルスを発生する必要がある。このために、
入力端子３０２に第４図ｂに示すＴ／２ビツト周期 の受信タイミングクロツクパルスが与えられる。
このクロツクパルスはフリツプフロツプ３０４に
与えられ、第４図ｃ，ｄに示すＴ周期のクロツク
パルスに変換される。そして、フリツプフロツプ
３０４のＱおよび出力とタイミングクロツクパ
ルスとがANDゲート３０９と３１０とに与えら
れ、復号化用クロツクパルスとして第４図ｅ，ｆ
が発生される。この復号化用クロツクパルスｅ，
ｆおよび受信系列データは同期検出回路３０８に
与えられる。同期検出回路３０８では、復号化用
クロツクパルスｅ，ｆおよび受信系列データによ
り、受信系列データにおける前半および後半ビツ
トの区切り方が正しくなるように、ゲート３１
１，３１２，３１３，３１４を開閉する。そし
て、ゲート３１１，３１２，３１５によつてフリ
ツプフロツプ３０５へのクロツクパルスとして復
号化用クロツクパルスｅあるいはｆを選択する。
また、ゲート３１３，３１４，３１６によつてフ
リツプフロツプ３０６，３０７への復号化用クロ
ツクパルスとして信号ｆあるいはｅを選択する。
すなわち、同期が正しい場合、FM符号では本来
とりえないパターン（0000，1111，1001，0110）
などが存在するので、同期検出回路３０８ではそ
のパターンを常に監視していて、そのパターンを
検出すれば同期が誤まつたものとし、ゲート３１
１，３１２，３１３，３１４を開閉して復号化用
クロツクパルスとして信号ｅとｆとを切り換え
る。
このようにして復号化用フリツプフロツプ３０
５，３０６，３０７には、正しい同期の復号化用
クロツクパルスが供給される。そして、フリツプ
フロツプ３０５のＱ出力から第４図ｇに示すよう
に、受信系列データのうち前半ビツトのデータ
r0(1)，r1(1)，r2(1)……が受信系列データよりＴ／２
ビ ツト遅れて導出される。そして、このデータはフ
リツプフロツプ３０６によつてさらにＴ／２ビツト 遅れて導出される。一方、フリツプフロツプ３０
７からは、受信系列データの後半ビツトのデータ
が受信系列データよりＴビツト遅れて導出され
る。そして、フリツプフロツプ３０６および３０
７のＱ出力はEXORゲート３１７によつて
EXORされ、出力端子３０３から第４図ｊに示
す復号化出力が導出される。
５，３０６，３０７には、正しい同期の復号化用
クロツクパルスが供給される。そして、フリツプ
フロツプ３０５のＱ出力から第４図ｇに示すよう
に、受信系列データのうち前半ビツトのデータ
r0(1)，r1(1)，r2(1)……が受信系列データよりＴ／２
ビ ツト遅れて導出される。そして、このデータはフ
リツプフロツプ３０６によつてさらにＴ／２ビツト 遅れて導出される。一方、フリツプフロツプ３０
７からは、受信系列データの後半ビツトのデータ
が受信系列データよりＴビツト遅れて導出され
る。そして、フリツプフロツプ３０６および３０
７のＱ出力はEXORゲート３１７によつて
EXORされ、出力端子３０３から第４図ｊに示
す復号化出力が導出される。
上述のごとく構成された従来の復号化回路は、
受信系列において２ビツトの区切り目を正しく発
見しなければならず、また誤同期パターンを検出
することが必要となる。また、伝送路でデータに
誤まりが生じた場合、誤まつて復号化用クロツク
パルスを切換えてしまう可能性があり、さらに、
データの０連続と１連続の区別がつかないなどの
欠点があつた。
受信系列において２ビツトの区切り目を正しく発
見しなければならず、また誤同期パターンを検出
することが必要となる。また、伝送路でデータに
誤まりが生じた場合、誤まつて復号化用クロツク
パルスを切換えてしまう可能性があり、さらに、
データの０連続と１連続の区別がつかないなどの
欠点があつた。
それゆえに、この発明の主たる目的は、上述の
欠点を解消するために、受信系列データの前半ビ
ツトおよび後半ビツトの区切り目に関係なくデー
タを復号化し得る復号化回路を提供することであ
る。
欠点を解消するために、受信系列データの前半ビ
ツトおよび後半ビツトの区切り目に関係なくデー
タを復号化し得る復号化回路を提供することであ
る。
この発明は、要約すれば、符号化回路から送信
されたＴ／２ビツト周期の２値符号からなる送信
データ系列に対応したＴ／２ビツト周期の２値符
号からなる受信データ系列から１ビツト周期ごと
のデータを差動復号化するものであつて、Ｔ／２
ビツト周期のクロツクパルスに基づいて、Ｔビツ
ト周期の復号化クロツクパルスを発生し、Ｔ／２
ビツト周期のクロツクパルスと復号化クロツクパ
ルスとに基づいて、Ｔ／２ビツト周期の後半に対
応したパルスを発生し、このパルスに基づいて受
信系列データから後半ビツトの２値符号を選択
し、復号化クロツクパルスに基づいて、選択され
た後半ビツトの２値符号をＴビツト周期だけ遅延
させ、遅延された前回の後半ビツトの２値符号と
それ以前に選択された今回の後半ビツトの２値符
号とに基づいて元のデータを復号するようにした
ものである。
されたＴ／２ビツト周期の２値符号からなる送信
データ系列に対応したＴ／２ビツト周期の２値符
号からなる受信データ系列から１ビツト周期ごと
のデータを差動復号化するものであつて、Ｔ／２
ビツト周期のクロツクパルスに基づいて、Ｔビツ
ト周期の復号化クロツクパルスを発生し、Ｔ／２
ビツト周期のクロツクパルスと復号化クロツクパ
ルスとに基づいて、Ｔ／２ビツト周期の後半に対
応したパルスを発生し、このパルスに基づいて受
信系列データから後半ビツトの２値符号を選択
し、復号化クロツクパルスに基づいて、選択され
た後半ビツトの２値符号をＴビツト周期だけ遅延
させ、遅延された前回の後半ビツトの２値符号と
それ以前に選択された今回の後半ビツトの２値符
号とに基づいて元のデータを復号するようにした
ものである。
この発明の上述の目的およびその他の目的と特
徴は以下に図面を参照して行なう詳細な説明から
一層明らかとなろう。
徴は以下に図面を参照して行なう詳細な説明から
一層明らかとなろう。
第５図はこの発明の一実施例の電気回路図であ
る。構成において、入力端子５０１を介してビツ
ト周期Ｔ／２の受信系列データがフリツプフロツプ ５０６のＪ入力端とインバータ５１０を介してＫ
入力端に与えられる。一方、入力端５０２を介し
て受信タイミングクロツクパルスが復号化タイミ
ングクロツクパルスを発生させるためのフリツプ
フロツプ５０５のクロツクパルス入力端とAND
ゲート５０９の一方入力端に与えられる。フリツ
プフロツプ５０５のＱ出力はANDゲート５０９
の他方入力端とフリツプフロツプ５０７のクロツ
クパルス入力端と出力端子５０４とに与えられ
る。ANDゲート５０９の出力信号はフリツプフ
ロツプ５０６のクロツクパルス入力端に与えら
れ、このフリツプフロツプ５０６のＱ出力信号は
フリツプフロツプ５０７のＪ入力端とEXORゲ
ート５０８の一方入力端とに与えられる。また、
フリツプフロツプ５０６の出力信号はフリツプ
フロツプ５０７のＫ入力端に与えられる。このフ
リツプフロツプ５０７のＱ出力信号はEXORゲ
ート５０８の他方入力端に与えられ、この
EXORゲート５０８の出力信号はインバータ５
１１を介して出力端５０３から導出される。
る。構成において、入力端子５０１を介してビツ
ト周期Ｔ／２の受信系列データがフリツプフロツプ ５０６のＪ入力端とインバータ５１０を介してＫ
入力端に与えられる。一方、入力端５０２を介し
て受信タイミングクロツクパルスが復号化タイミ
ングクロツクパルスを発生させるためのフリツプ
フロツプ５０５のクロツクパルス入力端とAND
ゲート５０９の一方入力端に与えられる。フリツ
プフロツプ５０５のＱ出力はANDゲート５０９
の他方入力端とフリツプフロツプ５０７のクロツ
クパルス入力端と出力端子５０４とに与えられ
る。ANDゲート５０９の出力信号はフリツプフ
ロツプ５０６のクロツクパルス入力端に与えら
れ、このフリツプフロツプ５０６のＱ出力信号は
フリツプフロツプ５０７のＪ入力端とEXORゲ
ート５０８の一方入力端とに与えられる。また、
フリツプフロツプ５０６の出力信号はフリツプ
フロツプ５０７のＫ入力端に与えられる。このフ
リツプフロツプ５０７のＱ出力信号はEXORゲ
ート５０８の他方入力端に与えられ、この
EXORゲート５０８の出力信号はインバータ５
１１を介して出力端５０３から導出される。
第６図は第５図の動作を説明するためのタイミ
ングチヤートである。
ングチヤートである。
次に、第５図および第６図を参照してこの発明
の一実施例の具体的な動作について説明する。ま
た、回路動作を説明する前に符号化について表現
を変形しておく。符号化回路は前述の第１図に示
す従来のものを用いるとして、その符号化アルゴ
リズムは前述の第(1)式および第(2)式で表わされる
が、第(1)式および第(2)式より と変形される。この第(4)式におけるbi(1)は１ビツ
ト前に送信されたデータAi-1と１ビツト前の前半
ビツトの反転したものとのEXORであり、第(5)
式におけるbi(2)は今回送信すべきデータAiと１ビ
ツト前の後半ビツトの反転したものとのEXOR
であることがわかる。
の一実施例の具体的な動作について説明する。ま
た、回路動作を説明する前に符号化について表現
を変形しておく。符号化回路は前述の第１図に示
す従来のものを用いるとして、その符号化アルゴ
リズムは前述の第(1)式および第(2)式で表わされる
が、第(1)式および第(2)式より と変形される。この第(4)式におけるbi(1)は１ビツ
ト前に送信されたデータAi-1と１ビツト前の前半
ビツトの反転したものとのEXORであり、第(5)
式におけるbi(2)は今回送信すべきデータAiと１ビ
ツト前の後半ビツトの反転したものとのEXOR
であることがわかる。
このように、符号化回路では、FM符号化する
と同時に、bi(1)およびbi(2)のそれぞれ第(4)式およ
び第(5)式のように差動符号化していることになつ
ている。
と同時に、bi(1)およびbi(2)のそれぞれ第(4)式およ
び第(5)式のように差動符号化していることになつ
ている。
動作において、第４図ｂに示すタイミングクロ
ツクパルスがフリツプフロツプ５０５に与えられ
ると、そのＱ出力端には第６図ｃに示すパルスが
得られる。このパルスは出力端５０４から外部に
導出される。また、フリツプフロツプ５０５のＱ
出力信号ともとのタイミングクロツクパルスとが
ANDゲート５０９に与えられることによつて、
このANDゲート５０９の出力信号は、第６図ｄ
に示す後半ビツトを選択するためのクロツクパル
スとなる。そして、このクロツクパルスｄがフリ
ツプフロツプ５０６に与えられることによつて、
フリツプフロツプ５０６は受信系列データri(1)，
ri(2)のうちの後半ビツトすなわちri(2)を選択する。
なお、フリツプフロツプ５０５の出力信号とタ
イミングクロツクパルスとをANDゲート５０９
に与えれば、フリツプフロツプ５０６は前半ビツ
トri(1)を選択することも可能になる。フリツプフ
ロツプ５０６で選択された信号ri(2)はフリツプフ
ロツプ５０７に与えられ、このフリツプフロツプ
５０７にはフリツプフロツプ５０５からのクロツ
クパルスｃが与えられているので、このフリツプ
フロツプ５０７のＱ出力には周期Ｔだけ遅延させ
られたr(2)i-1が得られる。そして、フリツプフロツ
プ５０６のＱ出力としてのri(2)と、フリツプフロ
ツプ５０７のＱ出力としてのr(2)i-1とがEXORゲー
ト５０８でEXORされ、インバータ５１１で反
転することによつて、 のように復号化される。すなわち、フリツプフロ
ツプ５０６によつて今回のデータの後半ビツトを
検出し、フリツプフロツプ５０７によつて前回の
後半ビツトのデータを検出し、これらをEXOR
ゲート５０８によつてEXORすれば、もとのデ
ータに復号化することができる。以上がこの発明
の一実施例による符号化および復号化回路の動作
であるが、上述のごとく復号化すればFM符号が
非同期復号化できることを多項式表現を用いて以
下に説明する。
ツクパルスがフリツプフロツプ５０５に与えられ
ると、そのＱ出力端には第６図ｃに示すパルスが
得られる。このパルスは出力端５０４から外部に
導出される。また、フリツプフロツプ５０５のＱ
出力信号ともとのタイミングクロツクパルスとが
ANDゲート５０９に与えられることによつて、
このANDゲート５０９の出力信号は、第６図ｄ
に示す後半ビツトを選択するためのクロツクパル
スとなる。そして、このクロツクパルスｄがフリ
ツプフロツプ５０６に与えられることによつて、
フリツプフロツプ５０６は受信系列データri(1)，
ri(2)のうちの後半ビツトすなわちri(2)を選択する。
なお、フリツプフロツプ５０５の出力信号とタ
イミングクロツクパルスとをANDゲート５０９
に与えれば、フリツプフロツプ５０６は前半ビツ
トri(1)を選択することも可能になる。フリツプフ
ロツプ５０６で選択された信号ri(2)はフリツプフ
ロツプ５０７に与えられ、このフリツプフロツプ
５０７にはフリツプフロツプ５０５からのクロツ
クパルスｃが与えられているので、このフリツプ
フロツプ５０７のＱ出力には周期Ｔだけ遅延させ
られたr(2)i-1が得られる。そして、フリツプフロツ
プ５０６のＱ出力としてのri(2)と、フリツプフロ
ツプ５０７のＱ出力としてのr(2)i-1とがEXORゲー
ト５０８でEXORされ、インバータ５１１で反
転することによつて、 のように復号化される。すなわち、フリツプフロ
ツプ５０６によつて今回のデータの後半ビツトを
検出し、フリツプフロツプ５０７によつて前回の
後半ビツトのデータを検出し、これらをEXOR
ゲート５０８によつてEXORすれば、もとのデ
ータに復号化することができる。以上がこの発明
の一実施例による符号化および復号化回路の動作
であるが、上述のごとく復号化すればFM符号が
非同期復号化できることを多項式表現を用いて以
下に説明する。
符号化アルゴリズムから得られる第(4)式および
第(5)式を多項式表現すると、ｘをＴ／２の遅延を表 わすものとして、 （１＋x2）b1（x2） ＝x2A（x2）＋b0(1)＋Ｊ（x2）＋１ ……(7) （１＋x2）b2（x2） ＝Ａ（x2）＋A0＋b0(2)＋Ｊ（x2）＋１ ……(8) となる。ただし、 Ａ（x2）＝A0＋A1x2＋A2x4＋… ……(9) b1（x2）＝b0(1)x2＋b2(1)x4＋… ……(10) b2（x2）＝b0(2)＋b1(2)x2＋b2(2)x4＋… ……(11) Ｊ（x2）＝１＋x2＋x4… ……(12) であり、b0(1)，b0(2)は、第１図に示す符号化用フ
リツプフロツプ１０５の初期状態である。よつ
て、FM符号化されたデータ系列ｂ（ｘ）は、 ｂ（ｘ）△＝b1（x2）＋xb2（x2） ……（13） と表わされ、伝送路で誤まり系列ｅ（ｘ）が加わ
ると、受信系列ｒ（ｘ）は送受間の遅延量をＬと
して、 ｒ（ｘ）△＝r1（x2）＋xr2（x2） ……（14） ｅ（ｘ）＋ｂ（ｘ）・xL……（15） と表わされる。ここで、 ｅ（ｘ）△＝e1（x2）＋xe2（x2） ……（16） r1（x2）△＝r0(1)＋r1(1)x2＋r2(1)x4… ……（17） r2（x2）△＝r0(2)＋r1(2)x2＋r2(2)x4＋………（18
） e1（x2）△＝e0(1)＋e1(1)x2＋e2(1)x4＋…
……（19） e2（x2）＝b0(2)＋b1(2)x2＋b2(2)x4＋… ……（20） である。
第(5)式を多項式表現すると、ｘをＴ／２の遅延を表 わすものとして、 （１＋x2）b1（x2） ＝x2A（x2）＋b0(1)＋Ｊ（x2）＋１ ……(7) （１＋x2）b2（x2） ＝Ａ（x2）＋A0＋b0(2)＋Ｊ（x2）＋１ ……(8) となる。ただし、 Ａ（x2）＝A0＋A1x2＋A2x4＋… ……(9) b1（x2）＝b0(1)x2＋b2(1)x4＋… ……(10) b2（x2）＝b0(2)＋b1(2)x2＋b2(2)x4＋… ……(11) Ｊ（x2）＝１＋x2＋x4… ……(12) であり、b0(1)，b0(2)は、第１図に示す符号化用フ
リツプフロツプ１０５の初期状態である。よつ
て、FM符号化されたデータ系列ｂ（ｘ）は、 ｂ（ｘ）△＝b1（x2）＋xb2（x2） ……（13） と表わされ、伝送路で誤まり系列ｅ（ｘ）が加わ
ると、受信系列ｒ（ｘ）は送受間の遅延量をＬと
して、 ｒ（ｘ）△＝r1（x2）＋xr2（x2） ……（14） ｅ（ｘ）＋ｂ（ｘ）・xL……（15） と表わされる。ここで、 ｅ（ｘ）△＝e1（x2）＋xe2（x2） ……（16） r1（x2）△＝r0(1)＋r1(1)x2＋r2(1)x4… ……（17） r2（x2）△＝r0(2)＋r1(2)x2＋r2(2)x4＋………（18
） e1（x2）△＝e0(1)＋e1(1)x2＋e2(1)x4＋…
……（19） e2（x2）＝b0(2)＋b1(2)x2＋b2(2)x4＋… ……（20） である。
同様にして、復号化アルゴリズムは前記第(6)式
を用いて多項式表現すると、 A^（x2）＝（１＋x2）r2（x2）＋x2J（x2） ＋A^0＋r0(2) ……（21） となる。ただし、 A^（x2）＝A^0＋A^1x2＋A^2x4＋… ……（22） であり、A0は復号化フリツプフロツプ５０６お
よび５０７の初期状態で決まる初期値である。
を用いて多項式表現すると、 A^（x2）＝（１＋x2）r2（x2）＋x2J（x2） ＋A^0＋r0(2) ……（21） となる。ただし、 A^（x2）＝A^0＋A^1x2＋A^2x4＋… ……（22） であり、A0は復号化フリツプフロツプ５０６お
よび５０７の初期状態で決まる初期値である。
これらの式により、復号化出力Ａ（x2）を送信
データＡ（x2）で表わすと、遅延量Ｌが零あるい
は偶数のときと奇数のときとに分けて考えると、 Ａ（x2）＝XL｛Ａ（x2）＋Ｊ（x2）＋A0＋b0(2)＋１
｝＋（１＋x2）e2（x2）＋x2J（x2）＋A^0＋r0(2) （Ｌは零あるいは偶数） （Ｌは零あるいは偶数） XL+1Ａ（x2）＋XL-1｛Ｊ（x2）＋b0(1)＋１｝＋（１＋x
2）e2（x2）＋x2J（x2）＋A0＋r0(2) （Ｌは奇数） …（23） …（24） となるので、遅延量を無視し、ｘの代わりにＴの
遅延量を表わすｘを用いて復号化されたデータを
表わすと A^（Ｘ）＝XA（Ｘ）＋b0(1)＋A^0＋r0(2)＋（１＋Ｘ
）e2（Ｘ）……（25） A^（Ｘ）＝XA（Ｘ）＋b0(1)＋A^0＋r0(2)＋（１＋Ｘ
）e2（Ｘ）……（25） Ａ（Ｘ）＋A0＋b0(2)＋A^0＋r0(2)＋（１＋Ｘ）e2（Ｘ
）……（26） と表わされる。
データＡ（x2）で表わすと、遅延量Ｌが零あるい
は偶数のときと奇数のときとに分けて考えると、 Ａ（x2）＝XL｛Ａ（x2）＋Ｊ（x2）＋A0＋b0(2)＋１
｝＋（１＋x2）e2（x2）＋x2J（x2）＋A^0＋r0(2) （Ｌは零あるいは偶数） （Ｌは零あるいは偶数） XL+1Ａ（x2）＋XL-1｛Ｊ（x2）＋b0(1)＋１｝＋（１＋x
2）e2（x2）＋x2J（x2）＋A0＋r0(2) （Ｌは奇数） …（23） …（24） となるので、遅延量を無視し、ｘの代わりにＴの
遅延量を表わすｘを用いて復号化されたデータを
表わすと A^（Ｘ）＝XA（Ｘ）＋b0(1)＋A^0＋r0(2)＋（１＋Ｘ
）e2（Ｘ）……（25） A^（Ｘ）＝XA（Ｘ）＋b0(1)＋A^0＋r0(2)＋（１＋Ｘ
）e2（Ｘ）……（25） Ａ（Ｘ）＋A0＋b0(2)＋A^0＋r0(2)＋（１＋Ｘ）e2（Ｘ
）……（26） と表わされる。
このように、FM符号において、この発明の一
実施例の復号化回路を用いると、第１番目のビツ
ト（X0の項）はメモリの初期状態によつて誤ま
りを生じることもあるが、それ以降は正しく復号
化することができる。
実施例の復号化回路を用いると、第１番目のビツ
ト（X0の項）はメモリの初期状態によつて誤ま
りを生じることもあるが、それ以降は正しく復号
化することができる。
なお、上述の実施例では、FM符号の場合につ
いて説明したが、１ビツトと２ビツトに変換する
他の伝送路符号でも２ビツトの符号化出力の１ビ
ツト目および２ビツト目がそれぞれ結果として差
動符号化される伝送路符号についてこの発明を適
用しても前述と同様の効果を得ることができる。
いて説明したが、１ビツトと２ビツトに変換する
他の伝送路符号でも２ビツトの符号化出力の１ビ
ツト目および２ビツト目がそれぞれ結果として差
動符号化される伝送路符号についてこの発明を適
用しても前述と同様の効果を得ることができる。
以上のように、この発明によればFM符号の復
号化回路を差動復号化するように構成したので、
同期式の復号化回路のように同期検出回路を必要
とすることなく、同期について特に注意を払う必
要がない。それによつて、同期の誤まりによる復
号化の誤まりを生じない非同期復号化を達成する
ことができる
号化回路を差動復号化するように構成したので、
同期式の復号化回路のように同期検出回路を必要
とすることなく、同期について特に注意を払う必
要がない。それによつて、同期の誤まりによる復
号化の誤まりを生じない非同期復号化を達成する
ことができる
第１図は従来の符号化回路の一例を示す電気回
路図であり、第２図はそのタイミングチヤートで
ある。第３図は従来の復号化回路の一例を示す電
気回路図であり、第４図はそのタイミングチヤー
トを示す。第５図はこの発明の一実施例の復号化
回路の一実施例を示す電気回路図であり、第６図
はそのタイミングチヤートである。 図において、１０４，１０５，５０５，５０
６，５０７はフリツプフロツプ、１０６，１０
７，５０９はANDゲート、１０９はORゲート、
１１０，５１０はインバータ、１０８，５０８は
EXORゲートを示す。
路図であり、第２図はそのタイミングチヤートで
ある。第３図は従来の復号化回路の一例を示す電
気回路図であり、第４図はそのタイミングチヤー
トを示す。第５図はこの発明の一実施例の復号化
回路の一実施例を示す電気回路図であり、第６図
はそのタイミングチヤートである。 図において、１０４，１０５，５０５，５０
６，５０７はフリツプフロツプ、１０６，１０
７，５０９はANDゲート、１０９はORゲート、
１１０，５１０はインバータ、１０８，５０８は
EXORゲートを示す。
Claims (1)
- 【特許請求の範囲】 １ データを符号化回路によつて、Ｔビツト周期
のうち前半がＴ／２ビツト周期であり、後半が
Ｔ／２ビツト周期の２値符号にFM符号化して送
信した送信データ系列をＴ／２ビツト周期のクロ
ツクパルスに基づいて復号化する復号化回路にお
いて、 前記Ｔ／２ビツト周期のクロツクパルスに基づ
いて、ビツト周期の復号化クロツクパルスを発生
する復号化クロツクパルス発生手段、 前記Ｔ／２ビツト周期のクロツクパルスと前記
復号化クロツクパルス発生手段からの復号化クロ
ツクパルスとに基づいて、前記Ｔ／２ビツト周期
の後半に対応したパルスを発生する第１のゲート
手段、 前記第１のゲート手段から発生されたパルスに
基づいて、受信データ系列から後半ビツトの２値
符号を選択する後半ビツト選択手段、 前記復号化クロツクパルス発生手段から発生さ
れた復号化クロツクパルスに基づいて、前記後半
ビツト選択手段で選択された後半ビツトの２値符
号をＴビツト周期だけ遅延させる遅延手段、およ
び 前記後半ビツト選択手段によつて選択された今
回の後半ビツトの２値符号と前記遅延手段から出
力される前回の後半ビツトの２値符号とに基づい
て、元のデータを復号する第２のゲート手段を備
えた、復号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8480880A JPS5710566A (en) | 1980-06-20 | 1980-06-20 | Decoding circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8480880A JPS5710566A (en) | 1980-06-20 | 1980-06-20 | Decoding circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5710566A JPS5710566A (en) | 1982-01-20 |
| JPS6322503B2 true JPS6322503B2 (ja) | 1988-05-12 |
Family
ID=13841012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8480880A Granted JPS5710566A (en) | 1980-06-20 | 1980-06-20 | Decoding circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5710566A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3517665A1 (de) * | 1985-05-15 | 1986-11-20 | Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen | Verfahren zum polieren von siliciumscheiben |
| JPH07257279A (ja) * | 1994-03-17 | 1995-10-09 | Tetsuji Tsuzuki | バックミラー |
| JP2002155180A (ja) * | 2000-11-22 | 2002-05-28 | Asahi Denka Kogyo Kk | 食品包装用塩化ビニル系樹脂組成物 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU1374776A (en) * | 1975-05-12 | 1977-11-10 | Gen Electric | Function control apparatus for a radio communication system |
| JPS5232204A (en) * | 1975-09-06 | 1977-03-11 | Fujitsu Ltd | Light pcm communication system |
-
1980
- 1980-06-20 JP JP8480880A patent/JPS5710566A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5710566A (en) | 1982-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4506372A (en) | Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence | |
| JPH04284753A (ja) | Ｃｒｃ演算方法及びａｔｍ交換方式におけるｈｅｃ同期装置 | |
| JPH0124385B2 (ja) | ||
| JPH0376613B2 (ja) | ||
| JP2839868B2 (ja) | ５ビット４トリット符号体系 | |
| US4244051A (en) | Data communication method and apparatus therefor | |
| US4055832A (en) | One-error correction convolutional coding system | |
| EP0066620B1 (en) | Circuit for clock recovery | |
| JPH0654475B2 (ja) | 遷移の誤りを検出する装置 | |
| JPS6322503B2 (ja) | ||
| US4928289A (en) | Apparatus and method for binary data transmission | |
| KR100574767B1 (ko) | 차분값 데이터 인코딩 기반의 데이터 전송 회로 및 방법 | |
| US4001779A (en) | Digital error correcting decoder | |
| EP0450148A2 (en) | Decoding circuit for inhibiting error propagation | |
| RU2254676C2 (ru) | Кодек помехоустойчивого циклического кода | |
| SU849521A1 (ru) | Устройство дл цикловой синхронизации | |
| US6944805B2 (en) | Self orthogonal decoding circuit and self orthogonal decoding method | |
| RU2820053C1 (ru) | Устройство дивергентного декодирования сегментов линейной рекуррентной последовательности | |
| RU2214044C1 (ru) | Устройство для кодирования - декодирования данных | |
| JP2606194B2 (ja) | デジタル信号の伝送装置 | |
| CN100413240C (zh) | 用于信息长度侦测及错误侦测的改良式循环冗余检验方法 | |
| JPH0123016B2 (ja) | ||
| JP2600575B2 (ja) | 変復調装置 | |
| SU1241480A1 (ru) | Устройство дл декодировани циклических кодов | |
| SU1403379A1 (ru) | Устройство дл передачи и приема самосинхронизирующихс кодограмм |