Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6322589B2 - - Google Patents
[go: Go Back, main page]

JPS6322589B2 - - Google Patents

Info

Publication number
JPS6322589B2
JPS6322589B2 JP57087891A JP8789182A JPS6322589B2 JP S6322589 B2 JPS6322589 B2 JP S6322589B2 JP 57087891 A JP57087891 A JP 57087891A JP 8789182 A JP8789182 A JP 8789182A JP S6322589 B2 JPS6322589 B2 JP S6322589B2
Authority
JP
Japan
Prior art keywords
character
display
memory
information
graphic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57087891A
Other languages
Japanese (ja)
Other versions
JPS58205182A (en
Inventor
Fumio Inaba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP57087891A priority Critical patent/JPS58205182A/en
Publication of JPS58205182A publication Critical patent/JPS58205182A/en
Publication of JPS6322589B2 publication Critical patent/JPS6322589B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 本発明は、ラスタスキヤン型陰極線管表示装置
に関し、特に2つ以上の画面情報を重畳して同一
の表示面に表示することのできる表示装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a raster scan type cathode ray tube display device, and more particularly to a display device that can display two or more pieces of screen information in a superimposed manner on the same display surface.

例えば図形と文字を同一表示面に重畳して表示
させる場合、文字コードを記憶している第1のメ
モリから順次文字コードを読出して、各文字コー
ドを文字パターンに変換し、各文字は水平同期信
号を基点として水平走査線上に順次ドツト表示さ
れる。上記水平同期信号は、一般に前記第1のメ
モリから文字コードを読出すカウンタを基本とし
て作成され、1水平走査線上に整数個の文字が配
列表示される。
For example, when displaying figures and characters superimposed on the same display surface, the character codes are read out sequentially from the first memory that stores the character codes, each character code is converted into a character pattern, and each character is horizontally synchronized. Dots are sequentially displayed on the horizontal scanning line with the signal as the base point. The horizontal synchronizing signal is generally created based on a counter that reads character codes from the first memory, and an integer number of characters are arranged and displayed on one horizontal scanning line.

一方、上記文字表示に重畳すべき例えば図形情
報が、上記1文字の水平方向のドツト数と異なる
ドツト数を単位として第2のメモリに記憶されて
いるような場合は、1水平走査線上に乗せられる
図形単位数は必ずしも整数とならない。従つて、
第2のメモリから適当なカウント周期で図形情報
を読出したとしても、1水平同期信号周期と一致
させることができず画像が流れてしまうため、う
まく重畳させることができない場合がある。水平
同期信号周期間に第2のメモリの記憶単位が丁度
整数個となるように構成すれば、うまく同期させ
ることができるが、このことは図形情報のメモリ
構成の大きな制約となる。また、水平同期信号周
期内に整数個の図形情報を配置した場合、水平表
示期間は、必ずしも図形情報の整数倍とならない
ため、表示される図形が1部削除されたりする欠
点を生じる。従つて、上述の従来装置では、任意
のドツト数単位の文字表示と、任意のドツト数単
位の図形表示とを重畳表示させることが頗る困難
であるという欠点がある。
On the other hand, if, for example, graphic information to be superimposed on the character display is stored in the second memory in units of a number of dots different from the number of dots in the horizontal direction of one character, the graphic information is superimposed on one horizontal scanning line. The number of graphical units drawn is not necessarily an integer. Therefore,
Even if the graphic information is read out from the second memory at an appropriate count period, it may not be possible to properly superimpose the information because it cannot be made to match one horizontal synchronizing signal period and the image flows. Successful synchronization can be achieved by configuring the second memory to have just an integer number of storage units between horizontal synchronization signal periods, but this is a major constraint on the memory configuration for graphic information. Furthermore, when an integer number of graphic information is arranged within a horizontal synchronization signal period, the horizontal display period is not necessarily an integral multiple of the graphic information, resulting in the disadvantage that part of the displayed graphic may be deleted. Therefore, the conventional device described above has a drawback in that it is extremely difficult to superimpose a character display in units of an arbitrary number of dots and a graphic display in units of an arbitrary number of dots.

本発明の目的は、上述の従来の欠点を解決し、
任意のドツト数単位で構成される第1のメモリと
第2のメモリに記憶された文字情報と図形情報等
を一方の読出しカウント数を基準とした水平同期
信号の1周期内に、他方のメモリに記憶された図
形情報等を同期させて表示させることが可能な陰
極線管表示装置を提供することにある。
The purpose of the present invention is to solve the above-mentioned conventional drawbacks and
Character information, graphic information, etc. stored in the first memory and the second memory, each consisting of an arbitrary number of dots, are read out from the other memory within one cycle of the horizontal synchronization signal based on the readout count number of one. An object of the present invention is to provide a cathode ray tube display device that can synchronize and display graphic information and the like stored in the computer.

本発明の表示装置は、第1のメモリに格納され
た文字情報等を一定周期で読出して表示装置に表
示させる文字表示系と、第2のメモリに格納され
た図形情報等を前記と異なる周期で読出して前記
表示装置に重畳して表示させる図形表示系とを備
えたラスタスキヤン型陰極線管表示装置におい
て、前記図形表示系は、一定の情報読出し数の後
に読出し周期を可変する手段を備えたことを特徴
とする。
The display device of the present invention includes a character display system that reads character information, etc. stored in a first memory at a constant period and displays it on the display device, and a character display system that reads character information, etc. stored in a second memory at a different period from the above. In the raster scan type cathode ray tube display device, the graphic display system is provided with a graphic display system that reads out the information and displays it in a superimposed manner on the display device, wherein the graphic display system is provided with means for varying the readout period after a certain number of information readouts. It is characterized by

次に、本発明について、図面を参照して詳細に
説明する。
Next, the present invention will be explained in detail with reference to the drawings.

図は、本発明の一実施例を示すブロツク図であ
る。本実施例は、水平方向に9画素分のドツト表
示を単位として1文字を表示させる文字表示系A
と、16画素分のドツト表示を単位として図形表示
させる図形表示系Bとを備えて、両表示系A,B
の出力により文字表示と図形表示を同一の陰極線
管表示部7に重畳して表示させる例について述べ
る。
The figure is a block diagram showing one embodiment of the present invention. This embodiment is a character display system A that displays one character in units of dot display of 9 pixels in the horizontal direction.
and a graphic display system B that displays graphics in units of dot display for 16 pixels.
An example will be described in which a character display and a graphic display are displayed in a superimposed manner on the same cathode ray tube display section 7 by the output of.

文字表示系Aは、表示部7上の1画素(1ドツ
ト)の表示時間tpごとにパルス信号を出す発振器
1と、該発振器1の出力パルスを9分周する分周
器2と、分周器2の出力パルスをカウントしてカ
ウント値をアドレス信号としてメモリ4に送出
し、かつ、フルカウント後入力パルス数が9の整
数倍時点に水平同期信号を出すカウンタ3と、表
示すべき文字の文字コードを記憶している第1の
メモリ4と、第1のメモリ4の出力する文字コー
ドをドツトパターンに変換する文字パターン変換
回路5と、文字パターン変換回路5の出力するド
ツトパターンをビデオ信号に変換出力するビデオ
回路6とを備えて、発振器1の出力パルス9個ご
とにカウンタ3のカウント値が更新され、第1の
メモリ4から順次文字コードを読出して文字パタ
ーン変換回路5によつてドツトパターンに変換
し、ビデオ回路6でビデオ信号に変換して表示部
7に文字表示がなされる。表示部7の水平走査
は、カウンタ3の出力する水平同期信号に同期し
てなされる。以上は従来の表示装置と同じであ
る。
The character display system A includes an oscillator 1 that outputs a pulse signal every display time t p of one pixel (one dot) on the display section 7, a frequency divider 2 that divides the output pulse of the oscillator 1 by nine, and a frequency divider 2 that divides the output pulse of the oscillator 1 by nine. A counter 3 that counts the output pulses of the frequency generator 2 and sends the count value as an address signal to the memory 4, and outputs a horizontal synchronization signal when the number of input pulses is an integral multiple of 9 after full counting, and A first memory 4 that stores character codes, a character pattern conversion circuit 5 that converts the character code output from the first memory 4 into a dot pattern, and a video signal that converts the dot pattern output from the character pattern conversion circuit 5 into a video signal. The count value of the counter 3 is updated every nine output pulses of the oscillator 1, and the character code is sequentially read from the first memory 4 and is converted and output by the character pattern conversion circuit 5. The data is converted into a dot pattern, converted into a video signal by the video circuit 6, and displayed as characters on the display section 7. Horizontal scanning of the display section 7 is performed in synchronization with a horizontal synchronization signal output from the counter 3. The above is the same as the conventional display device.

一方、図形表示系Bは、16ドツトを単位とした
図形情報を第2のメモリ10に格納していて、カ
ウンタ9の出力によつて指定されるアドレス位置
に格納した図形情報が、カウンタ9の出力ごとに
順次読出されて、ビデオ回路11でビデオ信号に
変換されビデオ回路6の出力信号に重畳される。
カウンタ9は、分周期8の出力パルスをカウント
し、カウント値を第2のメモリ10のアドレス信
号として出力する。一方、カウンタ12は、カウ
ンタ9の出力に同期して動作し、例えば54カウン
トしたとき出力信号を出して分周器8の分周比を
例えば1/18に変更させる。分周器8は発振器1の
出力パルスを常時は1/16分周する回路であるが、
上記カウンタ12の出力信号により1/18分周に変
更される分周器である。本実施例では、分周器8
およびカウンタ12によつて「一定の情報読出し
数の後に読出し周期を可変する手段」を構成して
いる。
On the other hand, the graphic display system B stores graphic information in units of 16 dots in the second memory 10, and the graphic information stored in the address position specified by the output of the counter 9 is stored in the second memory 10. Each output is sequentially read out, converted into a video signal by the video circuit 11, and superimposed on the output signal of the video circuit 6.
The counter 9 counts the output pulses of the divided period 8 and outputs the count value as an address signal for the second memory 10. On the other hand, the counter 12 operates in synchronization with the output of the counter 9, and outputs an output signal when it counts 54, for example, to change the frequency division ratio of the frequency divider 8 to, for example, 1/18. Frequency divider 8 is a circuit that normally divides the output pulse of oscillator 1 by 1/16, but
This is a frequency divider whose frequency is changed to 1/18 based on the output signal of the counter 12. In this embodiment, the frequency divider 8
The counter 12 constitutes "means for varying the read cycle after a certain number of information reads."

今、文字表示系Aのカウンタ3のカウント周期
N1tpは、9tpであり、1水平同期信号周期TH内の
カウント数NH1を例えば106とすると、1ドツト
表示時間tpを33ナノセカンドとした場合は、1水
平同期信号周期THは31.482マイクロセカンドとな
る。勿論この中には水平ブランキング時間も含ま
れているから、文字表示数は106より少ない。そ
して、第2のメモリ10からは、16パルスごとに
1単位の図形が読み出されるから、54単位の図形
が28.512マイクロセカンドで表示され、その後読
出し周期が変えられて、18パルスごとの5回分す
なわち2.970マイクロセカンドで5単位の図形が
読み出される。この期間を表示と関係ない水平ブ
ランキング時間より小とすることによりこの部分
を表示面上に表示することなく合計31.482マイク
ロセカンドとすることができる。すなわち、文字
表示系Aのカウンタ3の出力する31.482マイクロ
セカンドごとの水平同期信号に同期することが可
能である。
Now, the count period of counter 3 of character display system A
N 1 t p is 9t p , and if the count number N H1 in one horizontal synchronization signal period T H is 106, and if one dot display time t p is 33 nanoseconds, one horizontal synchronization signal period T H is 31.482 microseconds. Of course, this includes the horizontal blanking time, so the number of displayed characters is less than 106. Then, from the second memory 10, one unit of figure is read out every 16 pulses, so 54 units of figure are displayed in 28.512 microseconds, and then the readout period is changed, so that 5 times of every 18 pulses, or A figure of 5 units is read out in 2.970 microseconds. By making this period shorter than the horizontal blanking time unrelated to display, the total time can be reduced to 31.482 microseconds without displaying this portion on the display screen. That is, it is possible to synchronize with the horizontal synchronization signal every 31.482 microseconds output from the counter 3 of the character display system A.

一般的に言えば、表示部上の1ドツトの表示時
間tp、文字単位のカウント周期N1tp、1水平同期
信号周期内の文字カウント数をNH1とし、他方の
例えば図形情報のカウント周期をN2tpとし、図
形情報の読出し数をNH2とした場合、水平同期信
号THは、 TH=N1tp×NH1=N2tp×NH2 ……(1) とならなければ同期が合わないのであるが、本発
明は上記(1)式を変更して、 TH=N1tp×NH1 =N2tp×(NH2−NMH2) +NM2tp×NMH2 ……(2) とすることにより同期を合わせている。ただし、
NMH2は、水平同期信号内のカウント数のうち、
単位情報の読出し周期が通常のN2tpより異なつ
た周期NM2tpとされるカウント数であり、NMH2
よびNM2は(2)式を満足させるように適宜選定され
る。ただし、NM2×NMH2×tpは水平ブランキング
時間より小となるように選ばれる。前述の実施例
ではNM2=18,NMH2=5に選定したから、NM2×
NMH2×tp=2.970マイクロセカンドとなる。すな
わち、第2のメモリからの読出し周期は一定数
(NH2−NMH2)まではN2tpの周期で読み出され、
その後水平ブランキング時間内においてNM2tp
周期に変更され、該周期の5周期分をそれ以前の
図示表示時間に加えることにより水平同期信号周
期THに合わせることが可能となつた。一般に、
第1のメモリと第2のメモリの単位情報の読出し
周期が任意に独立している場合であつても(2)式を
満足するNMH2およびNM2を決定することが可能で
あり、その制約はNMH2×NM2×tpが水平ブランキ
ング時間より小であるということのみである。従
来のような(1)式の制約により、2つの系の任意の
読出し周期に対して同期表示させることができな
いという欠点を解消することができる。従つて、
任意のドツト数を単位として表示する2つの系の
出力信号を、片方の系が決定する水平同期信号に
合わせて、他方の系の出力信号を同一の表示部に
重畳して表示することが容易に可能となる効果を
有する。
Generally speaking, the display time of one dot on the display section is t p , the count period of each character is N 1 t p , the number of characters counted within one horizontal synchronization signal period is N H1 , and the other, for example, the count of graphic information When the period is N 2 t p and the number of graphic information read is N H2 , the horizontal synchronizing signal T H is as follows: T H = N 1 t p ×N H1 = N 2 t p × N H2 ……(1) Otherwise, synchronization will not be achieved, but in the present invention, the above equation (1) is changed to obtain T H = N 1 t p ×N H1 = N 2 t p × (N H2 − N MH2 ) + N M2 Synchronization is achieved by setting t p ×N MH2 ……(2). however,
N MH2 is the number of counts in the horizontal synchronization signal.
This is a count number in which the reading period of unit information is a period N M2 t p that is different from the normal N 2 t p , and N MH2 and N M2 are appropriately selected so as to satisfy equation (2). However, N M2 ×N MH2 ×t p is selected to be smaller than the horizontal blanking time. In the above example, N M2 = 18 and N MH2 = 5 were selected, so N M2 ×
N MH2 ×t p =2.970 microseconds. In other words, the readout period from the second memory is N 2 t p up to a certain number (N H2 −N MH2 ),
Thereafter, the cycle was changed to N M2 t p within the horizontal blanking time, and by adding five cycles of this cycle to the previous illustrated display time, it became possible to match the horizontal synchronizing signal cycle T H. in general,
Even if the reading cycles of unit information in the first memory and the second memory are arbitrarily independent, it is possible to determine N MH2 and N M2 that satisfy equation (2), and the constraints only that N MH2 ×N M2 ×t p is less than the horizontal blanking time. It is possible to eliminate the conventional drawback that the two systems cannot be displayed synchronously with respect to arbitrary reading cycles due to the constraint of equation (1). Therefore,
It is easy to display the output signals of two systems, which display arbitrary dot numbers as units, by superimposing the output signals of the other system on the same display in accordance with the horizontal synchronization signal determined by one system. It has the effect of making it possible.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の一実施例を示すブロツク図であ
る。 図において、1……発振器、2,8……分周
期、3,9……カウンタ、4……第1のメモリ、
5……文字パターン変換回路、6,11……ビデ
オ回路、7……表示部、12……カウンタ、10
……第2のメモリ、A……文字表示系、B……図
形表示系。
The figure is a block diagram showing one embodiment of the present invention. In the figure, 1... oscillator, 2, 8... period division, 3, 9... counter, 4... first memory,
5...Character pattern conversion circuit, 6, 11...Video circuit, 7...Display section, 12...Counter, 10
...second memory, A...character display system, B...graphic display system.

Claims (1)

【特許請求の範囲】[Claims] 1 第1のメモリに格納された文字情報等を一定
周期で読出して表示装置に表示させる文字表示系
と、第2のメモリに格納された図形情報等を前記
と異なる周期で読出して前記表示装置に重畳して
表示させる図形表示系とを備えたラスタスキヤン
型陰極線管表示装置において、前記図形表示系
は、一定の情報読出し数の後に読出し周期を可変
する手段を備えたことを特徴とする陰極線管表示
装置。
1 A character display system that reads character information, etc. stored in a first memory at a constant cycle and displays it on a display device, and a character display system that reads graphic information, etc. stored in a second memory at a different cycle from the above and displays it on the display device. A raster scan type cathode ray tube display device comprising a graphic display system for superimposing and displaying information on a cathode ray tube display device, wherein the graphic display system is provided with means for varying a readout period after a certain number of information readouts. Tube display.
JP57087891A 1982-05-26 1982-05-26 Crt display unit Granted JPS58205182A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57087891A JPS58205182A (en) 1982-05-26 1982-05-26 Crt display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57087891A JPS58205182A (en) 1982-05-26 1982-05-26 Crt display unit

Publications (2)

Publication Number Publication Date
JPS58205182A JPS58205182A (en) 1983-11-30
JPS6322589B2 true JPS6322589B2 (en) 1988-05-12

Family

ID=13927501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57087891A Granted JPS58205182A (en) 1982-05-26 1982-05-26 Crt display unit

Country Status (1)

Country Link
JP (1) JPS58205182A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6330945A (en) * 1986-07-25 1988-02-09 Toshiba Corp Memory access synchronizing circuit

Also Published As

Publication number Publication date
JPS58205182A (en) 1983-11-30

Similar Documents

Publication Publication Date Title
EP0103982B1 (en) Display control device
KR920001931A (en) Apparatus for coupling a video signal represented by an interlaced video to a non-interlaced video display means and a method for displaying the video signal by the means
JPH0557599B2 (en)
GB1311503A (en) Display device including roll and crawl capabilities
JP2570344B2 (en) Image display device
NL8204950A (en) GRAPHIC EFFECTS GENERATOR.
US4205310A (en) Television titling apparatus and method
US5371513A (en) Apparatus for generating programmable interrupts to indicate display positions in a computer
US4737778A (en) Video display controller
JP3154190B2 (en) General-purpose scanning cycle converter
JPS6322589B2 (en)
JP2687100B2 (en) On-screen display circuit
US4090187A (en) Television titling system for producing overlapping characters
US6433829B1 (en) Signal processing apparatus for setting up vertical blanking signal of television set
JPH0724853Y2 (en) Composite sync signal generator for video equipment
JP2000163027A (en) Character display device and character display method
JPS6138473B2 (en)
JPH0223872B2 (en)
JPS6261156B2 (en)
JPH0887244A (en) Display device
JPS5852234B2 (en) CRT display device
SU1312560A1 (en) Device for providing information output on srceen of cathode-ray tube
JPH01303490A (en) Character generating circuit
JPS5936267B2 (en) Memory addition method for display devices
JPH073439B2 (en) Waveform display device