Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6322678B2 - - Google Patents
[go: Go Back, main page]

JPS6322678B2 - - Google Patents

Info

Publication number
JPS6322678B2
JPS6322678B2 JP56030249A JP3024981A JPS6322678B2 JP S6322678 B2 JPS6322678 B2 JP S6322678B2 JP 56030249 A JP56030249 A JP 56030249A JP 3024981 A JP3024981 A JP 3024981A JP S6322678 B2 JPS6322678 B2 JP S6322678B2
Authority
JP
Japan
Prior art keywords
control information
signal
timing
communication path
synchronization signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56030249A
Other languages
Japanese (ja)
Other versions
JPS57143993A (en
Inventor
Jujiro Sasahara
Nobuo Haruyama
Minoru Ooyama
Hideaki Hanaoka
Kazumasa Ookawa
Katsuhiko Yazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
NEC Corp
NTT Inc
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Fujitsu Ltd
Priority to JP56030249A priority Critical patent/JPS57143993A/en
Publication of JPS57143993A publication Critical patent/JPS57143993A/en
Publication of JPS6322678B2 publication Critical patent/JPS6322678B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored program

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 本発明は、電子交換機における、通話路系装置
に使用される継電器の制御を行う信号分配装置を
高速が経済的にデータ転送させるためのデータ転
送方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transfer method for economical data transfer at high speed by a signal distribution device for controlling relays used in communication line equipment in an electronic exchange.

電子交換機において、新電話サービスを提供す
るような場合、サービスに必要な専用の装置、例
えば音声応答装置などが通話路系のトランク等の
位置に設置される。そして新サービス専用に使用
される音声応答装置が、アナウンスマシンなどの
ように、起動をかければ、固定の音声メツセージ
を出力する機能のほか、編集機能など多機能を有
する場合、中央処理系装置から音声応答装置へ、
各種の編集に必要なデータが転送される。
When a new telephone service is provided in an electronic exchange, special equipment necessary for the service, such as a voice response device, is installed in a trunk of a telephone line or the like. In addition, if the voice response device used exclusively for the new service has multiple functions such as an editing function in addition to the function of outputting a fixed voice message when activated, such as an announcement machine, the central processing system to the voice response device,
Data necessary for various types of editing is transferred.

第1図は、信号分配装置の従来より行われてい
るインタフエースを示しており、通話路装置内で
は約300Ω程度の巻線抵抗を持つ継電器の一方が
+24V電源に接続され、他方がゲーブルを介し
て、信号分配装置SDの出力である、トランジス
タQのコレクタに接続される。トランジスタQは
信号分配装置SD対する16ビツトのパターン情報
と行指定ならびにタイミング回路から決定される
FFの状態によりONまたはOFFとなる。
Figure 1 shows the conventional interface of signal distribution equipment, in which one side of the relay with a wire-wound resistance of approximately 300Ω is connected to the +24V power supply, and the other is connected to the cable. It is connected via the collector of the transistor Q, which is the output of the signal distribution device SD. Transistor Q is determined from 16-bit pattern information for signal distribution device SD, row designation, and timing circuit.
Turns ON or OFF depending on the state of FF.

継電器Rの動作サイクルで、早いものは、ダイ
ヤルパルス送出などであるが、サイクルタイムは
十数msであり、中央処理系装置からみれば、比
較にならないほど遅いサイクルである。
The fastest operation cycle of relay R is dial pulse transmission, but the cycle time is more than 10 ms, which is an incomparably slow cycle from the perspective of the central processing system.

これは、通話路系装置では、継電器ベースの制
御しか行わないため、当然のことである。このよ
うに、トランク等と同じような回線インタフエー
スを持ち、かつ機能として通話系に属する装置
で、中央処理系から種々の情報を受けて、制御を
行う装置において、中央処理系からのデータ転送
を、従来技術で行う場合 (1) 中央処理装置のバスにインタフエース (2) 中央処理装置からデータチヤネルを介して
IOCインタフエース (3) 中央処理装置からデータチヤネルを介してモ
デムインタフエース 以上の(1)〜(3)のインタフエースでデータ転送が
行われるが、インタフエース部のハード量が比較
的大きく、新サービス専用装置などのハード量に
対して、インタフエース部のハード量の比率が大
きくなるという欠点がある。
This is natural since the communication line system only performs relay-based control. In this way, it is a device that has a line interface similar to a trunk, etc., and that belongs to the communication system as a function, and that receives various information from the central processing system and performs control.Data transfer from the central processing system. is performed using conventional technology: (1) interface to the bus of the central processing unit; and (2) interface from the central processing unit to the data channel.
IOC interface (3) Modem interface from the central processing unit via the data channel Data transfer is performed using the interfaces (1) to (3) above, but the amount of hardware in the interface section is relatively large and new There is a drawback that the ratio of the amount of hardware in the interface section to the amount of hardware such as a service-dedicated device is large.

本発明の目的は、中央処理系装置からのデータ
転送インタフエースをSDインタフエースとし、
インタフエース部のハード量が少なく、かつデー
タ転送スピードを確保した新規なデータ転送方式
を提供することにある。
The object of the present invention is to use an SD interface as a data transfer interface from a central processing system,
The purpose of the present invention is to provide a new data transfer method that requires less hardware in an interface part and ensures a high data transfer speed.

上記目的は、本発明によれば、電子交換機の通
話路系装置の複数の電流保持形素子をN個のグル
ープに分け、各グループの指定情報により指定し
たグループに属する各電流保持形素子の制御情報
を通話路系装置に送出することにより、グループ
毎に一括して電流保持形素子の動作、保持、復旧
の制御を行う信号分配装置において、 前記通話路系装置に対して、前記制御情報送出
タイミングを示す同期信号を、この制御情報とと
もに送出する手段を前記信号分配装置に設け、 前記通話路装置には、前記各制御情報をそれぞ
れ受信する受信手段と、前記同期信号を受信して
各受信手段に対して制御情報の出力タイミングを
制御するタイミング信号を出力するタイミング信
号発生部とを設けることにより達成される。
According to the present invention, the above object is to divide a plurality of current holding type elements of a communication path system device of an electronic exchange into N groups, and to control each current holding type element belonging to a group specified by designation information of each group. In a signal distribution device that controls the operation, holding, and recovery of current holding type elements for each group at once by sending information to a communication path system device, the control information is sent to the communication path system device. The signal distribution device is provided with means for transmitting a synchronization signal indicating timing together with the control information, and the channel device includes a reception means for receiving each of the control information, and a reception means for receiving each of the control information and receiving the synchronization signal. This is achieved by providing the means with a timing signal generating section that outputs a timing signal that controls the output timing of the control information.

以下図面によつて本発明の実施例を詳細に説明
する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第2図は本発明によるデータ転送方式の一実施
例の説明図である。
FIG. 2 is an explanatory diagram of an embodiment of the data transfer method according to the present invention.

信号分配装置SDの出力には、架間ケーブルを
介して、抵抗、コンデンサ、コンパレータからな
るケーブルレシーバRECが接続されている。
A cable receiver REC consisting of a resistor, capacitor, and comparator is connected to the output of the signal distribution device SD via an interframe cable.

RECは抵抗、コンデンサにより形成されるフ
イルタにより、SD出力変化時の過渡性の雑音な
らびに架間ケーブルの誘導雑音の影響がコンパレ
ータに直接入力されない構成とし、かつ動作を安
定にするため、基準電圧を設定しコンパレータの
他の入力とする。さらに雑音誤動作に強くするた
めヒステリシス形コンパレータ等を用いることも
有効である。このように小量のハードで、架間ケ
ーブル雑音に対して比較的強いインタフエースを
構成することが可能である。
REC uses a filter formed by a resistor and a capacitor to prevent transient noise when the SD output changes and the effects of induced noise from overhead cables from being directly input to the comparator, and to stabilize the operation, the reference voltage is Set and use as the other input of the comparator. Furthermore, it is also effective to use a hysteresis type comparator or the like to make it more resistant to noise malfunctions. In this way, with a small amount of hardware, it is possible to construct an interface that is relatively strong against interframe cable noise.

通話路系装置で、SDの出力データを読み出す
場合、読出すための同期信号が必要である。すな
わち新しいデータが、SDのFFにセツトされたと
いう情報を得て、通話路系装置で転送データの読
み出しが行われる。第2図では、0〜14ビツトを
転送データ、15ビツト目を同期信号に割付けてい
る。
When reading the output data of the SD using communication path equipment, a synchronization signal for reading is required. That is, information that new data has been set in the FF of the SD is obtained, and the communication path device reads the transfer data. In FIG. 2, bits 0 to 14 are allocated to transfer data, and the 15th bit is allocated to a synchronization signal.

15ビツト目の同期信号はREC信号受信器を経
由してSYG同期信号発生部に入力され、読出し
制御信号の作成が行われる。
The 15th bit synchronization signal is input to the SYG synchronization signal generator via the REC signal receiver, and a read control signal is generated.

転送データ、同期信号の時間関係を第3図に示
す。同期信号は、SDからデータ転送される毎に
ONからOFFあるいはOFFからONに変化するよ
うに設定されている。
FIG. 3 shows the time relationship between transfer data and synchronization signals. The synchronization signal is sent every time data is transferred from the SD.
It is set to change from ON to OFF or from OFF to ON.

第3図の同期信号線(REC出力)の波形が第
2図の同期信号発部に印加されると、DETレベ
ル検出器にて同期信号のONからOFFあるいは
OFFからONに変化する立下りあるいは立上りの
例えば中間レベルを検出し、次のTIMタイミング
回路にて信号のスタート時からTO時間をカウン
トし、該TO時間後にPGパルス発生器により同期
信号(T1の時間幅)を作成して、REGレジスタ
に同期のタイミング信号を与え転送データを取り
出す。
When the waveform of the synchronization signal line (REC output) in Figure 3 is applied to the synchronization signal generator in Figure 2, the DET level detector detects whether the synchronization signal changes from ON to OFF.
For example, the intermediate level of the falling or rising edge that changes from OFF to ON is detected, the next T IM timing circuit counts TO time from the start of the signal, and after the TO time, the PG pulse generator generates a synchronizing signal. (time width of T 1 ), give a synchronous timing signal to the REG register, and extract the transfer data.

ここで、TOはRECの抵抗・コンデンサのバラ
ツキの保償ならびに、架間ケーブルに発生する雑
音の減衰時間などにより定めるガード時間であ
り、T1は通話路系装置で転送データを読み込む
に必要な時間に、同期信号発生部で設定される。
Tp,T1により転送スピードが決定されるが、SD
と通話路系装置間のケーブル長などの条件による
が、ケーブル長が短い場合中央処理系装置とSD
間のサイクルタイム(5.4μs)で、転送可能であ
り、370Kバイト/Sec転送となる。架間ケーブル
長が長い(80m)場合でも、必要なサイクルタイ
ム(Tp,T1を加味した)は約10μsであり、200K
バイト/Secの転送スピードとなる。
Here, T O is the guard time determined by guaranteeing variations in the REC resistance and capacitor, as well as the attenuation time of noise generated in the overhead cable, and T1 is the guard time required for reading the transferred data by the communication line equipment. The time is set by the synchronization signal generator.
The transfer speed is determined by T p and T 1 , but SD
Depending on the conditions such as the cable length between the central processing system and the SD card, if the cable length is short,
Transfer is possible with a cycle time of 5.4 μs, resulting in a transfer of 370 Kbytes/Sec. Even if the span cable length is long (80 m), the required cycle time (taking into account T p and T 1 ) is approximately 10 μs, which is 200 K
The transfer speed is in bytes/Sec.

以上説明したように、これまで通話路系装置の
電流保持形継電器を駆動制御していたSDを本発
明のデータ転送方式からなるインタフエース部を
持つた装置に接続することにより高速なデータ転
送装置として使用することが可能となる。
As explained above, a high-speed data transfer system can be realized by connecting the SD, which has hitherto driven and controlled the current-holding type relays of communication line equipment, to a device having an interface section using the data transfer method of the present invention. It becomes possible to use it as

電子交換機において、比較的簡単に、新サービ
ス用IO系装置などを、電子交換機の構成を変更
することなく接続できる利点を有しており、各種
の新しい装置に、中央処理系装置からデータ転送
が容易にかつ、経済的に行うことができる。
Electronic exchanges have the advantage of being able to connect IO devices for new services relatively easily without changing the configuration of the electronic exchange, allowing data transfer from the central processing system to various new devices. This can be done easily and economically.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、信号分配装置の従来からの使用例を
示すブロツク図、第2図は、本発明によるデータ
転送方式の一実施例のブロツク図、第3図は、本
発明の一実施例である第2図のタイムチヤート図
をそれぞれ示す。 1はタイミング回路、2,3はフリツプフロツ
プ、4は継電器、SDは信号分配装置、SPSは通
話路系装置、RECは信号受信器、SYGは同期信
号発生部、DETはレベル検出器、TIMはタイミ
ング回路、PGはパルス発生器。
FIG. 1 is a block diagram showing an example of conventional use of a signal distribution device, FIG. 2 is a block diagram of an embodiment of a data transfer system according to the present invention, and FIG. 3 is a block diagram showing an embodiment of a data transfer system according to the present invention. A certain time chart diagram of FIG. 2 is shown. 1 is a timing circuit, 2 and 3 are flip-flops, 4 is a relay, SD is a signal distribution device, SPS is a communication path device, REC is a signal receiver, SYG is a synchronization signal generator, DET is a level detector, and TIM is a timing circuit, PG is a pulse generator.

Claims (1)

【特許請求の範囲】 1 電子交換機の通話路系装置の複数の電流保持
形素子をN個のグループに分け、各グループの指
定情報により指定したグループに属する各電流保
持形素子の制御情報を通話路系装置に送出するこ
とにより、グループ毎に一括して電流保持形素子
の動作、保持、復旧の制御を行う信号分配装置に
おいて、 前記通話路系装置に対して、前記制御情報送出
タイミングを示す同期信号を、この制御情報とと
もに送出する手段を前記信号分配装置に設け、 前記通話路装置には、前記各制御情報をそれぞ
れ受信する受信手段と、前記同期信号を受信して
各受信手段に対して制御情報の出力タイミングを
制御するタイミング信号を出力するタイミング信
号発生部とを設けたことを特徴とするデータ転送
方式。
[Scope of Claims] 1. A plurality of current holding type elements of a communication line system device of an electronic exchange are divided into N groups, and control information of each current holding type element belonging to the group specified by the specified information of each group is communicated. In a signal distribution device that controls the operation, holding, and restoration of current holding type elements for each group at once by sending it to a communication path device, the signal distribution device indicates the control information sending timing to the communication path device. Means for transmitting a synchronization signal together with the control information is provided in the signal distribution device, and the communication path device includes a receiving device that receives each of the control information, and a device that receives the synchronization signal and sends it to each receiving device. 1. A data transfer method, comprising: a timing signal generating section that outputs a timing signal for controlling output timing of control information.
JP56030249A 1981-03-03 1981-03-03 Data transfer system Granted JPS57143993A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56030249A JPS57143993A (en) 1981-03-03 1981-03-03 Data transfer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56030249A JPS57143993A (en) 1981-03-03 1981-03-03 Data transfer system

Publications (2)

Publication Number Publication Date
JPS57143993A JPS57143993A (en) 1982-09-06
JPS6322678B2 true JPS6322678B2 (en) 1988-05-12

Family

ID=12298429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56030249A Granted JPS57143993A (en) 1981-03-03 1981-03-03 Data transfer system

Country Status (1)

Country Link
JP (1) JPS57143993A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63215474A (en) * 1987-03-03 1988-09-07 ヤマハ発動機株式会社 Rear axle supporter for car such as motorcycle
US7637830B2 (en) * 2007-02-12 2009-12-29 Greilinger John P Low profile chain and belt tension adjuster

Also Published As

Publication number Publication date
JPS57143993A (en) 1982-09-06

Similar Documents

Publication Publication Date Title
EP0042976B1 (en) Bi-directional communication system for a two wire digital telephone link
JPH0586715B2 (en)
JPS585619B2 (en) Time division multiplex data transmission equipment
US4049908A (en) Method and apparatus for digital data transmission
FI955497A0 (en) Foerfarande och arrangemang Foer asynchronous dataoeverfoering
CA2047641A1 (en) Basic rate interface
US4516236A (en) Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals.
JPS6322678B2 (en)
JPS63146628A (en) Dual-line time-sharing position transmission system for totally duplex transmission between master station and subsidiary station
US4314109A (en) Synchronization system for key telephone system
JPS54116802A (en) Privacy communication system
EP0116962A2 (en) Frame synchronizing system
CA1296413C (en) Digital key telephone system
US4374305A (en) Arrangement for regenerating start-stop signals and dial pulses
JP3230308B2 (en) Ring LAN
CA1189928A (en) Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals
JPS61280145A (en) Data exchange and connection system
JP2605051B2 (en) Communication device
SU444337A1 (en) Final telegraphic installation of direct connection network
SU1197126A1 (en) Device for converting telegram format
JP2654025B2 (en) Digital key telephone equipment
KR850000624B1 (en) Trunk Line Control Method in Kitalephone System
JPH05304506A (en) Time division multiplex data transmission system
JPS5936461B2 (en) Data transmission method
JPS5610760A (en) Transmission system