JPS6324355B2 - - Google Patents
Info
- Publication number
- JPS6324355B2 JPS6324355B2 JP54077331A JP7733179A JPS6324355B2 JP S6324355 B2 JPS6324355 B2 JP S6324355B2 JP 54077331 A JP54077331 A JP 54077331A JP 7733179 A JP7733179 A JP 7733179A JP S6324355 B2 JPS6324355 B2 JP S6324355B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- composite video
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン受像機において映像信号
のペデスタルレベルを制御することにより画像の
輝度を制御する装置に関し、ペデスタルレベルの
検出精度を向上した装置を提供しようとするもの
である。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device for controlling the brightness of an image by controlling the pedestal level of a video signal in a television receiver, and an object of the present invention is to provide a device that improves the detection accuracy of the pedestal level. be.
テレビジヨン受像機において画像の輝度を制御
する手段の1つとして、映像信号中のペデスタル
部分をサンプリングホールドし、そのホールドし
たペデスタルレベルと予め手動で調整した制御電
圧とを比較し、両者が所定の関係(たとえば同
一)になるように比較出力を帰還させて映像信号
の直流レベルを制御するものがある。かかる手段
によれば、比較用の制御電圧を可変抵抗器等で調
整することにより輝度を任意に調整することが可
能である。 One way to control the image brightness in a television receiver is to sample and hold the pedestal portion of the video signal, and compare the held pedestal level with a control voltage that has been manually adjusted in advance. There is a device that controls the DC level of the video signal by feeding back the comparison output so that there is a relationship (for example, the same). According to this means, it is possible to arbitrarily adjust the brightness by adjusting the comparison control voltage using a variable resistor or the like.
まず、第1図にそのような輝度調整装置として
従来から用いられている一例の回路図を示して説
明する。 First, FIG. 1 shows a circuit diagram of an example of a conventional brightness adjustment device.
図において、端子1は複合映像信号の入力端子
で映像検波回路からAのような信号が供給され
る。 In the figure, terminal 1 is an input terminal for a composite video signal, and a signal like A is supplied from a video detection circuit.
2は直流カツト用コンデンサ、3,4はその増
幅回路を構成するトランジスタで、ここでコント
ラストおよび画質の調整がなされることも可能で
ある。5は増幅された複合映像信号Bの出力端子
である。6,7はその出力側に相互に逆極性にし
て接続され、端子8から加えられるCのようなペ
デスタルクランプ用サンプリングパルスで導通さ
れる双方向性スイツチング回路を構成するトラン
ジスタで、その出力側サンプリングされて現われ
る複合映像信号のペデスタル部分(バツクポー
チ)のレベルがコンデンサ9にサンプルホールド
される。このサンプリングパルスCは水平同期信
号の後縁を微分する等して作成される。トランジ
スタ10,11は差動アンプを構成し、ここで、
可変抵抗器12からトランジスタ11のベースに
加えられる輝度調整用電圧とコンデンサ9のホー
ルドされたペデスタルレベル電圧とが比較され、
その比較出力がトランジスタ11から取り出さ
れ、トランジスタ13を介してトランジスタ3の
ベースに複合映像信号の直流レベル設定用バイア
スとしてフイードバツクされる。これにより、複
合映像信号のペデスタルレベルが輝度調整用の電
圧と同じになるよう制御がなされる。 Reference numeral 2 is a DC cut capacitor, and 3 and 4 are transistors constituting the amplifier circuit, and the contrast and image quality can also be adjusted here. 5 is an output terminal for the amplified composite video signal B. Reference numerals 6 and 7 indicate transistors that constitute a bidirectional switching circuit which is connected to the output side with opposite polarity and is made conductive by a pedestal clamp sampling pulse such as C applied from terminal 8; The level of the pedestal portion (back porch) of the composite video signal that appears after the signal is sampled and held in the capacitor 9. This sampling pulse C is created by differentiating the trailing edge of the horizontal synchronizing signal. Transistors 10 and 11 constitute a differential amplifier, where:
The brightness adjustment voltage applied from the variable resistor 12 to the base of the transistor 11 and the pedestal level voltage held by the capacitor 9 are compared,
The comparison output is taken out from the transistor 11 and fed back to the base of the transistor 3 via the transistor 13 as a bias for setting the DC level of the composite video signal. This controls the pedestal level of the composite video signal to be the same as the brightness adjustment voltage.
かくして、出力端子2から出力される複合映像
信号Bの直流レベルは可変抵抗器12で設定され
る電圧で決定され輝度調整がなされる。 In this way, the DC level of the composite video signal B output from the output terminal 2 is determined by the voltage set by the variable resistor 12, and the brightness is adjusted.
抵抗14は空チヤンネルなどで水平同期信号が
なくなり、入力端子8へのペデスタルクランプ用
サンプリングパルスCがなくなつたとき回路の動
作が異常になるのを防止するためにトランジスタ
6,7に並列に接続されたものである。つまり、
空チヤンネルでペデスタルクランプ用サンプリン
グパルスCがなくなると、トランジスタ6,7が
常に遮断されトランジスタ10が遮断しトランジ
スタ11が導通するためにトランジスタ3のベー
スが異常に高くバイアスされ、トランジスタ4の
エミツタ電位が異常に低くなつて画面があらわれ
なくなる。抵抗14はこのようなときの誤動作を
防止するものである。 The resistor 14 is connected in parallel to the transistors 6 and 7 in order to prevent abnormal circuit operation when the horizontal synchronizing signal is lost due to an empty channel, etc., and the sampling pulse C for pedestal clamping to the input terminal 8 is lost. It is what was done. In other words,
When the sampling pulse C for pedestal clamp disappears in an empty channel, transistors 6 and 7 are always cut off, transistor 10 is cut off, and transistor 11 is turned on, so the base of transistor 3 is biased abnormally high, and the emitter potential of transistor 4 becomes The screen becomes abnormally low and no longer appears. The resistor 14 prevents malfunction in such a case.
ところが、このような従来の装置では抵抗14
が挿入されていることによりトランジスタ6,7
による完全なサンプルホールド動作が行なわれな
くなつて直流再生率が70〜80%位までしか高くで
きなかつたり、また端子1から入力される信号A
が画の内容で垂直レートで変調を受けているよう
な場合には抵抗14によりトランジスタ10のベ
ースに垂直レートでのリツプルが発生し、そのリ
ツプルが少なくても差動アンプの検出感度が高い
ためにそのリツプル分が入力側へフイードバツク
されて出力端子2の出力の複合映像信号Bに垂直
レートでのサグを生じる等々の欠点があつた。 However, in such a conventional device, the resistance 14
By inserting transistors 6 and 7
Because complete sample and hold operation is not performed due to
is modulated at a vertical rate by the content of the image, a ripple at the vertical rate is generated at the base of the transistor 10 by the resistor 14, and even if the ripple is small, the detection sensitivity of the differential amplifier is high. However, the ripple portion is fed back to the input side, causing a sag in the vertical rate of the composite video signal B output from the output terminal 2.
そこで、本発明はかかる従来の欠点を解決して
直流再生率が高く、映像信号の内容によつても出
力に垂直レートでのサグを生じることがなく、し
かも回路動作が空チヤンネル時などでも安定であ
るような装置を提供することを目的とするもので
ある。 Therefore, the present invention solves these conventional drawbacks, has a high DC reproduction rate, does not cause sag in the vertical rate of the output even depending on the content of the video signal, and is stable even when the circuit operation is an empty channel. The purpose of this invention is to provide a device that is
以下、本発明の一実施例を第2,3図に示して
説明する。なお、従来と同様の部分には第1図中
と同一符号を付して説明を省略する。 An embodiment of the present invention will be described below with reference to FIGS. 2 and 3. It should be noted that the same parts as in the prior art are designated by the same reference numerals as in FIG. 1, and the explanation thereof will be omitted.
まず、第3図の実施例では抵抗14と直列に、
端子15から加えられるフライバツクパルスDで
導通される双方向性スイツチング回路を構成する
トランジスタ16,17を設けたことに特徴があ
る。 First, in the embodiment of FIG. 3, in series with the resistor 14,
The present invention is characterized by the provision of transistors 16 and 17 which constitute a bidirectional switching circuit which is turned on by a flyback pulse D applied from a terminal 15.
このトランジスタ16,17は空チヤンネルな
どで端子8からのペデスタルクランプ用サンプリ
ングパレスCがなくなつたときに大きく作用し、
空チヤンネル時にはこのフライバツクパルスDで
トランジスタ16,17がオンとなつて抵抗14
を介して水平帰線期間のみコンデンサ9に電圧が
サンプルホールドされ、可変抵抗器12からの電
圧(輝度調整用電圧)と比較されて負帰還がかか
り、回路は安定に動作する。一方正常にサンプリ
ングパルスCが加えられたときはペデスタルクラ
ンプ用サンプリングパルスCでトランジスタ6,
7が導通し、複合映像信号のペデスタル部分がコ
ンデンサ9にサンプリングホールドされる。同時
に、フライバツクパルスDによりトランジスタ1
6,17が導通し、複合映像信号の水平帰線期間
がコンデンサ9にサンプリングホールドされる
が、このとき抵抗14があるので、その水平帰線
期間の影響はペデスタル部分より非常に少なく、
通常はトランジスタ6,7によるペデスタル部分
のみがコンデンサ9にサンプリングホールドされ
ていると考えてよい。 These transistors 16 and 17 act greatly when the sampling pulse C for pedestal clamping from the terminal 8 is lost due to an empty channel, etc.
When the channel is empty, transistors 16 and 17 are turned on by this flyback pulse D, and resistor 14 is turned on.
The voltage is sampled and held in the capacitor 9 only during the horizontal retrace period, and compared with the voltage from the variable resistor 12 (brightness adjustment voltage), negative feedback is applied, and the circuit operates stably. On the other hand, when the sampling pulse C is applied normally, the sampling pulse C for the pedestal clamp causes the transistor 6 to
7 becomes conductive, and the pedestal portion of the composite video signal is sampled and held in the capacitor 9. At the same time, flyback pulse D causes transistor 1 to
6 and 17 conduct, and the horizontal retrace period of the composite video signal is sampled and held in the capacitor 9. At this time, since the resistor 14 is present, the influence of the horizontal retrace period is much smaller than that of the pedestal portion.
Normally, it can be considered that only the pedestal portion formed by the transistors 6 and 7 is sampled and held by the capacitor 9.
一方、空チヤンネルなどの無信号時にはペデス
タルクランプ用サンプリングパルスCがなくな
り、トランジスタ6,7は遮断される。しかし、
トランジスタ16,17は依然として発生されて
いるフライバツクパルスDにより導通され、トラ
ンジスタ4の出力側にあらわれたノイズ信号がト
ランジスタ16,17と抵抗14とを介してコン
デンサ9に充電され、トランジスタ11のベース
電圧と比較されて負帰還がかかる。 On the other hand, when there is no signal such as in an empty channel, the sampling pulse C for pedestal clamping disappears, and the transistors 6 and 7 are cut off. but,
Transistors 16 and 17 are made conductive by the flyback pulse D that is still being generated, and the noise signal appearing at the output side of transistor 4 is charged to capacitor 9 via transistors 16 and 17 and resistor 14, and is charged to the base of transistor 11. It is compared with the voltage and negative feedback is applied.
このように、ペデスタルクランプ用サンプリン
グパルスで導通される双方向性スイツチ回路でペ
デスタル部分をサンプルホールドして輝度調整が
なされる。このとき、フライバツクパルスDで導
通するトランジスタ16,17は抵抗14を介し
て水平帰線期間をサンプリングするために複合映
像信号とは無関係に動作し、直流再生率を100%
まで高くすることができる。 In this way, the brightness is adjusted by sampling and holding the pedestal portion using the bidirectional switch circuit which is turned on by the pedestal clamp sampling pulse. At this time, the transistors 16 and 17, which are turned on by the flyback pulse D, operate independently of the composite video signal to sample the horizontal retrace period via the resistor 14, thereby increasing the DC reproduction rate to 100%.
It can be raised up to.
また、上記のように、映像信号に無関係に動作
するので複合映像信号が垂直レートで映像部分に
変調があつても垂直レートのサグを発生すること
がなく、空チヤンネル時にも従来と同様に安定に
動作をする。 In addition, as mentioned above, since the operation is independent of the video signal, there is no vertical rate sag even if the composite video signal is vertical rate and there is modulation in the video part, and it remains stable even when an empty channel is used as before. take action.
また、第3図に示した実施例ではフライバツク
パルスで導通する双方向性スイツチング回路を構
成するトランジスタ16,17と抵抗14との直
列回路を差動アンプのトランジスタ10,11の
両ベース間に挿入して直列回路の一端に一定の直
流基準電位を与えるようにした場合のもので、第
2図に示した回路と同様の効果を得ることができ
る。簡単に説明すると、通常はトランジスタ6,
7によつてペデスタル部分がコンデンサ9にサン
プリングホールドされる。空チヤンネルになる
と、トランジスタ6,7がオフにより、フライバ
ツクパルスDでトランジスタ16,17だけが導
通して、トランジスタ10のベースへはトランジ
スタ6と同じベース電位が抵抗14を介して加え
られ、トランジスタ10,11に等しい電流が流
れて、トランジスタ11のコレクタからトランジ
スタ13を介してトランジスタ3のベースに適当
なバイアスが供給される。この動作状態は第2図
の実施例の場合とほとんど変らず、同様の作用効
果を得ることができる。 In addition, in the embodiment shown in FIG. 3, a series circuit of transistors 16 and 17 and a resistor 14 constituting a bidirectional switching circuit that conducts with a flyback pulse is connected between the bases of transistors 10 and 11 of the differential amplifier. This is a case where a constant DC reference potential is applied to one end of a series circuit by inserting it, and the same effect as the circuit shown in FIG. 2 can be obtained. To explain briefly, normally transistors 6,
The pedestal portion is sampled and held by the capacitor 9 by the capacitor 7. When the channel becomes empty, transistors 6 and 7 are turned off, and only transistors 16 and 17 are made conductive by the flyback pulse D, and the same base potential as that of transistor 6 is applied to the base of transistor 10 via resistor 14, and the transistor Equal currents flow through transistors 10 and 11 to provide an appropriate bias from the collector of transistor 11 through transistor 13 to the base of transistor 3. This operating state is almost the same as that of the embodiment shown in FIG. 2, and similar effects can be obtained.
このように本発明によれば、直流再生率が高
く、映像信号の内容によるサグ等を生じることが
なく、しかも、空チヤンネル時でも安定に動作す
る良好な装置を得ることができるものである。 As described above, according to the present invention, it is possible to obtain a good device that has a high DC reproduction rate, does not cause sag due to the content of the video signal, and operates stably even when an empty channel is used.
第1図は従来の輝度調整装置の回路図、第2図
および第3図は本発明の実施例における輝度調整
装置の回路図である。
1……複合映像信号の入力端子、3,4……増
幅回路を構成するトランジスタ、5……複合映像
信号の出力端子、6,7……双方向性スイツチン
グ回路を構成するトランジスタ、8……サンプリ
ングパルスの入力端子、9……ホールド用のコン
デンサ、10,11……差動アンプを構成するト
ランジスタ、12……輝度調整用のトランジス
タ、13……フイードバツク回路を構成するトラ
ンジスタ、14……抵抗、15……フライバツク
パルスの入力端子、16,17……双方向性スイ
ツチング回路を構成するトランジスタ。
FIG. 1 is a circuit diagram of a conventional brightness adjustment device, and FIGS. 2 and 3 are circuit diagrams of a brightness adjustment device in an embodiment of the present invention. 1... Input terminal for composite video signal, 3, 4... Transistor forming an amplifier circuit, 5... Output terminal for complex video signal, 6, 7... Transistor forming bidirectional switching circuit, 8... Sampling pulse input terminal, 9...Holding capacitor, 10, 11...Transistor forming a differential amplifier, 12...Transistor for brightness adjustment, 13...Transistor forming a feedback circuit, 14...Resistor , 15... flyback pulse input terminal, 16, 17... transistors constituting a bidirectional switching circuit.
Claims (1)
幅回路の出力側に接続され水平同期信号により作
成されたペデスタルクランプ用のサンプリングパ
ルスにより導通される第1の双方向性スイツチン
グ回路と、第1の双方向性スイツチング回路によ
りサンプリングされた上記複合映像信号のペデス
タルレベルをホールドするコンデンサと、このコ
ンデンサにホールドされた電圧と輝度調整用の基
準電圧とを比較する差動アンプと、この差動アン
プの比較出力電圧を前記複合映像信号増幅回路に
この複合映像信号の直流レベル設定用のバイアス
としてフイードバツクするフイードバツク回路と
をそなえるとともに、前記第1の双方向性スイツ
チング回路と並列にフライバツクパルスにより水
平帰線期間に導通される第2の双方向性スイツチ
ング回路と抵抗との直列回路を備えたことを特徴
とする輝度調整装置。1 an amplifier circuit for amplifying a composite video signal; a first bidirectional switching circuit connected to the output side of this amplifier circuit and made conductive by a sampling pulse for pedestal clamping created by a horizontal synchronizing signal; A capacitor that holds the pedestal level of the composite video signal sampled by the bidirectional switching circuit, a differential amplifier that compares the voltage held in this capacitor with a reference voltage for brightness adjustment, and A feedback circuit is provided which feeds back the comparison output voltage to the composite video signal amplification circuit as a bias for setting the DC level of the composite video signal, and a horizontal feedback circuit is provided in parallel with the first bidirectional switching circuit using a flyback pulse. A brightness adjustment device comprising a series circuit of a second bidirectional switching circuit that is conductive during a line period and a resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7733179A JPS561676A (en) | 1979-06-19 | 1979-06-19 | Luminance adjuster |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7733179A JPS561676A (en) | 1979-06-19 | 1979-06-19 | Luminance adjuster |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS561676A JPS561676A (en) | 1981-01-09 |
| JPS6324355B2 true JPS6324355B2 (en) | 1988-05-20 |
Family
ID=13630937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7733179A Granted JPS561676A (en) | 1979-06-19 | 1979-06-19 | Luminance adjuster |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS561676A (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5158861A (en) * | 1974-11-20 | 1976-05-22 | Hitachi Ltd |
-
1979
- 1979-06-19 JP JP7733179A patent/JPS561676A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS561676A (en) | 1981-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3873767A (en) | Video signal control circuit including automatic brightness and contrast control responsive to excess crt beam current | |
| CA1171920A (en) | Sample and hold circuit particularly for small signals | |
| US4331981A (en) | Linear high gain sampling amplifier | |
| US4044375A (en) | Brightness control apparatus | |
| JPS6247393B2 (en) | ||
| US3557305A (en) | Dc restoration and white clipping circuit for video recorder | |
| JPH0134501B2 (en) | ||
| JPH0432588B2 (en) | ||
| JPS5997281A (en) | Device for automatically controlling black video current level of video display unit | |
| KR910009882B1 (en) | Video signal processing system | |
| JPH0532948B2 (en) | ||
| US4233629A (en) | Sync separator with a look-ahead clamp | |
| US3458652A (en) | Gamma correction circuit | |
| JPH0259667B2 (en) | ||
| GB1598591A (en) | Brightness control circuit with predictable brightness control range | |
| US4424528A (en) | Video circuit | |
| US4484226A (en) | Automatic kinescope bias control system compensated for kinescope electron gun conduction dissimilarities | |
| JPS6112429B2 (en) | ||
| JPS6324355B2 (en) | ||
| US4502079A (en) | Signal sampling network with reduced offset error | |
| KR910006855B1 (en) | Signal sampling circuit | |
| CA1045709A (en) | Automatic gain control circuit for a video signal | |
| JPH0130345B2 (en) | ||
| JPS587738Y2 (en) | video amplification device | |
| JPH0779449B2 (en) | Video signal processor |