Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS632491B2 - - Google Patents
[go: Go Back, main page]

JPS632491B2 - - Google Patents

Info

Publication number
JPS632491B2
JPS632491B2 JP5250982A JP5250982A JPS632491B2 JP S632491 B2 JPS632491 B2 JP S632491B2 JP 5250982 A JP5250982 A JP 5250982A JP 5250982 A JP5250982 A JP 5250982A JP S632491 B2 JPS632491 B2 JP S632491B2
Authority
JP
Japan
Prior art keywords
agc
control circuit
pulse
output
muting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5250982A
Other languages
Japanese (ja)
Other versions
JPS58170126A (en
Inventor
Katsumi Yamamoto
Shigeyoshi Hiura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57052509A priority Critical patent/JPS58170126A/en
Publication of JPS58170126A publication Critical patent/JPS58170126A/en
Publication of JPS632491B2 publication Critical patent/JPS632491B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present

Landscapes

  • Superheterodyne Receivers (AREA)
  • Noise Elimination (AREA)

Description

【発明の詳細な説明】 本発明はフエーズロツクループ(以下PLLと
いう)を用いた受信機に関し、スプリアス等の不
要信号を確実に除去するようにしたものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a receiver using a phase lock loop (hereinafter referred to as PLL), which reliably removes unnecessary signals such as spurious signals.

テレビジヨン受像機(以下TVという)の音声
チユーナ回路とFM受信機のチユーナ回路とを共
用しかつフロントエンドをPLLを用いて構成し
た受信機においては、TVチユーナとしての動作
時のみAGC回路を働かせ、FMチユーナとしての
動作時にはAGC回路を動作させないようにして
いる。
In a receiver that shares the audio tuner circuit of a television receiver (hereinafter referred to as TV) and the tuner circuit of an FM receiver, and whose front end is configured using a PLL, the AGC circuit is activated only when operating as a TV tuner. , the AGC circuit is not activated when operating as an FM tuner.

ところが、このような受信機を用いて強電界地
域でFM放送を受信すると、フロントエンドに
AGCがかからないため高周波ゲインが高くなり、
スプリアスとして発生する不要信号をそのまま受
信してしまうという問題がある。
However, when using such a receiver to receive FM broadcasts in areas with strong electric fields, the front end may be affected.
Since AGC is not applied, high frequency gain is high,
There is a problem in that unnecessary signals generated as spurious signals are received as they are.

本発明はこのような従来の問題を解決する受信
機を提供するものである。
The present invention provides a receiver that solves these conventional problems.

以下本発明の一実施例を第1図、第2図ととも
に説明する。
An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.

第1図において、1はアンテナ、2はPLLを
含むフロントエンド、3はフロントエンド2の中
間周波出力を増幅するとともにその増幅出力を検
波する機能を有する増幅検波部、4はその検波出
力を遮断するミユーテイング回路、5は低周波出
力端子、6は増幅検波部3の中間周波出力の一部
を入力としてフロントエンド2にAGCをかける
AGC制御回路、7はマイクロコンピユータ等で
構成した制御回路、8は掃引用のスイツチ、9は
A/D変換器である。
In Figure 1, 1 is an antenna, 2 is a front end including a PLL, 3 is an amplification/detection unit that has the function of amplifying the intermediate frequency output of the front end 2 and detecting the amplified output, and 4 is a block of the detected output. 5 is a low frequency output terminal, 6 is a part of the intermediate frequency output of the amplification/detection section 3, and applies AGC to the front end 2.
AGC control circuit, 7 is a control circuit composed of a microcomputer, etc., 8 is a sweep switch, and 9 is an A/D converter.

第2図は上記AGC制御回路6の具体構成を示
すものであり、10は増幅検波部3からの信号の
入力端子、11はAGC信号の出力端子、12は
演算増幅器(以下オペアンプという)、13はミ
ユーテイングパルスの入力端子、Q1はバツフア
用トランジスタ、Q2は検波用トランジスタ、Q3
はAGC制御用トランジスタ、C1〜C4はコンデン
サ、R1〜R10は抵抗、VR1〜VR2はボリユーム、
D1はダイオード、D2はツエナーダイオードであ
る。
FIG. 2 shows a specific configuration of the AGC control circuit 6, in which 10 is an input terminal for the signal from the amplification/detection section 3, 11 is an output terminal for the AGC signal, 12 is an operational amplifier (hereinafter referred to as an operational amplifier), and 13 is an output terminal for the AGC signal. is a mutating pulse input terminal, Q 1 is a buffer transistor, Q 2 is a detection transistor, Q 3
is AGC control transistor, C 1 to C 4 are capacitors, R 1 to R 10 are resistors, VR 1 to VR 2 are volume,
D 1 is a diode and D 2 is a Zener diode.

上記構成において、TV音声受信時には、スイ
ツチ8の操作により制御回路7の出力端子aから
フロントエンド2に第1図中に示すような階段状
の掃引パルスを供給し、フロントエンド2内の
VCOの発振周波数を順次可変して所望の放送信
号を受信する。このとき増幅検波部3からの中間
周波信号がAGC制御回路6の入力端子10に加
えられ、バツフア用トランジスタQ1、検波用ト
ランジスタQ2、オペアンプ12、リツプル除去
用のデカツプリング抵抗R8およびコンデンサC4
抵抗R9を介して出力端子11にAGC信号として
出力され、このAGC信号によりフロントエンド
2の高周波ゲインが低減され、いわゆるAGCが
かかる。また、このとき増幅検波部3における信
号レベルが所定レベル以下であると、A/D変換
器9から第1図中に示すようなパルスが出力さ
れ、これが制御回路7の端子6に入力される。そ
して制御回路7で立上り時間は同一で立下り時間
のみ遅らせてパルス幅を拡大し、制御回路7の端
子Cから第1図中に示すような幅の広いミユーテ
イングパルスを出力し、これをミユーテイング回
路4に加えて掃引中の雑音を除去する。またこの
ミユーテイングパルスはAGC制御回路6の入力
端子13にも加えられ、ミユーテイングパルスの
印加されている期間だけトランジスタQ3をオン
にしてAGC出力を、抵抗R9とボリユームVR2
分割したレベルまで低下させる。したがつて
AGC出力が低いほどフロントエンド2の高周波
ゲインが低下するものとすれば、ミユーテイング
パルスの存在する期間だけAGCがより深くかか
ることになり、不要信号の受信を確実に阻止する
ことができる。
In the above configuration, when receiving TV audio, a stepwise sweep pulse as shown in FIG. 1 is supplied from the output terminal a of the control circuit 7 to the front end 2 by operating the switch 8.
A desired broadcast signal is received by sequentially varying the oscillation frequency of the VCO. At this time, the intermediate frequency signal from the amplification/detection section 3 is applied to the input terminal 10 of the AGC control circuit 6, and the buffer transistor Q 1 , the detection transistor Q 2 , the operational amplifier 12 , the decoupling resistor R 8 for ripple removal, and the capacitor C Four ,
It is output as an AGC signal to the output terminal 11 via the resistor R9 , and the high frequency gain of the front end 2 is reduced by this AGC signal, so-called AGC is applied. At this time, if the signal level in the amplification/detection section 3 is below a predetermined level, the A/D converter 9 outputs a pulse as shown in FIG. 1, which is input to the terminal 6 of the control circuit 7. . Then, in the control circuit 7, the pulse width is expanded by keeping the rise time the same and delaying the fall time, and a wide muting pulse as shown in FIG. 1 is output from the terminal C of the control circuit 7, and this is mutated. In addition to circuit 4, noise during sweeping is removed. This muting pulse was also applied to the input terminal 13 of the AGC control circuit 6, and the transistor Q3 was turned on only during the period when the muting pulse was applied, dividing the AGC output between the resistor R9 and the volume VR2 . lower to the level. Therefore
If it is assumed that the lower the AGC output is, the lower the high frequency gain of the front end 2 is, the AGC will be applied more deeply only during the period when the muting pulse exists, and reception of unnecessary signals can be reliably blocked.

一方FM受信時には、TV音声受信時と同様に
制御回路7からの掃引パルスによつて受信周波数
が可変されたが、このときは増幅検波部3から
AGC制御回路6の入力端子10へ加えられる信
号路が遮断され、通常のAGCは動作しなくなる。
すなわちこのときは、AGC制御回路6における
オペアンプ12の基準出力がそのまま出力端子1
1に現われ、これが固定的にフロントエンド2に
供給される。このため高周波ゲインは或る一定値
に固定されたままである。ところが、この場合に
も増幅検波部3の信号レベルが所定レベル以下で
ある限りA/D変換器9からパルスが出力され、
制御回路7の端子Cからミユーテイングパルスが
出力される。このためミユーテイング回路4によ
り低周波信号ラインが遮断されて掃引中の不快な
雑音を除去すると同時に、このミユーテイングパ
ルスがAGC制御回路6の端子13にも供給され、
トランジスタQ3がオンして出力端子11に現わ
れていたAGC出力が、オペアンプ12の基準出
力からそれを抵抗R9、ボリユームVR2で分割し
たレベルまで低下する。その結果、フロントエン
ド2にはミユーテイングパルスの存在する期間だ
け瞬間的にAGCがかかり、高周波ゲインが低下
することになる。このため、強電界地域で受信す
る場合にもスプリアスにより発生する不要信号を
誤つて受信するという問題を確実に阻止すること
ができる。
On the other hand, during FM reception, the reception frequency was varied by the sweep pulse from the control circuit 7, as in the case of TV audio reception, but at this time, the reception frequency was varied by the sweep pulse from the control circuit 7.
The signal path applied to the input terminal 10 of the AGC control circuit 6 is cut off, and normal AGC no longer operates.
That is, at this time, the reference output of the operational amplifier 12 in the AGC control circuit 6 is directly connected to the output terminal 1.
1 and is fixedly supplied to the front end 2. Therefore, the high frequency gain remains fixed at a certain constant value. However, even in this case, as long as the signal level of the amplification/detection section 3 is below a predetermined level, the A/D converter 9 outputs a pulse.
A muting pulse is output from terminal C of the control circuit 7. Therefore, the low frequency signal line is cut off by the muting circuit 4 to eliminate unpleasant noise during sweeping, and at the same time, this muting pulse is also supplied to the terminal 13 of the AGC control circuit 6.
When the transistor Q 3 is turned on, the AGC output appearing at the output terminal 11 drops from the reference output of the operational amplifier 12 to the level obtained by dividing it by the resistor R 9 and the volume VR 2 . As a result, AGC is instantaneously applied to the front end 2 only during the period when the muting pulse exists, and the high frequency gain is reduced. Therefore, even when receiving in a strong electric field area, it is possible to reliably prevent the problem of erroneously receiving unnecessary signals caused by spurious signals.

なお、上記実施例ではTV音声受信時に通常の
AGCとミユーテイングパルスによるAGCが同時
にかかるようにしているが、TV音声はもともと
チヤンネル間隔が広いから、通常のAGCのみが
かかるようにしても実用上何ら問題はない。ま
た、ミユーテイングパルスによるAGCは瞬間的
にしかかからないが、フロントエンド2をPLL
を含むいわゆる周波数シンセサイザ方式で構成し
ているから、受信周波数を掃引するパルスに同期
して瞬時瞬時に高周波ゲイン低下させるだけで十
分に所期の目的を達成することができる。
In addition, in the above embodiment, when receiving TV audio, the normal
AGC and AGC using muting pulses are applied at the same time, but since TV audio originally has wide channel spacing, there is no practical problem even if only normal AGC is applied. Also, although the AGC due to the mutating pulse is applied only momentarily, the front end 2 is connected to the PLL.
Since the device is constructed using a so-called frequency synthesizer method including the following, it is sufficient to achieve the desired purpose simply by instantaneously lowering the high frequency gain in synchronization with a pulse that sweeps the reception frequency.

以上のように本発明はミユーテイングパルスを
利用してフロントエンドの高周波ゲインを減少さ
せるようにしたものであるから、強電界地域で
FM放送を受信する場合にも、スプリアスにより
発生する不要信号を誤つて受信するという問題を
確実に解決することができる。
As described above, the present invention uses a muting pulse to reduce the high frequency gain of the front end, so it is suitable for use in areas with strong electric fields.
Even when receiving FM broadcasts, it is possible to reliably solve the problem of erroneously receiving unnecessary signals caused by spurious signals.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のブロツク図、第2
図は第1図のAGC制御回路の具体構成の回路図
である。 1……アンテナ、2……フロントエンド、3…
…増幅検波部、4……ミユーテイング回路、5…
…出力端子、6……AGC制御回路、7……制御
回路、8……掃引用スイツチ、9……A/D変換
器、10……入力端子、11……AGC信号の出
力端子、12……オペアンプ、13……ミユーテ
イングパルスの入力端子。
FIG. 1 is a block diagram of one embodiment of the present invention, and FIG.
This figure is a circuit diagram of a specific configuration of the AGC control circuit shown in FIG. 1. 1...Antenna, 2...Front end, 3...
...Amplification/detection section, 4...Mutating circuit, 5...
...Output terminal, 6...AGC control circuit, 7...Control circuit, 8...Sweep switch, 9...A/D converter, 10...Input terminal, 11...AGC signal output terminal, 12... ...Operational amplifier, 13... Muting pulse input terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 フエーズロツクループを有するフロントエン
ドと、上記フロントエンドの出力信号が所定レベ
ル以下であるときにミユーテイングパルスを発生
する手段と、上記ミユーテイングパルスにより上
記フロントエンドにAGCをかけ、ミユーテイン
グパルスの存在する期間高周波ゲインを減少させ
る手段とを備えた受信機。
1 a front end having a phase lock loop; means for generating a muting pulse when the output signal of the front end is below a predetermined level; and means for reducing the high frequency gain during the presence of the receiver.
JP57052509A 1982-03-30 1982-03-30 Receiver Granted JPS58170126A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57052509A JPS58170126A (en) 1982-03-30 1982-03-30 Receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57052509A JPS58170126A (en) 1982-03-30 1982-03-30 Receiver

Publications (2)

Publication Number Publication Date
JPS58170126A JPS58170126A (en) 1983-10-06
JPS632491B2 true JPS632491B2 (en) 1988-01-19

Family

ID=12916696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57052509A Granted JPS58170126A (en) 1982-03-30 1982-03-30 Receiver

Country Status (1)

Country Link
JP (1) JPS58170126A (en)

Also Published As

Publication number Publication date
JPS58170126A (en) 1983-10-06

Similar Documents

Publication Publication Date Title
EP0430469B1 (en) A signal quality detecting circuit for FM receivers
US4864642A (en) Space diversity receiving system
US4261016A (en) Television receiver
US6211925B1 (en) Video intermediate-frequency signal processing device capable of receiving FM broadcasts
US4087641A (en) Noise limiting circuit for FM stereo receiver
JPS632491B2 (en)
US5126848A (en) Circuit for preventing the interference of TV channel 6 broadcast
US4232191A (en) FM Receiving device
US5303410A (en) Signal strength meter circuit for radio receiver
JP3174230B2 (en) Radio receiver
JPH0520931B2 (en)
JPH0127299Y2 (en)
JP3143393B2 (en) AM radio receiver
JPS6219003Y2 (en)
JP2680746B2 (en) Pulse noise removal circuit
JPS6218982Y2 (en)
JPS593616Y2 (en) Sweep type tuning device
JPS6219002Y2 (en)
JPS6041331A (en) radio receiver
JPH0352061Y2 (en)
KR930003751Y1 (en) TV's Booster Tuner Device
JPH0448021Y2 (en)
JPH0611671Y2 (en) Miting circuit
JPS58186232A (en) Signal detecting circuit of superheterodyne receiver
JPH0322098B2 (en)