JPS6325524B2 - - Google Patents
Info
- Publication number
- JPS6325524B2 JPS6325524B2 JP54041818A JP4181879A JPS6325524B2 JP S6325524 B2 JPS6325524 B2 JP S6325524B2 JP 54041818 A JP54041818 A JP 54041818A JP 4181879 A JP4181879 A JP 4181879A JP S6325524 B2 JPS6325524 B2 JP S6325524B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- capacitor
- oscillation
- frequency
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】
本発明は、水晶発振回路に於ける周波数調整、
特に発振回路に於ける発振インバータの入出力端
に接続される容量を、スイツチ素子によつて、該
スイツチ素子のオン−オフ時間の割合を変化させ
る事により、容量値を時分割的に変化させて、周
波数の調整を行う方式に関したものであり、この
時に発生する問題点の解決にある。[Detailed Description of the Invention] The present invention provides frequency adjustment in a crystal oscillation circuit,
In particular, the capacitance value connected to the input and output terminals of the oscillation inverter in the oscillation circuit is changed in a time-sharing manner by changing the on-off time ratio of the switch element using a switch element. The purpose of this invention is to solve the problems that occur when adjusting the frequency.
従来、電子時計に用いられる水晶発振回路の周
波数調整法の１つとして、第１図ａに示される様
な方式が考えられてきた。第１図ａ於いて、１は
時間基準となる水晶振動子、２は帰還抵抗、３は
発振インバータ、４は分周回路、５はスイツチ素
子、６は発振インバータ３の出力端に接続された
容量体、７は発振インバータ３の入力端に接続さ
れた容量体、８は周波数調整用の容量体である。
また９は、発振インバータ３の出力端、１０はス
イツチ素子５のオン−オフ時間を制御する信号で
ある。更にVDDはこの一例に於ける最高電位を示
し、VSSは最低電位を示している。 Conventionally, a method as shown in FIG. 1a has been considered as one method for adjusting the frequency of a crystal oscillation circuit used in an electronic timepiece. In Figure 1a, 1 is a crystal oscillator serving as a time reference, 2 is a feedback resistor, 3 is an oscillation inverter, 4 is a frequency dividing circuit, 5 is a switch element, and 6 is connected to the output terminal of the oscillation inverter 3. A capacitor 7 is a capacitor connected to the input end of the oscillation inverter 3, and 8 is a capacitor for frequency adjustment.
Further, 9 is an output terminal of the oscillation inverter 3, and 10 is a signal for controlling the on-off time of the switch element 5. Further, V DD indicates the highest potential in this example, and V SS indicates the lowest potential.
この方式に於いて、スイツチ素子５を制御する
信号１０によつて、スイツチ素子５がオフの時、
発振インバータ３の出力端９に接続される容量
は、容量体６の値となり、スイツチ素子５がオン
の時、発振インバータ３の出力端９に接続される
容量は、容量体６と容量体８の和となる。ここで
容量体６に於ける発振周波数を1、容量体６と容
量体８の和に於ける発信周波数を2とすると、1
及び2は常に一定となる。この状態で、スイツチ
素子５を制御する信号１０のオン−オフ時間を変
化させると、1にて発振させる時間と、2にて発
振させる時間との比が変化し、次式に示す様な発
振周波数となる。 In this method, when the switch element 5 is turned off by the signal 10 that controls the switch element 5,
The capacitance connected to the output terminal 9 of the oscillation inverter 3 is the value of the capacitor 6, and when the switch element 5 is on, the capacitance connected to the output terminal 9 of the oscillation inverter 3 is the value of the capacitor 6 and the capacitor 8. is the sum of Here, if the oscillation frequency in capacitor 6 is 1 , and the oscillation frequency in the sum of capacitors 6 and 8 is 2 , then 1
and 2 are always constant. In this state, when the on-off time of the signal 10 that controls the switch element 5 is changed, the ratio of the oscillation time in 1 and the oscillation time in 2 changes, resulting in oscillation as shown in the following equation. becomes the frequency.
0＝（ａ−τ）1＋τ2 ここで 0…周波数調整された周波数。 0 = (a - τ) 1 + τ 2 where 0 ... Frequency adjusted frequency.
τ…スイツチ素子５がオンになる時
間。 τ...Time during which the switch element 5 is turned on.
ａ…τが発生する周期。 a...Period in which τ occurs.
この時τ＝０であれば0＝a1となり、τ＝ａ
であれば0＝τ2となる。この時仮にａがａ＝１
であれば、τ＝０で0＝1、τ＝ａで0＝2とな
る。これにより、τの時間を変化する事により、
0は1から2まで変化する。 At this time, if τ = 0, 0 = a 1 , and τ = a
If so, 0 = τ 2 . At this time, if a is a=1
Then, when τ=0, 0 = 1 , and when τ=a, 0 = 2 . As a result, by changing the time of τ,
0 varies from 1 to 2 .
またτの時間を一定間隔に０からａまで変化し
たとすると、上式より、周波数調整量は、一定量
ずつ変化するため、従来よりある容量−周波数特
性が曲線であるのに対して、τ−周波数特性では
直線となるすぐれた点がある。 Also, if the time of τ is changed from 0 to a at regular intervals, then from the above equation, the frequency adjustment amount changes by a constant amount, so while the conventional capacity-frequency characteristic is a curve, τ -There is an excellent point where the frequency characteristic is a straight line.
しかし従来技術では、スイツチ素子５がオフの
時、容量体８は放電状態となり電位を持つていな
い。また容量体６は発振に関与しているため、あ
る値の電位状態となつている。この状態でスイツ
チ素子５をオフ状態からオン状態にすると、容量
体８は充電される。しかしこの時容量体８を充電
するために、容量体６の電荷が容量体８に流れ込
む。このため出力端９の電位は、変動する。 However, in the prior art, when the switch element 5 is off, the capacitor 8 is in a discharged state and has no potential. Further, since the capacitor 6 is involved in oscillation, it is in a potential state of a certain value. When the switch element 5 is turned on from the off state in this state, the capacitor 8 is charged. However, at this time, in order to charge the capacitor 8, the charge of the capacitor 6 flows into the capacitor 8. Therefore, the potential at the output end 9 fluctuates.
第１図ｂはこの状態を示したものである。 FIG. 1b shows this state.
第１図ｂに於いてVDD，VSSは前記したと同様
の電位。信号１０は第１図ａに於ける制御信号
で、電位が１／ss側の時、スイツチ素子５はオ
フ、VDD側の時、スイツチ素子５はオンを意味す
る。また信号９１は、出力端９に於ける発振波形
を示したもので、スイツチ素子５がオフとオンの
時で振幅が異る。これは容量によつて、容量が小
さいと振幅が大きくなり、容量が大きいと振幅が
小さくなる傾向を示すからである。また信号９０
は、出力端９に於けるバイアス電位を示してい
る。 In FIG. 1b, V DD and V SS are at the same potentials as described above. Signal 10 is a control signal in FIG. 1a, which means that when the potential is on the 1/ss side, the switch element 5 is off, and when it is on the VDD side, the switch element 5 is on. Further, a signal 91 shows an oscillation waveform at the output terminal 9, and the amplitude differs when the switch element 5 is off and on. This is because, depending on the capacitance, if the capacitance is small, the amplitude tends to be large, and if the capacitance is large, the amplitude tends to be small. Also signal 90
indicates the bias potential at the output terminal 9.
第１図ｂからも明らかな如く、スイツチ素子５
をオフからオンにすると、容量体８は充電される
わけであるが、この時バイアス電位９０は変動す
る。この後、このバイアス電位９０の変動は、帰
還抵抗２を介して、発振インバータ３の入力端に
印加され、これにより発振インバータ３の出力電
圧は変化し、元の電位状態に復帰していく。 As is clear from FIG. 1b, the switch element 5
When the capacitor 8 is turned on from off, the capacitor 8 is charged, but the bias potential 90 changes at this time. Thereafter, this variation in bias potential 90 is applied to the input terminal of oscillation inverter 3 via feedback resistor 2, thereby changing the output voltage of oscillation inverter 3 and returning to the original potential state.
このバイアス電位９０上を発振波形９１が乗る
ため、バイアス電位９０の変動が大きいと、分周
回路４は動作可能な状態まで分周機能を停止し、
ミスカウントを発生する。またこのバイアス電位
９０の変動は、容量値によつても異つてくる。 Since the oscillation waveform 91 rides on this bias potential 90, if the bias potential 90 fluctuates greatly, the frequency divider circuit 4 stops its frequency division function until it is ready for operation.
A miscount occurs. Further, this variation in bias potential 90 also differs depending on the capacitance value.
すなわち容量体８が容量体６より大きいと変動
は大きい。これは、Ｑ＝CVより電圧Ｖを一定と
して考えると、電荷Ｑは容量Ｃに比例するため、
容量体６にある電荷量Q6では、容量体８を十分
充電する事ができないため、変動が大きい。また
容量体８が容量体６より小さいと変動も小さい。 That is, if the capacitor 8 is larger than the capacitor 6, the fluctuation will be large. This is because if we consider the voltage V to be constant from Q=CV, the charge Q is proportional to the capacitance C.
Since the amount of charge Q 6 in the capacitor 6 cannot sufficiently charge the capacitor 8, the fluctuation is large. Further, when the capacitor 8 is smaller than the capacitor 6, the fluctuation is also small.
しかしこの状態では容量体６と容量体６及び８
の和との差が小さいため、周波数調整量も少な
い。 However, in this state, capacitor 6 and capacitors 6 and 8
Since the difference from the sum of is small, the amount of frequency adjustment is also small.
このためある程度の調整量が必要な時、容量体
６を小さく、容量体８を大きくしなければなら
ず、結果変動も大きい。このため第１図ｂに示す
様なバイアス電位９０の変動が大きく発生し、結
果ミスカウントを生ずる。 For this reason, when a certain amount of adjustment is required, the capacitor 6 must be made smaller and the capacitor 8 must be made larger, resulting in large fluctuations. For this reason, a large fluctuation in the bias potential 90 as shown in FIG. 1b occurs, resulting in miscount.
本発明は上記従来技術に於ける欠点を除去せん
とするものであり、前記周波数調整用の容量体に
あらかじめある値の電圧を供給することにより、
上記バイアス電圧変動を回避したもので、以下本
発明を詳細に説明する。 The present invention aims to eliminate the drawbacks of the above-mentioned prior art, and by supplying a voltage of a certain value to the frequency adjustment capacitor in advance,
This invention avoids the above bias voltage fluctuation, and the present invention will be described in detail below.
第２図ａは本発明に於ける一実施例回路図であ
る。第２図ａに於ける１１は時間基準となる水晶
振動子、１２は帰還抵抗、１３は発振インバー
タ、１４は分周回路、１５はスイツチ素子、１６
は本発明に於ける比較的高抵抗の抵抗体、１７は
発振インバータ１３の出力端に接続された容量
体、１８は発振インバータ１３の入力端に接続さ
れた容量体、１９は周波数調整用の容量体であ
る。また２０は発振インバータ１３の出力端、２
１はスイツチ素子１５を制御する信号を示す。更
にVDDは前記したと同様に最高電位を示し、VSS
は最低電位を示している。またスイツチ素子１５
を制御する信号２１は、前記従来技術で述べた信
号１０と同様の動作を示す。この状態でスイツチ
素子１５がオフの時、容量体１９は抵抗体１６を
介して常にある値の電位、すなわち、発振インバ
ータ２０の出力端の電位と同電位に保持されてい
る。このためスイツチ素子１５がオフからオンの
時、従来の様にバイアス電位が変動する事はな
い。この状態を第２図ｂに示す。第２図ｂに於い
て２００は、発振インバータ１３の出力端２０の
バイアス電位を示したもので、信号２０１は出力
端２０の発振波形を示したものである。 FIG. 2a is a circuit diagram of an embodiment of the present invention. In FIG. 2a, 11 is a crystal oscillator serving as a time reference, 12 is a feedback resistor, 13 is an oscillation inverter, 14 is a frequency dividing circuit, 15 is a switch element, 16
17 is a capacitor connected to the output end of the oscillation inverter 13, 18 is a capacitor connected to the input end of the oscillation inverter 13, and 19 is a resistor for frequency adjustment. It is a capacitor. Further, 20 is the output terminal of the oscillation inverter 13;
1 indicates a signal that controls the switch element 15. Furthermore, V DD shows the highest potential as described above, and V SS
indicates the lowest potential. Also, switch element 15
The signal 21 controlling the signal 21 exhibits the same operation as the signal 10 described in the prior art. In this state, when the switch element 15 is off, the capacitor 19 is always held at a certain potential through the resistor 16, that is, the same potential as the output terminal of the oscillation inverter 20. Therefore, when the switch element 15 is turned from off to on, the bias potential does not fluctuate as in the conventional case. This state is shown in FIG. 2b. In FIG. 2b, 200 indicates the bias potential of the output terminal 20 of the oscillation inverter 13, and a signal 201 indicates the oscillation waveform of the output terminal 20.
この様に抵抗体１６をスイツチ素子１５と並列
に接続すると容量体１９には、あらかじめ抵抗体
１６によつて、出力端２０と同電位が供給される
ため、スイツチ素子１５がオフからオンになつて
も、バイアス電位の変動は回避され、安定な発振
動作を可能とするため、分周回路１４のミスカウ
ントはなくなる。また該抵抗体１６の抵抗値は、
第２図ｃより算出できる。第２図ｃは、第２図ａ
のスイツチ素子１５を取りのぞき、抵抗体１６を
０から無限大まで変化させた時の、抵抗−周波数
特性である。これらも明らかな如く、抵抗体１６
の抵抗値がRCを超すと、発振周波数は、容量体
１９を無視する傾向を示す。この値は、発振回路
の各定数によつて異つてくるが、ほぼ抵抗値が
1MΩ前後でこの傾向となる。このため、仮に低
抗体１６が1MΩでスイツチ素子５がオフの時、
発振周波数は1、スイツチ素子１５がオンの時、
発振周波数は2となる。このため、抵抗体１６を
あらかじめ1MΩ以上に設定すれば問題はなく、
かつバイアス電位の変動は回避されるため有効で
ある。また他の一実施例として、抵抗体１６のか
わりに高抵抗のスイツチ素子を使用し、前記スイ
ツチ素子１５がオフの時、高抵抗スイツチ素子を
オンにして、容量体１９にあらかじめ、出力端２
０と同電位を供給し、スイツチ素子１５がオンの
時、高抵抗スイツチ素子をオフにする例もあり、
この場合、前記抵抗−周波数特性は考慮する必要
がなく、かつ効果は同様であるため、きわめて有
効である。第３図は、この高抵抗スイツチ素子を
使用した他の一実施例であり、第３図中、１１〜
１５，１７〜２１及び２００〜２０１は第２図と
同様。２２が抵抗体１６のかわりの高抵抗スイツ
チ素子、２３は制御信号２１を反転するインバー
タ、２４は該インバータ２３の反転出力である。
この一実施例を使用すれば、効果を同様に表か
れ、バイアス電位変動のない、安定な発振動作を
可能とする。また前記、第２図及び第３図に示さ
れた一実施例方式は、発振インバータ３の出力端
に於ける方式であるが、発振インバータ３の入力
端に使用しても同様の効果が表われる。 When the resistor 16 is connected in parallel with the switch element 15 in this way, the same potential as the output terminal 20 is supplied to the capacitor 19 by the resistor 16 in advance, so that the switch element 15 is turned on from off. Even if the frequency divider circuit 14 does not operate, miscounts in the frequency dividing circuit 14 are eliminated because fluctuations in the bias potential are avoided and stable oscillation operation is possible. Moreover, the resistance value of the resistor 16 is
It can be calculated from Figure 2c. Figure 2c is Figure 2a
This is the resistance-frequency characteristic when the switch element 15 is removed and the resistor 16 is varied from 0 to infinity. As is clear from these, the resistor 16
When the resistance value exceeds R C , the oscillation frequency tends to ignore the capacitor 19 . This value varies depending on each constant of the oscillation circuit, but it is approximately the same as the resistance value.
This tendency occurs at around 1MΩ. Therefore, if the low antibody 16 is 1MΩ and the switch element 5 is off,
The oscillation frequency is 1 , and when the switch element 15 is on,
The oscillation frequency will be 2 . Therefore, if the resistor 16 is set to 1MΩ or more in advance, there will be no problem.
Moreover, this is effective because fluctuations in bias potential are avoided. As another embodiment, a high-resistance switch element is used instead of the resistor 16, and when the switch element 15 is off, the high-resistance switch element is turned on and the capacitor 19 is connected in advance to the output terminal 2.
There is also an example of supplying the same potential as 0 and turning off the high resistance switch element when the switch element 15 is on.
In this case, there is no need to consider the resistance-frequency characteristics, and the effect is the same, so it is extremely effective. FIG. 3 shows another example using this high-resistance switch element, and in FIG.
15, 17-21 and 200-201 are the same as in FIG. 22 is a high resistance switch element in place of the resistor 16; 23 is an inverter for inverting the control signal 21; and 24 is an inverted output of the inverter 23.
If this embodiment is used, the same effect will be exhibited, and stable oscillation operation without bias potential fluctuations will be possible. Furthermore, although the method of the embodiment shown in FIGS. 2 and 3 is a method used at the output end of the oscillation inverter 3, the same effect can be obtained even if it is used at the input end of the oscillation inverter 3. be exposed.
以上の如く、本発明は高抵抗の抵抗体あるいは
スイツチ素子によつて、周波数調整用の容量体
に、あらかじめある値の電位を供給する事によ
り、従来の様なバイアス電位の変動は回避され、
安定な発振動作を可能とするため、効果は大き
い。 As described above, the present invention avoids the conventional bias potential fluctuation by supplying a certain value of potential to the frequency adjustment capacitor using a high-resistance resistor or switch element.
The effect is significant because it enables stable oscillation operation.
第１図ａ，ｂは従来の発振回路図及び波形図、
第２図ａ，ｂ，ｃは本発明の実施例を示す発振回
路図及び波形図、抵抗体と周波数の関係特性図、
第３図ａ，ｂは第２図ａ，ｂの他の実施例を示す
発振回路図及び波形図である。
１３……発振インバータ、１５……スイツチ素
子、１６……高抵抗体、２２……高抵抗スイツチ
素子、２３……インバータ。
Figures 1a and 1b are conventional oscillation circuit diagrams and waveform diagrams,
Figures 2a, b, and c are oscillation circuit diagrams and waveform diagrams showing embodiments of the present invention, and relationship characteristic diagrams between resistors and frequencies;
FIGS. 3a and 3b are oscillation circuit diagrams and waveform diagrams showing other embodiments of FIGS. 2a and 2b. 13...Oscillation inverter, 15...Switch element, 16...High resistance element, 22...High resistance switch element, 23...Inverter.
Claims (1)
いは出力端に、スイツチ素子と、周波数調整用の
容量体を直列接続し、前記スイツチ素子のオン−
オフ時間を変化する事によつて、周波数を時分割
的に調整する水晶発振回路に於いて、前記スイツ
チ素子と並列に高抵抗の抵抗体あるいは高抵抗の
スイツチ素子を接続した事を特徴とする水晶発振
回路。1 A switch element and a capacitor for frequency adjustment are connected in series to the input or output terminal of an oscillation inverter in an oscillation circuit, and the switch element is turned on and off.
In a crystal oscillation circuit that adjusts the frequency in a time-divisional manner by changing the off time, a high-resistance resistor or a high-resistance switch element is connected in parallel with the switch element. Crystal oscillation circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4181879A JPS55134504A (en) | 1979-04-06 | 1979-04-06 | Crystal oscillating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4181879A JPS55134504A (en) | 1979-04-06 | 1979-04-06 | Crystal oscillating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55134504A JPS55134504A (en) | 1980-10-20 |
| JPS6325524B2 true JPS6325524B2 (en) | 1988-05-25 |
Family
ID=12618876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4181879A Granted JPS55134504A (en) | 1979-04-06 | 1979-04-06 | Crystal oscillating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55134504A (en) |
-
1979
- 1979-04-06 JP JP4181879A patent/JPS55134504A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55134504A (en) | 1980-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4407588A (en) | Electronic oscillation counting timer | |
| JP3150363B2 (en) | Voltage controlled balanced oscillator circuit | |
| US4301422A (en) | Frequency synthesizer | |
| JPS644364B2 (en) | ||
| JPH01108801A (en) | Temperature compensation type pizo- electric oscillator | |
| US3525055A (en) | Temperature compensated crystal oscillator | |
| JPS6325524B2 (en) | ||
| US3943456A (en) | Signal generator for electronic musical instrument, employing variable rate integrator | |
| JPS6148282B2 (en) | ||
| US3996531A (en) | Oscillator circuit whose frequency is voltage controllable which contains a comparator | |
| US3566301A (en) | Multivibrator with linearly variable voltage controlled duty cycle | |
| JP2002100962A (en) | Frequency characteristic adjustment circuit | |
| JPH0810816B2 (en) | Oscillator circuit | |
| JPS6230410A (en) | Voltage controlled oscillation circuit | |
| JP3266883B2 (en) | Piezoelectric oscillator | |
| JP2507488B2 (en) | Pulse width control type piezoelectric oscillator with temperature compensation function | |
| SU1205254A1 (en) | Multivibrator | |
| JPH0633717Y2 (en) | Oscillator circuit rate adjuster | |
| JPH0522969Y2 (en) | ||
| JPS6119223A (en) | Integrated time deciding circuit device | |
| JP2911977B2 (en) | Oscillation circuit | |
| JP2536018B2 (en) | Frequency synthesizer circuit | |
| JPH03117911A (en) | Low power voltage controlled oscillator | |
| JPH0213132A (en) | Circuit synchronizing oscillator | |
| JPS597771Y2 (en) | Astable multivibrator |