JPS6325544B2 - - Google Patents
Info
- Publication number
- JPS6325544B2 JPS6325544B2 JP15004583A JP15004583A JPS6325544B2 JP S6325544 B2 JPS6325544 B2 JP S6325544B2 JP 15004583 A JP15004583 A JP 15004583A JP 15004583 A JP15004583 A JP 15004583A JP S6325544 B2 JPS6325544 B2 JP S6325544B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pulse noise
- noise
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005236 sound signal Effects 0.000 claims description 62
- 239000003990 capacitor Substances 0.000 claims description 49
- 238000010586 diagram Methods 0.000 description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000012937 correction Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、オーデイオ機器、ラジオ受信機、テ
レビジヨン受像機、ビデオ・テープ・レコーダ、
ビデオ・デイスク・プレーヤなどにおけるオーデ
イオ信号系へ外部から混入したパルス性雑音の低
減が、聴感的に良好に行なわれうるようにしたパ
ルス性雑音の低減装置に関するものである。Detailed Description of the Invention (Field of Industrial Application) The present invention is applicable to audio equipment, radio receivers, television receivers, video tape recorders,
The present invention relates to a pulse noise reduction device that can reduce pulse noise that has entered an audio signal system from the outside in a video disc player or the like in an audible manner.
(従来技術)
オーデイオ信号系を有する電気機器あるいは電
子機器などの各種の機器のオーデイオ信号系に対
して、パルス性の雑音、例えば、自動車のイグニ
ツシヨン雑音あるいは他の電気機器で発生したパ
ルス性雑音が混入すると、オーデイオ信号の品質
が劣化してしまうことは周知のとおりである。(Prior art) Pulse noise, such as ignition noise of a car or pulse noise generated by other electrical equipment, is generated in the audio signal system of various equipment such as electrical equipment or electronic equipment that has an audio signal system. It is well known that if this happens, the quality of the audio signal will deteriorate.
そして、従来、前記したパルス性雑音の混入に
よつて生じるオーデイオ信号の品質の劣化を低減
させる手段としては、(イ)パルス性雑音の生じてい
る期間における信号伝送系の利得を低下させた
り、あるいは信号伝送系を遮断(利得をゼロまで
低下させる……スケルチ回路の採用)して、パル
ス性雑音の低減を図かろうとする方法、(ロ)パルス
性雑音の期間のおける信号の信号レベルをパルス
性雑音の期間の直前の信号レベルに保持して、パ
ルス性雑音の低減を図かろうとする方法、などが
最も一般的な雑音の低減手段として実用されて来
ているが、これらの(イ),(ロ)の手段ではパルス性雑
音の期間中に信号が欠落するという欠点があり、
また、前記した(イ),(ロ)の手段の適用によつても、
雑音の低減効果が充分に得られないということが
問題となつていた。 Conventionally, methods for reducing the deterioration in audio signal quality caused by the above-described pulsed noise include (a) reducing the gain of the signal transmission system during the period in which pulsed noise occurs; Another method is to cut off the signal transmission system (lower the gain to zero...employ a squelch circuit) to reduce the pulse noise, and (b) reduce the signal level of the signal during the pulse noise period. The most common method of noise reduction has been to try to reduce pulse noise by holding the signal level at the level just before the pulse noise period. ) and (b) have the disadvantage that the signal is lost during the pulse noise period,
Also, by applying the above-mentioned measures (a) and (b),
The problem has been that a sufficient noise reduction effect cannot be obtained.
ところで、雑音の期間に生じる信号の欠落を補
間するのに、アナログ信号をデジタル信号に変換
した後に、信号の欠落部分と対応する補正信号を
線形予測法の適用によつて作り、その補正信号に
より雑音の期間の信号の補間を行なうようにする
ことも、一部のデイジタル機器などで採用されて
はいるが、それの実施に当つては、複雑高価な回
路の使用が必要とされるために、このような解決
手段は一般的なオーデイオ機器には応用されてい
ない。 By the way, in order to interpolate the signal loss that occurs during the noise period, after converting the analog signal to a digital signal, a correction signal corresponding to the signal loss portion is created by applying the linear prediction method, and the correction signal is used to interpolate the signal loss that occurs during the noise period. Interpolation of signals during periods of noise is also used in some digital devices, but this requires the use of complex and expensive circuits. , such solutions have not been applied to general audio equipment.
さて、上記のように、信号中に混入しているパ
ルス性雑音の低減を行なつた場合に、パルス性雑
音の存在期間と対応して信号の欠落が生じるので
は、パルス性雑音の低減によつても良好な品質の
オーデイオ信号が得られないということが問題と
なり、また、前記した問題点の解決のための信号
の欠落部分の補間に際して、複雑で高価な回路の
使用が必要とされるということは、一般的なオー
デイオ機器に対する適用が困難であるということ
が問題となる。 Now, as mentioned above, when the pulse noise mixed in the signal is reduced, the signal dropout will occur depending on the period of existence of the pulse noise. The problem is that it is not always possible to obtain an audio signal of good quality, and the use of complex and expensive circuitry is required to interpolate the missing portions of the signal to solve the above-mentioned problems. This means that the problem is that it is difficult to apply to general audio equipment.
本出願人会社では上記の従来の問題点を解決す
るために、先に微分回路と、サンプルホールド回
路、及び入力オーデイオ信号中のパルス性雑音が
生じている期間における希望信号の傾斜情報を有
する信号や制御信号が供給されることによつて、
入力オーデイオ信号中のパルス性雑音の除去動作
と、パルス性雑音が生じている期間における希望
信号に対する直線補間動作とが行なわれうるよう
に構成された信号補正回路などよりなる簡単な回
路構成のアナログ回路によつて、パルス性雑音の
生じている期間における信号の欠落部分が補間で
きるような補正信号を作り出し、それにより品質
の良好なオーデイオ信号が得られるようにしたパ
ルス性雑音の低減装置を提案した。 In order to solve the above-mentioned conventional problems, the present applicant's company first uses a differentiating circuit, a sample hold circuit, and a signal having slope information of the desired signal during a period in which pulse noise occurs in the input audio signal. and control signals are supplied,
An analog circuit with a simple circuit configuration that includes a signal correction circuit that is configured to remove pulse noise in the input audio signal and linearly interpolate the desired signal during periods where pulse noise occurs. We proposed a pulse noise reduction device that uses a circuit to generate a correction signal that can interpolate the missing part of the signal during the period where pulse noise occurs, thereby obtaining a high quality audio signal. did.
第1図は前記した既提案のパルス性雑音の低減
装置のブロツク図であつて、この第1図におい
て、1はパルス性雑音が混入されている入力オー
デイオ信号S1の入力端子、2は遅延回路、
CSGはパルス性雑音検出回路10とパルス整形
回路11とによつて構成されている制御信号発生
回路であつて、この制御信号発生回路CSGから
は、入力オーデイオ信号S1に混入されているパ
ルス性雑音の存在する期間と対応するパルス巾の
制御信号S2が発生される。 FIG. 1 is a block diagram of the previously proposed pulse noise reduction device. In FIG. 1, 1 is an input terminal for an input audio signal S1 mixed with pulse noise, and 2 is a delay circuit. ,
CSG is a control signal generation circuit composed of a pulse noise detection circuit 10 and a pulse shaping circuit 11, and this control signal generation circuit CSG generates pulse noise mixed in the input audio signal S1. A control signal S2 is generated with a pulse width corresponding to the period in which .
前記した制御信号発生回路CSGから発生され
る制御信号S2は、入力オーデイオ信号中に混入
されているパルス性雑音の時間軸上の位置と正し
く対応していることが必要とされるが、制御信号
発生回路CSGにおいて、入力オーデイオ信号中
に混入されているパルス性雑音を検出し、それに
応じて前記のパルス性雑音の存在する期間と対応
するパルス巾の制御信号S2が発生されるまでに
は、使用されるパルス性雑音の検出回路10の動
作特性に応じて定まる所定の時間遅れが生じてい
るから、入力オーデイオ信号中に混入されている
パルス性雑音と、そのパルス性雑音と対応して発
生された制御信号との間の時間差に略々等しい遅
延時間を有する遅延回路2により入力端子1に供
給された入力オーデイオ信号を遅延させて、前記
した制御信号S2によつて行なわれるべき各種の
信号処理が、入力オーデイオ信号におけるパルス
性雑音の存在位置で正しく行なわれるようにす
る。 The control signal S2 generated from the control signal generation circuit CSG described above is required to correspond correctly to the position on the time axis of the pulse noise mixed in the input audio signal. By the time the generation circuit CSG detects the pulse noise mixed in the input audio signal and generates the control signal S2 having a pulse width corresponding to the period in which the pulse noise exists, Since there is a predetermined time delay determined depending on the operating characteristics of the pulse noise detection circuit 10 used, the pulse noise mixed in the input audio signal and the pulse noise generated in correspondence with the pulse noise are generated. The input audio signal supplied to the input terminal 1 is delayed by the delay circuit 2, which has a delay time approximately equal to the time difference between the input audio signal and the control signal S2, and various signals to be performed by the control signal S2 are generated. Processing is performed correctly at the location of pulsed noise in the input audio signal.
第2図のaで示す入力オーデイオ信号S1は、
遅延回路2によつて所要の時間遅延が与えられた
情報の入力オーデイオ信号S1であり、第2図の
aで示されている入力オーデイオ信号S1に混入
されているパルス性雑音の存在位置と、第2図の
bで示されている制御信号S2の時間軸上の位置
とは正しく一致している。 The input audio signal S1 indicated by a in FIG.
The information input audio signal S1 is given a necessary time delay by the delay circuit 2, and the location of pulse noise mixed in the input audio signal S1 shown in a in FIG. 2; This corresponds correctly to the position on the time axis of the control signal S2 indicated by b in FIG.
なお、第2図では入力オーデイオ信号に対し
て、時刻t1→時刻t2、時刻t3→時刻t4、時刻t5→
時刻t6の各期間のパルス性雑音N1,N2,N3が
混入しているものとして例示されている。 In Fig. 2, for the input audio signal, time t1→time t2, time t3→time t4, time t5→
An example is shown in which pulse noises N1, N2, and N3 of each period of time t6 are mixed.
第1図において、3は低出力インピーダンス特
性を有する増幅器、4は前記した制御信号S2に
よつてオン、オフ動作を行なうスイツチ、6は直
線補間動作を行なうための補正電圧を蓄えるのに
用いられるコンデンサ、7は利得Gを有する非反
転増幅器(同相増幅器)であり、前記した直線補
間動作を行なうための補正電圧を蓄えるのに用い
られるコンデンサ6は、前記のスイツチ4の出力
側と非反転増幅器(同相増幅器)7の入力側との
間の信号伝送路と接地との間に接続されており、
また、前記した非反転増幅器(同相増幅器)7の
出力側と入力側との間には、抵抗8とコンデンサ
5との直列接続回路による帰還回路が設けられて
いる。9は出力端子である。 In FIG. 1, 3 is an amplifier with low output impedance characteristics, 4 is a switch that performs on/off operation according to the control signal S2, and 6 is used to store a correction voltage for linear interpolation operation. A capacitor 7 is a non-inverting amplifier (in-phase amplifier) having a gain G, and a capacitor 6 used to store a correction voltage for performing the linear interpolation operation described above is connected to the output side of the switch 4 and the non-inverting amplifier. (Common-mode amplifier) Connected between the signal transmission path between the input side of 7 and the ground,
Further, a feedback circuit including a resistor 8 and a capacitor 5 connected in series is provided between the output side and the input side of the non-inverting amplifier (in-phase amplifier) 7. 9 is an output terminal.
前記したスイツチ4は入力オーデイオ信号S1
におけるパルス性雑音N1,N2,N3の存在位置
と対応する期間には、制御信号発生回路CSGで
発生された制御信号S2によつてオフの状態とな
され、また、前記したスイツチ4は入力オーデイ
オ信号S1にパルス性雑音N1,N2,N3が存在
していない期間中にはオンの状態になされる。 The switch 4 described above receives the input audio signal S1.
During the periods corresponding to the positions of the pulse noises N1, N2, and N3, the switch 4 is turned off by the control signal S2 generated by the control signal generation circuit CSG, and the switch 4 is turned off when the input audio signal It is turned on during a period when pulse noises N1, N2, and N3 are not present in S1.
そして、増幅器3の出力インピーダンスが極め
て低いので、前記のようにスイツチ4がオンの状
態になされた場合におけるコンデンサ6の端子電
圧は、入力オーデイオ信号S1の電圧に等しいも
のになるが、この電圧は非反転増幅器(同相増幅
器)7を介して出力端子9に出力される。 Since the output impedance of the amplifier 3 is extremely low, the terminal voltage of the capacitor 6 when the switch 4 is turned on as described above is equal to the voltage of the input audio signal S1; It is output to the output terminal 9 via the non-inverting amplifier (in-phase amplifier) 7.
すなわち、前記のようにスイツチ4がオンの状
態になされている場合には、非反転増幅器(同相
増幅器)7の入力側がスイツチ4を介して、極め
て低い出力インピーダンスを有する増幅器3の出
力側に接続されているから、非反転増幅器(同相
増幅器)7の出力側と入力側との間に接続されて
いる抵抗8とコンデンサ5との直列接続回路から
なる帰還回路は、帰還回路としての動作を停止し
ており、したがつて、前記のように非反転増幅器
(同相増幅器)7の入力側に接続されているコン
デンサ6の端子電圧は、非反転増幅器(同相増幅
器)7を介して出力端子9に出力されるのであ
る。 That is, when the switch 4 is turned on as described above, the input side of the non-inverting amplifier (in-phase amplifier) 7 is connected via the switch 4 to the output side of the amplifier 3, which has an extremely low output impedance. Therefore, the feedback circuit consisting of the series connection circuit of the resistor 8 and the capacitor 5 connected between the output side and the input side of the non-inverting amplifier (in-phase amplifier) 7 stops operating as a feedback circuit. Therefore, as mentioned above, the terminal voltage of the capacitor 6 connected to the input side of the non-inverting amplifier (common-mode amplifier) 7 is applied to the output terminal 9 via the non-inverting amplifier (common-mode amplifier) 7. It is output.
次に、入力オーデイオ信号S1におけるパルス
性雑音N1,N2,N3の存在位置と対応する期間
に、制御信号発生回路CSGで発生された制御信
号S2によつてスイツチ4がオフの状態になされ
ると、コンデンサ6にはスイツチ4がオフとなさ
れる直前における入力オーデイオ信号S1の電圧
が蓄えられる。 Next, when the switch 4 is turned off by the control signal S2 generated by the control signal generation circuit CSG during the period corresponding to the positions of the pulse noises N1, N2, and N3 in the input audio signal S1. , the voltage of the input audio signal S1 immediately before the switch 4 is turned off is stored in the capacitor 6.
前記したコンデンサ6に蓄えられた端子電圧
は、利得Gの非反転増幅器(同相増幅器)7によ
り増幅されて出力されるのと同時に、抵抗8とコ
ンデンサ5との直列接続回路からなる帰還回路を
介して非反転増幅器(同相増幅器)7の入力側に
帰還される。そして、前記した帰還回路による帰
還動作によつて、非反転増幅器(同相増幅器)7
の出力電圧はコンデンサ5とコンデンサ6とによ
つて分圧されてコンデンサ6に蓄えられるのであ
り、前記の帰還動作は雑音期間に繰返えして行な
われるが、前記したコンデンサ5と抵抗8とは、
数式による後述の解析結果から明らかとなるよう
に微分帰還回路として機能しているので、入力オ
ーデイオ信号S1中に雑音が存在している期間に
おいてオフ状態になされるスイツチ4の出力側
と、出力端子9との間の回路は微分回路と同様の
働きを行ない、それにより第1図示の既提案のパ
ルス性雑音の低減装置における非反転増幅器(同
相増幅器)7の出力信号は、第2図のcに示され
ている信号S3のように、入力オーデイオ信号S
1中の雑音の存在期間が、直線補間された状態の
信号S3として出力端子9に送出されるのであ
る。 The terminal voltage stored in the capacitor 6 described above is amplified by a non-inverting amplifier (in-phase amplifier) 7 with a gain of G and is outputted, and at the same time is amplified and outputted via a feedback circuit consisting of a series connection circuit of a resistor 8 and a capacitor 5. and is fed back to the input side of the non-inverting amplifier (in-phase amplifier) 7. Then, due to the feedback operation by the feedback circuit described above, the non-inverting amplifier (common mode amplifier) 7
The output voltage of the capacitor 5 and the capacitor 6 is divided by the capacitor 6 and stored in the capacitor 6, and the feedback operation described above is repeated during the noise period. teeth,
As will become clear from the analysis results described below using mathematical formulas, it functions as a differential feedback circuit, so the output side of the switch 4, which is turned off during the period when noise is present in the input audio signal S1, and the output terminal 9 performs the same function as a differentiating circuit, so that the output signal of the non-inverting amplifier (in-phase amplifier) 7 in the previously proposed pulse noise reduction device shown in FIG. The input audio signal S, such as the signal S3 shown in
The existence period of the noise in 1 is sent to the output terminal 9 as a linearly interpolated signal S3.
次に、既述した第1図示の既提案のパルス性雑
音の低減装置において直線補間動作を行なう回路
部分と対応する回路部分の回路図を示す第3図の
a、及び、前記した第3図のaにおけるスイツチ
SWがオフの状態のときにおける周波数領域表示
による回路図を示す第3図のbなどを参照して、
入力オーデイオ信号S1中に雑音が生じている期
間にオフの状態となされているスイツチ4の出力
側と出力端子9との間の回路で、入力オーデイオ
信号S1の雑音の存在期間に行なわれる前記した
直線補間動作の詳細について数式を用いて説明す
ることにする。 Next, a of FIG. 3 shows a circuit diagram of a circuit portion corresponding to a circuit portion that performs a linear interpolation operation in the already proposed pulse noise reduction device shown in FIG. switch in a of
Referring to Fig. 3 b, etc., which shows the circuit diagram in the frequency domain when the SW is in the OFF state,
The circuit between the output side of the switch 4 and the output terminal 9, which is in an OFF state during the period when noise is occurring in the input audio signal S1, is used to perform the above-mentioned operation during the period when noise is present in the input audio signal S1. The details of the linear interpolation operation will be explained using mathematical formulas.
まず、第3図のaに示されている回路配置にお
ける各構成部分と、既述した第1図示の回路配置
における各構成部分との対応関係を明らかにする
と、前記した両図に示されている各構成部分にお
いて、増幅器A1(第3図のa)と増幅器3(第
1図)、スイツチSW(第3図のa)とスイツチ4
(第1図)、非反転増幅器(同相増幅器)A2(第
3図のa,b)と非反転増幅器(同相増幅器)7
(第1図)、コンデンサC1(第3図のa)とコン
デンサ5(第1図)、コンデンサC2(第3図の
a)とコンデンサ6(第1図)、抵抗R(第3図の
a)と抵抗8(第1図)とがそれぞれ対応してい
るものとなつている。 First, clarifying the correspondence between each component in the circuit layout shown in FIG. 3a and each component in the circuit layout shown in FIG. In each component, amplifier A1 (a in Figure 3), amplifier 3 (Figure 1), switch SW (a in Figure 3) and switch 4 are connected.
(Fig. 1), non-inverting amplifier (common-mode amplifier) A2 (a, b in Fig. 3) and non-inverting amplifier (common-mode amplifier) 7
(Fig. 1), capacitor C1 (a in Fig. 3) and capacitor 5 (Fig. 1), capacitor C2 (a in Fig. 3) and capacitor 6 (Fig. 1), resistor R (a in Fig. 3). ) and the resistor 8 (FIG. 1) correspond to each other.
既述のように入力オーデイオ信号S1に雑音が
存在していない状態においては、第3図のaにお
けるスイツチSWがオンの状態になされていて、
入力信号Vは増幅器A1とスイツチSWを介して
非反転増幅器(同相増幅器)A2の入力側に加え
られているが、前記のスイツチSWは入力オーデ
イオ信号S1に雑音が生じる直前の時刻に既述し
たようにオフの状態になされる。 As mentioned above, when there is no noise in the input audio signal S1, the switch SW at a in FIG. 3 is in the on state,
The input signal V is applied to the input side of a non-inverting amplifier (in-phase amplifier) A2 via an amplifier A1 and a switch SW. to be turned off.
今、前記したスイツチSWがオフの状態になさ
れる直前におけるコンデンサC1,C2の端子電
圧をそれぞれe10,e20として、スイツチ
SWがオフになされたときの出力信号Vo(s)を
求めると、出力信号Vo(s)は次の(1)式のように
表わされるものとなる。 Now, let us assume that the terminal voltages of capacitors C1 and C2 immediately before the switch SW is turned off are e10 and e20, respectively.
When determining the output signal Vo(s) when the SW is turned off, the output signal Vo(s) is expressed as the following equation (1).
Vo(s)=(R+1/C1S+1/C2S)I(s)
+e10/S+e20/S …(1)
そして、抵抗Rを流れる電流I(s)は、
I(s)
=C1・C2{Vo(s)S−e10−e20}/C1+C2+C1・
C2RS…(2)
として表わすことができる。 Vo(s) = (R+1/C1S+1/C2S) I(s) +e10/S+e20/S...(1) And the current I(s) flowing through the resistor R is I(s) = C1・C2{Vo(s) ) S−e10−e20}/C1+C2+C1・
It can be expressed as C2RS…(2).
したがつて、入力信号Vi(s)は、次の(3)式で
示されるものとなる。 Therefore, the input signal Vi(s) is expressed by the following equation (3).
Vi(s)=C1・Vo(s)S−C1・e10+C2・e20+C1・
C2・RS.e20/S(C1+C2+C1・C2・RS)…(3)
今、非反転増幅器(同相増幅器)A2の利得を
Gとすると、出力信号Vo(s)は、
Vo(s)=GVi(s) …(4)
(4)式で示されるものとなるから、前記した(3),
(4)式より出力信号Vo(s)は次の(5)式で示される
ものとなる。 Vi(s)=C1・Vo(s)S−C1・e10+C2・e20+C1・
C2・RS.e20/S(C1+C2+C1・C2・RS)…(3) Now, if the gain of non-inverting amplifier (in-phase amplifier) A2 is G, the output signal Vo(s) is Vo(s)=GVi( s) ...(4) Since it is shown by equation (4), the above (3),
From equation (4), the output signal Vo(s) is expressed by equation (5) below.
Vo(s)=G・(C1・C2・RS+C2)e20−C1・e10/S
{(1−G)C1+C2+C1・C2・RS}…(5)
ここで、コンデンサC2を、
C2=(G−1)C1 …(6)
(6)式のように選ぶと、出力信号Vo(s)は、
T1=C1・Rとおいて次の(7)式で示されるものに
なる。 Vo(s) = G・(C1・C2・RS+C2)e20−C1・e10/S
{(1-G)C1+C2+C1・C2・RS}…(5) Here, if the capacitor C2 is selected as shown in equation (6), the output signal Vo(s )teeth,
When T1=C1·R, it is expressed by the following equation (7).
Vo(s)
=G{e20/S+(G−1)e20−e10/(G−1)T
1・S2…(7)
前記したスイツチSWがオフになる直前の時刻
をt1とすると、信号電圧はV(t1)となるからコ
ンデンサC1,C2の端子電圧e10,e20
は、次の(8)式で示されるものとなる。 Vo(s) = G{e20/S+(G-1)e20-e10/(G-1)T
1・S 2 ...(7) If the time just before the switch SW is turned off is t1, the signal voltage is V(t1), so the terminal voltages e10, e20 of capacitors C1 and C2
is expressed by the following equation (8).
e10=(G-1){V(t1)−V′(t1)}
e20=V(t1) …(8)
前記の(7)式に(8)式を代入すると前記した出力信
号Vo(s)は、次の(9)式で示されるものとなり、
また(9)式を逆ラプラス変換すると(10)式で示される
ものとなる。e10=(G-1){V(t1)−V'(t1)} e20=V(t1)...(8) Substituting equation (8) into equation (7) above, the output signal Vo(s ) is shown by the following equation (9),
Moreover, when formula (9) is inversely transformed into Laplace, it becomes what is shown by formula (10).
Vo(s)=G{V(t1)/S+V′(t1)/S2}…(9)
Vo(t)
=G{V(t1)+V′(t1)(t−t1)} …(10)
前記した(10)式は、テーラー級数の2次微分項以
下を省略した形となつているから、第1図示の既
提案のパルス性雑音の低減装置における直線補間
回路は、第1図中の非反転増幅器(同相増幅器)
7{第3図のa,bに示されている非反転増幅器
(同相増幅器)A2に対応している}の利得をG
としたときに、コンデンサ6{第3図のaに示さ
れているコンデンサC2に対応している}の静電
容量値C2を、コンデンサ5{第3図のaに示さ
れているコンデンサC1に対応している}の静電
容量値C1の(G−1)倍の値、すなわち、コン
デンサ6の静電容量値C2が、前記した(6)式で示
される関係C2=(G−1)C1を満たすときに、直
線補間の傾斜がV′(t1)、すなわち、1次微分電圧
で与えられるような直線補間動作を行なうことが
判かる。 Vo(s)=G{V(t1)/S+V'(t1)/S 2 }...(9) Vo(t)=G{V(t1)+V'(t1)(t-t1)}...(10 ) Since Equation (10) above omits the second-order differential term and lower parts of the Taylor series, the linear interpolation circuit in the already proposed pulse noise reduction device shown in Fig. 1 is Non-inverting amplifier (common mode amplifier)
7. The gain of {corresponding to the non-inverting amplifier (in-phase amplifier) A2 shown in a and b of FIG.
Then, the capacitance value C2 of capacitor 6 {corresponding to capacitor C2 shown in a of FIG. 3} is changed to capacitor 5 {corresponding to capacitor C1 shown in a of FIG. 3}. The capacitance value C2 of the capacitor 6, which is (G-1) times the capacitance value C1 of It can be seen that when C1 is satisfied, a linear interpolation operation is performed in which the slope of linear interpolation is given by V'(t1), that is, the first-order differential voltage.
(発明の解決しようとする問題点)
第1図乃至第3図を参照して説明した既提案の
パルス性雑音の低減装置では、入力端子1に供給
される信号として、それの信号レベル対白色雑音
レベル比が小さく、かつ、オーデイオ周波数帯域
の高域に比較的高い信号レベルの白色雑音が存在
しているような場合に、高域に存在している白色
雑音により信号の傾斜が変動することにより、パ
ルス性雑音が生じている期間に行なわれる補間動
作に誤動作が生じて、信号の欠落期間における信
号の補間が正しく行なわれなくなるのみならず、
白色雑音のランダム性に従がつた新たな雑音が生
じるなどという問題が起きるから、従来装置には
信号レベル対白色雑音レベル比が小さい信号源か
らの信号に対してそれを良好に適用することがで
きないという欠点があつた。(Problems to be Solved by the Invention) In the previously proposed pulse noise reduction device explained with reference to FIGS. When the noise level ratio is small and white noise with a relatively high signal level exists in the high range of the audio frequency band, the slope of the signal fluctuates due to the white noise present in the high range. As a result, a malfunction occurs in the interpolation operation performed during the period when pulse noise occurs, and not only does the interpolation of the signal during the period of signal loss not occur correctly.
Due to problems such as the generation of new noise that follows the randomness of white noise, conventional devices cannot be applied well to signals from signal sources with a small signal level to white noise level ratio. The drawback was that I couldn't do it.
また、従来装置は、それによつて処理の対象と
されるべき信号が、いわゆる、プリエンフアシス
されている状態の信号、すなわち、信号の高域成
分が強調されているような信号の場合について
も、前述した信号レベレ対白色雑音レベル比の小
さな信号源からの信号の場合と同様な欠点が生じ
る。 Furthermore, the conventional device does not perform the above-mentioned processing even when the signal to be processed is a so-called pre-emphasized signal, that is, a signal in which the high-frequency components of the signal are emphasized. The same disadvantages arise as in the case of a signal from a signal source with a small signal level to white noise level ratio.
次にこの点について第4図をも参照しながら説
明する。第4図は、オーデイオ信号を周波数変調
波として記録、あるいは伝送するようになされて
いる信号の記録伝送系の概略構成を示すブロツク
図であつて、この第4図において、12はオーデ
イオ信号の入力端子、13は例えば第5図中の曲
線で示されているようなプリエンフアシス特性
を有するプリエンフアシス回路、14は周波数変
調器、15は記録媒体あるい伝送路、16は復調
回路、17はデイエンフアシス回路、18は出力
端子であり、前記したデイエンフアシス回路17
におけるデイエンフアシス特性は、例えば第5図
中の曲線によつて示されるようなものである
が、周知のように前記したプリエンフアシス特性
とデイエンフアシス特性とは、互に相補対称性を
示すようなものとなされている。 Next, this point will be explained with reference to FIG. FIG. 4 is a block diagram showing a schematic configuration of a signal recording and transmission system that records or transmits audio signals as frequency modulated waves. In FIG. 13 is a pre-emphasis circuit having pre-emphasis characteristics as shown by the curve in FIG. 5, 14 is a frequency modulator, 15 is a recording medium or transmission line, 16 is a demodulation circuit, 17 is a de-emphasis circuit, 18 is an output terminal, which is connected to the de-emphasis circuit 17 described above.
The de-emphasis characteristic is as shown, for example, by the curve in FIG. 5, but as is well known, the pre-emphasis characteristic and the de-emphasis characteristic shown above exhibit complementary symmetry with each other. ing.
さて、第4図に示されているような記録、ある
いは伝送系において、記録媒体から再生された信
号、あるいは、伝送路によつて伝送されてきた信
号に対して前述のようなパルス性雑音の低減装置
を適用しようとする場合には、復調回路16から
の出力信号のように、デイエンフアシスされる以
前のオーデイオ信号が、パルス性雑音の低減装置
への入力信号として与えられるようにすることが
必要とされる。 Now, in the recording or transmission system shown in Fig. 4, the above-mentioned pulse noise may be generated in the signal reproduced from the recording medium or the signal transmitted through the transmission path. When applying a reduction device, it is necessary to provide an audio signal before being de-emphasized, such as the output signal from the demodulation circuit 16, as an input signal to the pulse noise reduction device. It is said that
すなわち、パルス性雑音を含んでいる信号が、
デイエンフアシス回路17でデイエンフアシスさ
れてデイエンフアシス回路17から出力された信
号中のパルス性雑音は、第5図中の曲線のよう
なデイエンフアシス特性によつて、パルス性雑音
の雑音時間巾が広がつた状態となるから、デイエ
ンフアシス回路17からの出力信号を、既述した
ような構成のパルス性雑音の低減装置に与えた場
合には、信号に対して良好な補間動作を行なわせ
ることが困難となるからである。 In other words, a signal containing pulsed noise is
The pulse noise in the signal de-emphasized by the de-emphasis circuit 17 and output from the de-emphasis circuit 17 is in a state where the noise time width of the pulse noise is expanded due to the de-emphasis characteristic as shown in the curve in FIG. Therefore, if the output signal from the de-emphasis circuit 17 is applied to a pulse noise reduction device configured as described above, it will be difficult to perform a good interpolation operation on the signal. be.
したがつて、パルス性雑音の低減装置に対して
与えられるべき信号は、デイエンフアシス回路の
入力側までの信号伝送路から得られるオーデイオ
信号でなければならないが、デイエンフアシスが
施こされる以前のオーデイオ信号は、それの高域
成分がプリエンフアシスされていることによつ
て、強調されている状態のものであるから、この
ような状態の信号が既述したパルス性雑音の低減
装置に供給された場合に、パルス性雑音の低減装
置において、信号中のパルス性雑音の生じている
期間における補間動作を良好に行ない得ないこと
は、これまでの説明から良く理解されるところで
あろう。 Therefore, the signal to be given to the pulse noise reduction device must be the audio signal obtained from the signal transmission path to the input side of the de-emphasis circuit, but the signal must be the audio signal before de-emphasis is applied. is in a state where its high-frequency components are pre-emphasized and are emphasized, so when a signal in such a state is supplied to the pulse noise reduction device described above, It will be well understood from the foregoing explanation that in a pulse noise reduction device, it is not possible to perform an interpolation operation satisfactorily during a period in which pulse noise occurs in a signal.
これまでの説明から明らかなように、既述した
従来のパルス性雑音の低減装置では、信号レベル
対白色雑音レベル比の小さな信号源からの信号が
プリエンフアシスされているような信号の場合に
は、良好な補間動作を行なうことが困難であるた
めに、それの解決策が求められた。 As is clear from the above description, in the conventional pulse noise reduction device described above, in the case of a signal that is pre-emphasized from a signal source with a small signal level to white noise level ratio, Because of the difficulty in performing good interpolation operations, a solution was sought.
(問題点を解決するための手段)
本発明は、パルス性雑音を含む入力オーデオ信
号中のパルス性雑音を検出し、前記のパルス性雑
音が生じている期間と対応するパルス巾を有する
制御信号を発生させる手段と、入力オーデイオ信
号中のパルス性雑音と対応して前記した制御信号
の発生手段で発生された制御信号と、その制御信
号と対応するパルス性雑音との間の時間差に略々
等しい遅延時間を有する遅延回路によつて、パル
ス性雑音を含む入力オーデイオ信号を遅延させる
手段と、前記した制御信号が動作のためのタイミ
ング信号として供給されるとともに、入力オーデ
イオ信号中のパルス性雑音が生じている期間にお
ける希望信号の傾斜情報を有する信号が供給され
ることにより、パルス性雑音の生じている期間に
おける希望信号に対する直線補間動作を行ないう
るようになされているとともに、入力オーデイオ
信号中にパルス性雑音が生じていない期間には、
常に、デイエンフアシス動作を行ないうるように
構成されている直線補間回路とデイエンフアシス
回路との兼用回路とを備えたパルス性雑音の低減
装置であつて、前記した直線補間回路とデイエン
フアシス回路との兼用回路として、第1の抵抗を
介して反転増幅器に入力オーデイオ信号を供給す
るとともに、前記した反転増幅器の入出力間に第
2の抵抗とパルス性雑音の生じている期間にオン
の状態になされる第1のスイツチ回路との並列接
続回路を接続し、また、前記した反転増幅器の出
力側と非反転増幅器の入力側との間に、パルス性
雑音の生じている期間中にオフの状態になされる
第2のスイツチ回路を接続し、さらに、前記した
反転増幅器の入力側と前記した非反転増幅器の入
力側との間に第1のコンデンサを接続し、さらに
また、前記した非反転増幅器の入出力間に第2の
コンデンサと第3の抵抗との直列接続回路とを接
続してなるものを用いてなるパルス性雑音の低減
装置を提供したものである。(Means for Solving the Problems) The present invention detects pulse noise in an input audio signal including pulse noise, and generates a control signal having a pulse width corresponding to the period in which the pulse noise occurs. and a control signal generated by said control signal generating means corresponding to the pulsed noise in the input audio signal, and the time difference between said control signal and the corresponding pulsed noise. Means for delaying an input audio signal containing pulsed noise by a delay circuit having an equal delay time, the control signal as described above is supplied as a timing signal for operation, and the pulsed noise in the input audio signal is delayed. By supplying a signal having slope information of the desired signal during the period in which pulse noise occurs, it is possible to perform a linear interpolation operation on the desired signal during the period in which pulse noise is occurring, and also to perform linear interpolation on the desired signal during the period in which pulse noise is occurring. During the period when there is no pulse noise,
A pulse noise reduction device comprising a linear interpolation circuit and a de-emphasis circuit that are configured to always perform a de-emphasis operation, and as a circuit that combines the linear interpolation circuit and the de-emphasis circuit. , supplies an input audio signal to the inverting amplifier via the first resistor, and is connected to the second resistor between the input and output of the inverting amplifier and is turned on during a period in which pulse noise is occurring. A parallel connection circuit with the switch circuit of A first capacitor is connected between the input side of the above-mentioned inverting amplifier and the input side of the above-mentioned non-inverting amplifier, and furthermore, a first capacitor is connected between the input side of the above-described non-inverting amplifier. The present invention provides a pulse noise reduction device using a circuit in which a second capacitor and a third resistor are connected in series.
(実施例)
以下、添付図面を参照しながら本発明のパルス
性雑音の低減回路の具体的な内容を詳細に説明す
る。第6図は本発明のパルス性雑音の低減装置の
一実施態様のブロツク図であり、また、第7図の
aはパルス性雑音の存在区間以外の区間における
第6図示のパルス性雑音の低減装置の等価回路図
であり、さらに、第7図のbはパルス性雑音の存
在区間における第6図示のパルス性雑音の低減装
置の等価回路図である。(Example) Hereinafter, specific contents of the pulse noise reduction circuit of the present invention will be explained in detail with reference to the accompanying drawings. FIG. 6 is a block diagram of an embodiment of the pulse noise reduction device of the present invention, and a in FIG. 7 shows the reduction of the pulse noise shown in FIG. FIG. 7b is an equivalent circuit diagram of the apparatus, and FIG. 7b is an equivalent circuit diagram of the pulse noise reduction apparatus shown in FIG. 6 in an area where pulse noise exists.
第6図に示されている本発明のパルス性雑音の
低減装置の一実施例のブロツク図において、19
はパルス性雑音が混入されている入力オーデイオ
信号S1の入力端子、20は遅延回路、CSGは
パルス性雑音検出回路32とパルス整形回路33
とによつて構成されている制御信号発生回路であ
つて、この制御信号発生回路CSGからは、入力
オーデイオ信号S1に混入されているパルス性雑
音の存在する期間と対応するパルス巾の制御信号
S2が発生される。 In the block diagram of one embodiment of the pulse noise reduction device of the present invention shown in FIG.
is an input terminal of the input audio signal S1 mixed with pulse noise, 20 is a delay circuit, and CSG is a pulse noise detection circuit 32 and a pulse shaping circuit 33.
The control signal generation circuit CSG generates a control signal S2 having a pulse width corresponding to the period in which pulse noise mixed in the input audio signal S1 exists. is generated.
前記した制御信号発生回路CSGから発生され
る制御信号S2は、第2図を参照して既述したよ
うに、入力オーデイオ信号S1中に混入されてい
るパルス性雑音N1,N2,N3の時間軸上の位置
と正しく対応していることが必要とされるが、制
御信号発生回路CSGにおいて、入力オーデイオ
信号S1中に混入されているパルス性雑音N1,
N2,N3を検出し、それに応じて前記のパルス性
雑音の存在する期間時刻t1→時刻t2、時刻t3→時
刻t4、時刻t5→時刻t6とそれぞれ対応するパルス
巾の制御信号S2が発生されるまでには、使用さ
れるパルス性雑音の検出回路32の動作特性に応
じて定まる所定の時間遅れが生じているから、入
力オーデイオ信号S1中に混入されているパルス
性雑音N1,N2,N3と、そのパルス性雑音N1,
N2,N3と対応して発生された制御信号S2との
間の時間差に略々等しい遅延時間を有する遅延回
路20により入力端子19に供給された入力オー
デイオ信号S1を遅延させて、前記した制御信号
S2によつて行なわれるべき各種の信号処理が、
入力オーデイオ信号S1におけるパルス性雑音
N1,N2,N3の存在位置で正しく行なわれるよ
うにする。 As described above with reference to FIG. 2, the control signal S2 generated from the control signal generation circuit CSG is based on the time axis of the pulse noises N1, N2, and N3 mixed in the input audio signal S1. Although it is necessary to correctly correspond to the above position, in the control signal generation circuit CSG, the pulse noise N1 mixed in the input audio signal S1,
N2 and N3 are detected, and control signals S2 with pulse widths corresponding to the periods in which the pulse noise exists, time t1 → time t2, time t3 → time t4, and time t5 → time t6, are generated accordingly. By then, a predetermined time delay determined depending on the operating characteristics of the pulse noise detection circuit 32 used has occurred, so that the pulse noise N1, N2, N3 mixed in the input audio signal S1 and , its pulsed noise N1,
The input audio signal S1 supplied to the input terminal 19 is delayed by a delay circuit 20 having a delay time approximately equal to the time difference between N2, N3 and the correspondingly generated control signal S2, thereby generating the control signal S1 as described above. Various signal processing to be performed by S2 is
Pulse noise in input audio signal S1
Make sure that it is performed correctly at the locations of N1, N2, and N3.
第6図において、21は低出力インピーダンス
特性を有する増幅器であつて、この増幅器21の
出力信号は、第1の抵抗22(抵抗R11)を介
して反転増幅器23に与えられる。前記した反転
増幅器23の入出力端間には、第2の抵抗24
(抵抗R12)と第1のスイツチ回路25との並
列接続回路が接続されている。前記した第1のス
イツチ回路25は、入力オーデイオ信号S1中に
パルス性雑音が存在している期間中にオンの状態
になされるスイツチ回路である。 In FIG. 6, 21 is an amplifier having low output impedance characteristics, and the output signal of this amplifier 21 is applied to an inverting amplifier 23 via a first resistor 22 (resistance R11). A second resistor 24 is connected between the input and output terminals of the inverting amplifier 23 described above.
(resistor R12) and a parallel connection circuit of the first switch circuit 25 are connected. The first switch circuit 25 described above is a switch circuit that is turned on during a period when pulse noise is present in the input audio signal S1.
また、前記した反転増幅器23の出力側と非反
転増幅器28の入力側との間には、入力オーデイ
オ信号S1中にパルス性雑音が存在している期間
中にオフの状態になされる第2のスイツチ回路2
7が接続されている。 Further, between the output side of the above-mentioned inverting amplifier 23 and the input side of the non-inverting amplifier 28, a second signal is connected between the output side of the inverting amplifier 23 and the input side of the non-inverting amplifier 28. switch circuit 2
7 is connected.
前記した第1,第2のスイツチ回路25,27
の開閉制御動作は、前記した制御信号発生回路
CSGで発生される制御信号S2に基づいて行な
われるのであるが、第1のスイツチ回路25に供
給される開閉制御信号は、制御信号発生回路
CSGで発生された制御信号S2をインバータ3
4で極性反転したものである。 The first and second switch circuits 25 and 27 described above
The opening/closing control operation is performed by the control signal generation circuit described above.
This is carried out based on the control signal S2 generated by the CSG, and the opening/closing control signal supplied to the first switch circuit 25 is controlled by the control signal generating circuit.
Control signal S2 generated by CSG is transferred to inverter 3
4 with the polarity reversed.
前記した非反転増幅器28の入力側と、前記し
た反転増幅器23の入力側との間には第1のコン
デンサ26(コンデンサC11)が接続されてお
り、また、非反転増幅器28の入出力端間には、
第2のコンデンサ29(コンデンサC12)と第
3の抵抗30(抵抗R13)との直列接続回路が
接続されている。 A first capacitor 26 (capacitor C11) is connected between the input side of the non-inverting amplifier 28 and the input side of the inverting amplifier 23, and a first capacitor 26 (capacitor C11) is connected between the input and output terminals of the non-inverting amplifier 28. for,
A series connection circuit of a second capacitor 29 (capacitor C12) and a third resistor 30 (resistance R13) is connected.
前記のような構成を有する本発明のパルス性雑
音の低減装置において、入力オーデイオ信号中に
パルス性雑音が生じていない期間(定常動作期
間)には、パルス性雑音の低減装置における第1
のスイツチ回路25がオフの状態になされてお
り、また、第2のスイツチ回路27がオンの状態
になされている。この状態において、増幅器23
の出力インピーダンスは極めて低いから、第3の
抵抗30と第2のコンデンサ29との直列接続回
路による正帰還回路は動作を停止し、第6図示の
パルス性雑音の低減装置は、第7図のaに示され
ているような等価回路図で表わされるものとな
り、増幅器23は反転増幅器として動作してお
り、増幅器23からの出力は増幅器28を介して
出力端子31に送出される。 In the pulse noise reduction device of the present invention having the above-described configuration, during a period (steady operation period) in which pulse noise does not occur in the input audio signal, the first pulse noise reduction device in the pulse noise reduction device
The second switch circuit 25 is turned off, and the second switch circuit 27 is turned on. In this state, the amplifier 23
Since the output impedance of is extremely low, the positive feedback circuit formed by the series connection circuit of the third resistor 30 and the second capacitor 29 stops operating, and the pulse noise reduction device shown in FIG. The amplifier 23 operates as an inverting amplifier, and the output from the amplifier 23 is sent to the output terminal 31 via the amplifier 28.
第7図のaに示されている等価回路について伝
達関数G(s)を求めると次のようになる。 The transfer function G(s) for the equivalent circuit shown in FIG. 7a is determined as follows.
G(s)=−G・R12/R11・1/1+TS…(11)
ただし、Gは増幅器28の利得、Tは時定数で
あつて、T=C11・R12で示される。 G(s)=-G.R12/R11.1/1+TS (11) where G is the gain of the amplifier 28, T is the time constant, and is expressed as T=C11.R12.
すなわち、入力オーデイオ信号中にパルス性雑
音が存在していない期間において第7図のaの等
価回路で表わされる第6図示のパルス性雑音の低
減装置は、前記した(11)式より明らかなように、時
定数 T=C11・R12のデイエンフアシス特性を
示すデイエンフアシス回路として動作しているこ
とになる。 That is, in the period when no pulse noise exists in the input audio signal, the pulse noise reduction device shown in FIG. 6, which is represented by the equivalent circuit a in FIG. Therefore, it operates as a de-emphasis circuit exhibiting de-emphasis characteristics with a time constant of T=C11·R12.
次に、入力オーデイオ信号中にパルス性雑音が
存在している期間における第6図示のパルス性雑
音の低減装置において、第1のスイツチ回路25
はオンの状態になり、また、第2のスイツチ回路
27はオフの状態になるから、この状態において
増幅器23はそれの入出力端間がオンの状態にな
された第1のスイツチ回路25による短絡によつ
て増幅作用を停止して、増幅器23の入出力端は
共に接地電位になり、第1のコンデンサ26はそ
れの一端が接地されたのと等価になる。 Next, in the pulse noise reduction device shown in FIG. 6 during a period when pulse noise exists in the input audio signal, the first switch circuit 25
is turned on and the second switch circuit 27 is turned off, so in this state the amplifier 23 is short-circuited between its input and output terminals by the first switch circuit 25 which is turned on. As a result, the amplification action is stopped, and both the input and output terminals of the amplifier 23 become ground potential, and the first capacitor 26 becomes equivalent to having one end thereof grounded.
したがつて、入力オーデイオ信号中にパルス性
雑音が存在している期間における第6図示のパル
ス性雑音の低減装置は、第7図のbに示されるよ
うな等価回路で表わされるものになるが、この第
7図のbに示される等価回路は、第1図を参照し
て説明した既提案のパルス性雑音の低減装置にお
ける入力オーデイオ信号中にパルス性雑音が存在
している期間についての等価回路、すなわち、第
3図のbに示されている等価回路と同一なもので
ある。 Therefore, the pulse noise reduction device shown in FIG. 6 during a period when pulse noise exists in the input audio signal is represented by an equivalent circuit as shown in FIG. 7b. , the equivalent circuit shown in FIG. 7b is an equivalent circuit for the period during which pulsed noise exists in the input audio signal in the already proposed pulsed noise reduction device explained with reference to FIG. The circuit is the same as the equivalent circuit shown in FIG. 3b.
ここで、第2のスイツチ回路27がオンの状態
になされる直前の各コンデンサC11,C12の
端子電圧について考える。まず、コンデンサ2
6,C11はそれの一端が反転増幅器23の反転
入力端子側に接続され、また、それの他端にはデ
イエンフアシスのかけられた信号Vd(t1)が印加
されているから、コンデンサ26,C11の端子
電圧e20は、
e20=Vd(t1) …(12)
また、コンデンサ29,C12の端子電圧e1
0は、次の(13)で示されるものとなる。 Here, consider the terminal voltages of the capacitors C11 and C12 immediately before the second switch circuit 27 is turned on. First, capacitor 2
6, C11 has one end connected to the inverting input terminal side of the inverting amplifier 23, and the de-emphasized signal Vd (t1) is applied to the other end, so the capacitor 26, C11 The terminal voltage e20 is: e20=Vd(t1)...(12) Also, the terminal voltage e1 of the capacitor 29, C12
0 is shown in the following (13).
e10=(G−1)
{Vd(t1)−V′d(t1)} …(13)
(12)式で示されるコンデンサ26,C11の端子
電圧e20と、既述した(8)式で示されるコンデン
サ2,C2の端子電圧e20との比較、及び、
(13)式で示されるコンデンサ29,C12の端
子電圧e10と、既述した(8)式で示されるコンデ
ンサ1,C1の端子電圧e10との比較を行なつ
てみると、(8)式におけるV(t1),V′(t1)を、そ
れぞれVd(t1),V′d(t1)に代えたものが(12)式、
及び(13)式であることが判かる。 e10=(G-1) {Vd(t1)−V'd(t1)}...(13) The terminal voltage e20 of capacitor 26 and C11 shown by equation (12) and the voltage e20 shown by equation (8) mentioned above. Comparison with terminal voltage e20 of capacitor 2, C2, and
Comparing the terminal voltage e10 of capacitor 29, C12 shown by equation (13) with the terminal voltage e10 of capacitor 1, C1 shown by equation (8) already mentioned, we find that in equation (8), Equation (12) is obtained by replacing V(t1) and V′(t1) with Vd(t1) and V′d(t1), respectively.
It can be seen that Equation (13) is obtained.
すなわち、本発明のパルス性雑音の低減装置
は、入力オーデイオ信号中にパルス性雑音が存在
していない期間ではデイエンフアシス回路として
の動作を行ない、また、入力オーデイオ信号中に
パルス性雑音が存在している期間においては、デ
イエンフアシスした信号を入力とした直線補間回
路としての動作を行なつて、入力オーデイオ信号
中に含まれているパルス性雑音を大巾に低減させ
る。 That is, the pulse noise reduction device of the present invention operates as a de-emphasis circuit during a period when pulse noise is not present in the input audio signal, and operates as a de-emphasis circuit during a period when pulse noise is present in the input audio signal. During this period, it operates as a linear interpolation circuit that receives the de-emphasized signal as input, thereby greatly reducing pulse noise contained in the input audio signal.
(効果)
以上、詳細に説明したところから明らかなよう
に、本発明のパルス性雑音の低減装置は、パルス
性雑音の混入した期間に、単に伝送系の利得の減
衰を行なうようにしたり、あるいは、パルス性雑
音の期間中の信号レベルを、パルス性雑音の直前
の信号レベルに保持するようにしたりして、パル
ス性雑音の低減を図かるようにした既述した従来
法によるパルス性雑音の低減装置とは異なり、パ
ルス性雑音の期間で生じる信号の欠落の補間も行
なわれるために、聴感的に不自然さを起こすこと
もなくパルス性雑音の低減を効果的に行なうこと
が可能であり、また、欠落信号の補間のための回
路構成も簡単なアナログ回路で実現できるため
に、低コストで性能の優れたオーデイオ機器も容
易に提供することができる。(Effects) As is clear from the above detailed explanation, the pulse noise reduction device of the present invention simply attenuates the gain of the transmission system during the period when pulse noise is mixed, or , the signal level during the pulse noise period is maintained at the signal level immediately before the pulse noise, thereby reducing the pulse noise using the conventional method described above. Unlike a reduction device, since it also interpolates the signal loss that occurs during the period of pulse noise, it is possible to effectively reduce pulse noise without causing any unnaturalness to the auditory sense. Furthermore, since the circuit configuration for interpolating missing signals can be realized with a simple analog circuit, it is possible to easily provide audio equipment with excellent performance at low cost.
また、本発明のパルス性雑音の低減装置は、そ
れに入力される白色雑音レベルが比較的に高くて
も、デイエンフアシス回路の切換え使用によつ
て、微分回路で増強される高域の白色雑音レベル
が抑制できるので、信号補正回路における補間動
作で生じる補間動作の誤動作を大巾に減少させる
事ができ、パルス性雑音の低減が容易に行なわ
れ、従来装置よりも応用範囲が広がり、FM放送
の受信時に問題となる自動車やオートバイなどに
よるイグニツシヨン雑音、モータが内蔵されてい
る電気機器から発生されるパルス性雑音などの低
減が良好に行なわれることは勿論のこと、オーデ
イオデイスクに付着している塵や傷などで発生す
るポツプ雑音、ビデイオデイスクの信号欠落時に
音声信号に生じるドロツプアウト雑音、その他の
パルス性雑音の低減にも有効に応用され得ること
は勿論である。 Furthermore, even if the white noise level input to the pulse noise reduction device of the present invention is relatively high, the high-frequency white noise level enhanced by the differentiating circuit can be reduced by switching the de-emphasis circuit. As a result, malfunctions caused by interpolation operations in signal correction circuits can be greatly reduced, and pulse noise can be easily reduced, which has a wider range of applications than conventional devices, and is useful for FM broadcast reception. Not only does it successfully reduce ignition noise from cars and motorcycles, which sometimes causes problems, and pulse noise generated from electrical devices with built-in motors, but it also reduces dust and dirt adhering to audio disks. Of course, the present invention can also be effectively applied to the reduction of pop noises caused by scratches, etc., dropout noises that occur in audio signals when a video disc signal is missing, and other pulse noises.
第1図は既提案のパルス性雑音の低減装置のブ
ロツク図、第2図は動作説明用の波形図、第3図
は既提案のパルス性雑音の低減装置の等価回路
図、第4図はFM信号の記録伝送系の一例構成の
ブロツク図、第5図はプリエンフアシス特性及び
デイエンフアシス特性の一例曲線図、第6図は本
発明のパルス性雑音の低減装置のブロツク図、第
7図は本発明のパルス性雑音の低減装置の等価回
路図である。
1,19……入力端子、2,20……遅延回
路、CSG……制御信号発生回路、3,7,23,
28……増幅器、10,32……パルス性雑音検
出回路、9,31……出力端子、11,33……
波形整形回路、4,25,27……スイツチ回
路、5,6,26,29……コンデンサ、8,2
2,24,30……抵抗、34……インバータ。
Figure 1 is a block diagram of the previously proposed pulse noise reduction device, Figure 2 is a waveform diagram for explaining operation, Figure 3 is an equivalent circuit diagram of the previously proposed pulse noise reduction device, and Figure 4 is A block diagram of an example configuration of an FM signal recording and transmission system, FIG. 5 is a curve diagram of an example of pre-emphasis characteristics and de-emphasis characteristics, FIG. 6 is a block diagram of the pulse noise reduction device of the present invention, and FIG. 7 is a diagram of the present invention. FIG. 2 is an equivalent circuit diagram of a pulse noise reduction device of FIG. 1, 19... Input terminal, 2, 20... Delay circuit, CSG... Control signal generation circuit, 3, 7, 23,
28...Amplifier, 10,32...Pulse noise detection circuit, 9,31...Output terminal, 11,33...
Waveform shaping circuit, 4, 25, 27... Switch circuit, 5, 6, 26, 29... Capacitor, 8, 2
2, 24, 30...Resistor, 34...Inverter.
Claims (1)
ルス性雑音を検出し、前記のパルス性雑音が生じ
ている期間と対応するパルス巾を有する制御信号
を発生させる手段と、入力オーデイオ信号中のパ
ルス性雑音と対応して前記した制御信号の発生手
段で発生された制御信号と、その制御信号と対応
するパルス性雑音との間の時間差に略々等しい遅
延時間を有する遅延回路によつて、パルス性雑音
を含む入力オーデイオ信号を遅延させる手段と、
前記した制御信号が動作のためのタイミング信号
として供給されるとともに、入力オーデイオ信号
中のパルス性雑音が生じている期間における希望
信号の傾斜情報を有する信号が供給されることに
より、パルス性雑音の生じている期間における希
望信号に対する直線補間動作を行ないうるように
なされているとともに、入力オーデイオ信号中に
パルス性雑音が生じていない期間には、常に、デ
イエンフアシス動作を行ないうるように構成され
ている直線補間回路とデイエンフアシス回路との
兼用回路とを備えたパルス性雑音の低減装置であ
つて、前記した直線補間回路とデイエンフアシス
回路との兼用回路として、第1の抵抗を介して反
転増幅器に入力オーデイオ信号を供給するととも
に、前記した反転増幅器の入出力間に第2の抵抗
とパルス性雑音の生じている期間にオンの状態に
なされる第1のスイツチ回路との並列接続回路を
接続し、また、前記した反転増幅器の出力側と非
反転増幅器の入力側との間に、パルス性雑音の生
じている期間中にオフの状態になされる第2のス
イツチ回路を接続し、さらに、前記した反転増幅
器の入力側と前記した非反転増幅器の入力側との
間に第1のコンデンサを接続し、さらにまた、前
記した非反転増幅器の入出力間に第2のコンデン
サと第3の抵抗との直列接続回路とを接続してな
るものを用いてなるパルス性雑音の低減回路。 2 直線補間回路として、前記した第1のコンデ
ンサと、前記した第2のコンデンサとによる帰還
電圧の分圧比の逆数と、前記した非反転増幅器の
利得とが等しく設定されているものを用いた特許
請求の範囲第1項記載のパルス性雑音の低減装
置。[Scope of Claims] 1. Means for detecting pulsed noise in an input audio signal containing pulsed noise and generating a control signal having a pulse width corresponding to the period during which the pulsed noise occurs; A delay circuit having a control signal generated by the control signal generating means described above in response to pulsed noise in an audio signal, and a delay time approximately equal to the time difference between the control signal and the corresponding pulsed noise. means for delaying an input audio signal containing pulsed noise by;
The aforementioned control signal is supplied as a timing signal for operation, and a signal having slope information of the desired signal during a period in which pulsed noise occurs in the input audio signal is supplied, thereby reducing pulsed noise. It is configured to be able to perform a linear interpolation operation on the desired signal during the period in which it is occurring, and also to be able to perform a de-emphasis operation at all times during the period when no pulse noise is occurring in the input audio signal. This is a pulse noise reduction device equipped with a circuit that functions as a linear interpolation circuit and a de-emphasis circuit. In addition to supplying the signal, a parallel connection circuit is connected between the input and output of the above-mentioned inverting amplifier, and the second resistor and the first switch circuit that is turned on during the period when pulse noise is generated; , a second switch circuit that is turned off during the period in which pulse noise is occurring is connected between the output side of the inverting amplifier described above and the input side of the non-inverting amplifier; A first capacitor is connected between the input side of the amplifier and the input side of the non-inverting amplifier, and a second capacitor and a third resistor are connected in series between the input and output of the non-inverting amplifier. A pulse noise reduction circuit formed by connecting a connecting circuit. 2. A patent using a linear interpolation circuit in which the reciprocal of the voltage division ratio of the feedback voltage by the first capacitor and the second capacitor is set equal to the gain of the non-inverting amplifier. A pulse noise reduction device according to claim 1.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15004583A JPS6041823A (en) | 1983-08-17 | 1983-08-17 | Reduction device of impulsive noise |
| US06/635,352 US4539527A (en) | 1983-07-30 | 1984-07-27 | Noise reduction by linear interpolation using a dual function amplifier circuit |
| DE8484109015T DE3481245D1 (en) | 1983-07-30 | 1984-07-30 | NOISE LEVEL REDUCTION BY LINEAR INTERPOLATION USING AN AMPLIFIER CIRCUIT WITH DOUBLE FUNCTION. |
| EP84109015A EP0135081B1 (en) | 1983-07-30 | 1984-07-30 | Noise reduction by linear interpolation using a dual function amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15004583A JPS6041823A (en) | 1983-08-17 | 1983-08-17 | Reduction device of impulsive noise |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6041823A JPS6041823A (en) | 1985-03-05 |
| JPS6325544B2 true JPS6325544B2 (en) | 1988-05-25 |
Family
ID=15488296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15004583A Granted JPS6041823A (en) | 1983-07-30 | 1983-08-17 | Reduction device of impulsive noise |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041823A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003283347A (en) * | 2002-03-26 | 2003-10-03 | Toyota Industries Corp | Noise removal circuit and signal processing circuit |
-
1983
- 1983-08-17 JP JP15004583A patent/JPS6041823A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6041823A (en) | 1985-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6325543B2 (en) | ||
| JPS6035837A (en) | Reducing device of impulsive noise | |
| JPS6325544B2 (en) | ||
| JPS6325542B2 (en) | ||
| JPS6322741B2 (en) | ||
| JPS6323688B2 (en) | ||
| JP2885374B2 (en) | Hold circuit | |
| JPS638654B2 (en) | ||
| JPS6323689B2 (en) | ||
| JPS6322742B2 (en) | ||
| JPS6313524A (en) | Reducing device for pulselike noise | |
| JPS632497B2 (en) | ||
| US5461339A (en) | Apparatus for processing frequency modulated signals | |
| JP2937328B2 (en) | Nonlinear emphasis / deemphasis circuit | |
| JPS632499B2 (en) | ||
| JPS6319923A (en) | Reducing device for pulsative noise | |
| JP2591356B2 (en) | Recording and playback device | |
| JPS6313523A (en) | Reducing device for pulselike noise | |
| KR860001342B1 (en) | Pulse nosie reduction device | |
| JPS632498B2 (en) | ||
| JPH0238483Y2 (en) | ||
| JPH054349Y2 (en) | ||
| JPS5855760Y2 (en) | stereo signal playback device | |
| JPS632494B2 (en) | ||
| JPH06162417A (en) | Recording device |