JPS6326896B2 - - Google Patents
Info
- Publication number
- JPS6326896B2 JPS6326896B2 JP53098309A JP9830978A JPS6326896B2 JP S6326896 B2 JPS6326896 B2 JP S6326896B2 JP 53098309 A JP53098309 A JP 53098309A JP 9830978 A JP9830978 A JP 9830978A JP S6326896 B2 JPS6326896 B2 JP S6326896B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は物体の存在や位置を無接触で検出す
る高周波発振形近接スイツチのIC化に適した回
路に関する。
る高周波発振形近接スイツチのIC化に適した回
路に関する。
従来の高周波発振形近接スイツチのIC化した
回路は第１図の２点鎖線１で示すように構成され
ている。すなわち外部との接続をなす端子として
正負の電源端子１１，１２、出力端子１３、コイ
ル用端子１４及び定電圧端子１５を有し、その内
部には発振回路１６、コンパレータ１７、積分回
路１８、コンパレータ１９、出力回路２０、電源
リセツト回路（電源投入時に出力回路２０から誤
出力が生じないようにする回路）２１及び定電圧
回路２２が形成されている。なお、外部接続端子
としては動作距離調整用可変抵抗の端子や、積分
コンデンサ端子、電源リセツト用コンデンサ端子
等があるが、この明細書中の説明では省略してあ
る。コイル用端子１４と負の電源端子１２との間
に検出コイル２とコンデンサ３とを接続するよう
になつており、又定電圧端子１５と負の電源端子
１２との間に側路コンデンサ４を接続するように
なつている。そして検出コイル２に金属等の物体
が近づいたとき発振回路１６の発振振巾が変わる
ので、これをコンパレータ１７、積分回路１８、
コンパレータ１９により検知し出力回路２０によ
り出力信号を生じるようにしている。
回路は第１図の２点鎖線１で示すように構成され
ている。すなわち外部との接続をなす端子として
正負の電源端子１１，１２、出力端子１３、コイ
ル用端子１４及び定電圧端子１５を有し、その内
部には発振回路１６、コンパレータ１７、積分回
路１８、コンパレータ１９、出力回路２０、電源
リセツト回路（電源投入時に出力回路２０から誤
出力が生じないようにする回路）２１及び定電圧
回路２２が形成されている。なお、外部接続端子
としては動作距離調整用可変抵抗の端子や、積分
コンデンサ端子、電源リセツト用コンデンサ端子
等があるが、この明細書中の説明では省略してあ
る。コイル用端子１４と負の電源端子１２との間
に検出コイル２とコンデンサ３とを接続するよう
になつており、又定電圧端子１５と負の電源端子
１２との間に側路コンデンサ４を接続するように
なつている。そして検出コイル２に金属等の物体
が近づいたとき発振回路１６の発振振巾が変わる
ので、これをコンパレータ１７、積分回路１８、
コンパレータ１９により検知し出力回路２０によ
り出力信号を生じるようにしている。
ところでこの定電圧回路２２は第２図に示すよ
うな回路構成が提案されている。なおこの第２図
で定電圧回路を除く他の回路は負荷６１として表
現してある。トランジスタ３１，３２は電流ミラ
ー回路を構成しており、トランジスタ３３は直列
制御形電圧安定化回路の主制御トランジスタとし
て機能する。ツエナーダイオード５１は定電圧素
子として働き、トランジスタ３４はこのツエナダ
イオード５１の温度補償用である。
うな回路構成が提案されている。なおこの第２図
で定電圧回路を除く他の回路は負荷６１として表
現してある。トランジスタ３１，３２は電流ミラ
ー回路を構成しており、トランジスタ３３は直列
制御形電圧安定化回路の主制御トランジスタとし
て機能する。ツエナーダイオード５１は定電圧素
子として働き、トランジスタ３４はこのツエナダ
イオード５１の温度補償用である。
この第２図の回路で
I1R1＋VBE1＝VBE2
I1R1＝VBE2−VBE1＝△VBE＝VTlo（I0＋I2／I1）
I1＝VT／R1×ln（I0＋I2／I1）
VT＝KT／ｑ＝熱電圧
（I0；トランジスタ３３のコレクタに流れ込む電
流、I1；トランジスタ３１のコレクタに流れる電
流、I2；抵抗４２に流れる電流、R1；抵抗４１の
値、VBE1；トランジスタ３１のベース・エミツタ
間電圧、VBE2；トランジスタ３２のベース・エミ
ツタ間電圧） の関係が成り立つ。すなわち電流I0とI2と電流I1
は抵抗４１の値R1によつてきまる比率で一定の
関係を保つ。
流、I1；トランジスタ３１のコレクタに流れる電
流、I2；抵抗４２に流れる電流、R1；抵抗４１の
値、VBE1；トランジスタ３１のベース・エミツタ
間電圧、VBE2；トランジスタ３２のベース・エミ
ツタ間電圧） の関係が成り立つ。すなわち電流I0とI2と電流I1
は抵抗４１の値R1によつてきまる比率で一定の
関係を保つ。
電源電圧Vccがツエナダイオード５１のツエナ
電圧Vzにくらべ十分高い時にはトランジスタ３
３のエミツタ側電圧すなわち定電圧出力側の電圧
Vstabは Vstab＝Vz＋VBE4−VBE3 （VBE3、VBE4；トランジスタ３３，３４のベー
ス・エミツタ間電圧） なお VBE4≒VBE3 ならば Vstab＝Vz となつてほぼ定電圧を保つ。
電圧Vzにくらべ十分高い時にはトランジスタ３
３のエミツタ側電圧すなわち定電圧出力側の電圧
Vstabは Vstab＝Vz＋VBE4−VBE3 （VBE3、VBE4；トランジスタ３３，３４のベー
ス・エミツタ間電圧） なお VBE4≒VBE3 ならば Vstab＝Vz となつてほぼ定電圧を保つ。
この場合負荷６１が定インピーダンスであると
すると、負荷６１に流れこむ電流ILは一定であり IL＝I0／hFE3＋I0＝１＋hFE3／hFE3I0≒I0 （hFE3＝トランジスタ３３のhFE） の関係が成り立つ。従つて電流I1は電流I2の変化
分だけ変動し I0＝I0＋I2／ｎ （ｎ；比例定数） となる。
すると、負荷６１に流れこむ電流ILは一定であり IL＝I0／hFE3＋I0＝１＋hFE3／hFE3I0≒I0 （hFE3＝トランジスタ３３のhFE） の関係が成り立つ。従つて電流I1は電流I2の変化
分だけ変動し I0＝I0＋I2／ｎ （ｎ；比例定数） となる。
したがつて定電圧Vstabが一定値を保つている
領域においては電源電圧Vccが変化した場合には
端子１１に流れる電流Iccは抵抗４２の値R2によ
つて決まる I2＝Vcc−VBE2−VBE3−Vz／R2 で表わされる電流I2だけ電源電圧Vccに従つて増
減する。この抵抗４２は端子１１に電圧が印加さ
れた時トランジスタ３３を作動させ電流I0を流し
始め、さらにそのことによつて電流I1を供給する
ための抵抗であり、この定電圧回路を働かせるた
めのトリガ用となつている。そのためこの抵抗４
２の値R2はあまり小さいと前記の式のように電
源電圧Vccの増大に従つて電流I2が増大し、すな
わち電源端子１１，１２間に流れる回路全体の消
費電流が増えてしまつてむだなことになる。その
ため一般的には抵抗４２の値R2を高抵抗とし、
抵抗４１の値R1は、電流I2によつてトランジスタ
３３をドライブして電流I0を流し、又電流I1を流
すことによつてさらにトランジスタ３３をドライ
ブして所定の電流値I0を得、しかもツエナ電圧が
一定となるようなツエナ電流をツエナーダイオー
ド５１に流すように、決定する。
領域においては電源電圧Vccが変化した場合には
端子１１に流れる電流Iccは抵抗４２の値R2によ
つて決まる I2＝Vcc−VBE2−VBE3−Vz／R2 で表わされる電流I2だけ電源電圧Vccに従つて増
減する。この抵抗４２は端子１１に電圧が印加さ
れた時トランジスタ３３を作動させ電流I0を流し
始め、さらにそのことによつて電流I1を供給する
ための抵抗であり、この定電圧回路を働かせるた
めのトリガ用となつている。そのためこの抵抗４
２の値R2はあまり小さいと前記の式のように電
源電圧Vccの増大に従つて電流I2が増大し、すな
わち電源端子１１，１２間に流れる回路全体の消
費電流が増えてしまつてむだなことになる。その
ため一般的には抵抗４２の値R2を高抵抗とし、
抵抗４１の値R1は、電流I2によつてトランジスタ
３３をドライブして電流I0を流し、又電流I1を流
すことによつてさらにトランジスタ３３をドライ
ブして所定の電流値I0を得、しかもツエナ電圧が
一定となるようなツエナ電流をツエナーダイオー
ド５１に流すように、決定する。
この回路は定電圧回路の主制御トランジスタ３
３のベース電流とツエナダイオード５１に流すツ
エナ電流とを必要最小限に限定し、不用な電流が
ツエナダイオード５１に流れないようにトランジ
スタ３３のドライブ電流に一種の電流制限をかけ
ている方式をとつている。
３のベース電流とツエナダイオード５１に流すツ
エナ電流とを必要最小限に限定し、不用な電流が
ツエナダイオード５１に流れないようにトランジ
スタ３３のドライブ電流に一種の電流制限をかけ
ている方式をとつている。
ところがこの回路には次のような欠点がある。
電源電圧Vccが徐々に上昇してくると、トランジ
スタ３２と抵抗４２を通して電流I2が流れトラン
ジスタ３３がドライブされるが、この時Vccがツ
エナ電圧よりも低い場合にはツエナ電流Izは流れ
ず I0＝hFE3・I2 なる電流I0がトランジスタ３３のコレクタに流れ
る。その結果トランジスタ３１のコレクタに電流
I1が流れ、このことによりさらに電流I0が増大す
る。これが繰り返されて電源電圧Vccに従つて Vcc＝I2R2＋VBE2＋I0RL＋VBE3 …(1) ただしIL≒I0 （IL；負荷６１に流れる電流 RL；負荷６１の抵
抗値） を満足する関係を保持して安定する。この場合に I0＝（I1＋I2）hFE3 …(2) I1＝I2＋I0／ｎ …(3) （ｎ；比例定数） が成立する。そのため上記式(2)、(3)より次の式が
求められる。
電源電圧Vccが徐々に上昇してくると、トランジ
スタ３２と抵抗４２を通して電流I2が流れトラン
ジスタ３３がドライブされるが、この時Vccがツ
エナ電圧よりも低い場合にはツエナ電流Izは流れ
ず I0＝hFE3・I2 なる電流I0がトランジスタ３３のコレクタに流れ
る。その結果トランジスタ３１のコレクタに電流
I1が流れ、このことによりさらに電流I0が増大す
る。これが繰り返されて電源電圧Vccに従つて Vcc＝I2R2＋VBE2＋I0RL＋VBE3 …(1) ただしIL≒I0 （IL；負荷６１に流れる電流 RL；負荷６１の抵
抗値） を満足する関係を保持して安定する。この場合に I0＝（I1＋I2）hFE3 …(2) I1＝I2＋I0／ｎ …(3) （ｎ；比例定数） が成立する。そのため上記式(2)、(3)より次の式が
求められる。
I2＝ｎ−hFE3／（１＋ｎ）hFE3I0 …(4)
（ｉ）ｎ＞hFE3
の場合(1)式と(4)式より
I0＝Vcc−（VBE2＋VBE3）／KR2＋RL
ただし
Ｋ＝ｎ−hFE3／（１＋ｎ）hFE3
したがつてこの場合には電流I0は電源電圧Vccに
従つてリニヤに変化し、電源電圧Vccとトランジ
スタ３３のベース電圧V0と安定化された電圧
Vstabとの関係は第３図に示すようになる。
従つてリニヤに変化し、電源電圧Vccとトランジ
スタ３３のベース電圧V0と安定化された電圧
Vstabとの関係は第３図に示すようになる。
（ii）ｎ＝hFE3の場合
I2＝０
となり
I0＝Vcc−（VBE2＋VBE3）／RL
したがつてこの場合は当初電流I2が流れてトラ
ンジスタ３３がドライブされ、電流I0が流れるこ
とによつてトランジスタ３３のコレクタ・ベース
間の電圧VCBが VCB＝０ となり、電流I1は I1＝Vcc−VBE2−VBE3−I0RL／R1＝VBE2−VBE1／R1 となつて、抵抗４２を取り去つた形におけるトラ
ンジスタ３１，３２による電流ミラー回路による
バイアス電流だけで働いていることになる。
ンジスタ３３がドライブされ、電流I0が流れるこ
とによつてトランジスタ３３のコレクタ・ベース
間の電圧VCBが VCB＝０ となり、電流I1は I1＝Vcc−VBE2−VBE3−I0RL／R1＝VBE2−VBE1／R1 となつて、抵抗４２を取り去つた形におけるトラ
ンジスタ３１，３２による電流ミラー回路による
バイアス電流だけで働いていることになる。
（iii）ｎ＜hFE3の場合
I2＜０
となり電流I2が第２図の矢印とは逆方向に流れ、
すなわちトランジスタ３３のベース側が正の電位
に、コレクタ側が負の電位にバイアスされること
になる。このことはトランジスタ３３のコレクタ
側に、電源電圧Vccとの間にトランジスタ３２に
よるダイオードが挿入されるために起り得る。こ
の場合トランジスタ３３は飽和状態になつており
トランジスタ３３のコレクタ・エミツタ間電圧は
飽和電圧Vsatになり Vsat＜VBE3 のため V2＝Vsat−VBE3＜０ となる。
すなわちトランジスタ３３のベース側が正の電位
に、コレクタ側が負の電位にバイアスされること
になる。このことはトランジスタ３３のコレクタ
側に、電源電圧Vccとの間にトランジスタ３２に
よるダイオードが挿入されるために起り得る。こ
の場合トランジスタ３３は飽和状態になつており
トランジスタ３３のコレクタ・エミツタ間電圧は
飽和電圧Vsatになり Vsat＜VBE3 のため V2＝Vsat−VBE3＜０ となる。
その結果トランジスタ３１のコレクタ側が正
に、ベース側が負にバイアスされて、トランジス
タ３１，３２による電流ミラー回路は正常な動作
をせず、ほぼ電源電圧Vccと抵抗４１の値R1によ
つてきまる電流ミラー動作の時の電流よりも多い
電流が、電流I1として流れる。この時 VBE2≒VBE3 とすると Vcc＝VBE2＋V2＋V0 より Vcc＝V0＋Vsat となりI1は I1≒Vsat／R1 となる。
に、ベース側が負にバイアスされて、トランジス
タ３１，３２による電流ミラー回路は正常な動作
をせず、ほぼ電源電圧Vccと抵抗４１の値R1によ
つてきまる電流ミラー動作の時の電流よりも多い
電流が、電流I1として流れる。この時 VBE2≒VBE3 とすると Vcc＝VBE2＋V2＋V0 より Vcc＝V0＋Vsat となりI1は I1≒Vsat／R1 となる。
この場合さらに電源電圧Vccが上昇したとする
と Vcc＝Vz＋VBE4＋VBE2 となつた時に、抵抗４２の両端の電位差は０とな
り、上述の逆方向バイアスが解消されトランジス
タ３１，３２による電流ミラー回路は正常な動作
を開始する。この場合 ｎ＜hFE3 ということは抵抗４１の値R1が小さいことを示
しており、飽和状態における電流I1と正常時のI1
との差が大きくなり、第５図に示すように負性特
性を生じることになる。
と Vcc＝Vz＋VBE4＋VBE2 となつた時に、抵抗４２の両端の電位差は０とな
り、上述の逆方向バイアスが解消されトランジス
タ３１，３２による電流ミラー回路は正常な動作
を開始する。この場合 ｎ＜hFE3 ということは抵抗４１の値R1が小さいことを示
しており、飽和状態における電流I1と正常時のI1
との差が大きくなり、第５図に示すように負性特
性を生じることになる。
その結果第４図、第５図及び第６図に示すよう
な特性となる。
な特性となる。
以上述べたようにｎとhFE3の３通りの関係の場
合でそれぞれ動作が異なる。（ｉ）の場合は負荷
電流ILを流すためには電流I1だけでは不足であ
り、電流I2の助けをかりなければならない。すな
わち抵抗４２の値R2が高抵抗であると、抵抗４
２の両端の電位差が大きくなつて、必要な負荷電
流ILとツエナダイオード５１が定電圧を保つのに
必要な電流Izが流れるようにならないと、安定化
電圧Vstabは定電圧領域にならないし、逆に抵抗
値R2を小さくして、抵抗４２の両端の電位が小
さいうちから必要な負荷電流ILと必要なツエナ電
流Izを流すようにすると、今度は電源電圧Vccが
高くなるに従つて、電流I2が増大しトランジスタ
Q3のバイアス電流が増加し、当初の目的のバイ
アス電流の定電流化を達成することができない。
さらに電流I2による消費電流の増大という結果を
生じ、IC化した場合のパワーにも影響を及ぼす
（ICのパツケージによる消費電力の限定によつて
出力段のドライブ電流を大きくできなくなる）。
又このIC化した回路を交流２線式近接スイツチ
のセンサ部として用いた場合には消費電流が大き
いので、負荷、例えばリレーをオフさせている時
にもリレーには大きな漏れ電流が流れることにな
り、軽負荷のリレーなどでは復帰不良やチヤタリ
ングを起すことになつて好ましいものでない。
合でそれぞれ動作が異なる。（ｉ）の場合は負荷
電流ILを流すためには電流I1だけでは不足であ
り、電流I2の助けをかりなければならない。すな
わち抵抗４２の値R2が高抵抗であると、抵抗４
２の両端の電位差が大きくなつて、必要な負荷電
流ILとツエナダイオード５１が定電圧を保つのに
必要な電流Izが流れるようにならないと、安定化
電圧Vstabは定電圧領域にならないし、逆に抵抗
値R2を小さくして、抵抗４２の両端の電位が小
さいうちから必要な負荷電流ILと必要なツエナ電
流Izを流すようにすると、今度は電源電圧Vccが
高くなるに従つて、電流I2が増大しトランジスタ
Q3のバイアス電流が増加し、当初の目的のバイ
アス電流の定電流化を達成することができない。
さらに電流I2による消費電流の増大という結果を
生じ、IC化した場合のパワーにも影響を及ぼす
（ICのパツケージによる消費電力の限定によつて
出力段のドライブ電流を大きくできなくなる）。
又このIC化した回路を交流２線式近接スイツチ
のセンサ部として用いた場合には消費電流が大き
いので、負荷、例えばリレーをオフさせている時
にもリレーには大きな漏れ電流が流れることにな
り、軽負荷のリレーなどでは復帰不良やチヤタリ
ングを起すことになつて好ましいものでない。
（iii）の場合にはトランジスタ３３のバイアス
電流に負性現象が生じ、例えば R1＝2KΩ（ｎ≒40）、IL＝2mA hFE3＝100、Vsat＝0.1V とすると飽和時に I1＝50μA、I2＝０ となり正常時には I1＝20μA となるので飽和時から正常時に移る時50μAから
20μAにダウンすることになる。そのため定電圧
端子１５に側路コンデンサ４を接続して発振波形
の定電圧ラインへの重畳防止をはかろうとする
と、逆にこの負性現象による発振現象（第７図に
示す）が生じるという不都合がある。
電流に負性現象が生じ、例えば R1＝2KΩ（ｎ≒40）、IL＝2mA hFE3＝100、Vsat＝0.1V とすると飽和時に I1＝50μA、I2＝０ となり正常時には I1＝20μA となるので飽和時から正常時に移る時50μAから
20μAにダウンすることになる。そのため定電圧
端子１５に側路コンデンサ４を接続して発振波形
の定電圧ラインへの重畳防止をはかろうとする
と、逆にこの負性現象による発振現象（第７図に
示す）が生じるという不都合がある。
この負性現象は安定化電圧Vstabが定電圧とな
る近辺で生じるので、ICとしての使用電圧範囲
をなるべく低くまで拡大して使用し易くしたいの
に、このことによつて制限され、使用電圧範囲は
限定されたものとならざるを得ない。又交流２線
式の近接スイツチとして使用する場合には、負荷
がオフした時に残る電圧、すなわち残留電圧が大
きくなり望ましくない。いずれにしても定電圧回
路に発振現象を生じる領域が存在することは回路
的にも好ましくないものである。
る近辺で生じるので、ICとしての使用電圧範囲
をなるべく低くまで拡大して使用し易くしたいの
に、このことによつて制限され、使用電圧範囲は
限定されたものとならざるを得ない。又交流２線
式の近接スイツチとして使用する場合には、負荷
がオフした時に残る電圧、すなわち残留電圧が大
きくなり望ましくない。いずれにしても定電圧回
路に発振現象を生じる領域が存在することは回路
的にも好ましくないものである。
又、（ii）の場合には一応最も望ましい状態で
ある。すなわち最初に電流I2によつてトランジス
タ３３をトリガすれば、トランジスタ３３のコレ
クタ・ベース間の電圧VCBが VCB＝０ となり、電流I2は流れず、電源電圧Vccが変化し
ても定電圧領域では負荷６１の抵抗RLが一定な
らば、消費電流はまつたく変化しない。
ある。すなわち最初に電流I2によつてトランジス
タ３３をトリガすれば、トランジスタ３３のコレ
クタ・ベース間の電圧VCBが VCB＝０ となり、電流I2は流れず、電源電圧Vccが変化し
ても定電圧領域では負荷６１の抵抗RLが一定な
らば、消費電流はまつたく変化しない。
しかしながらhFE3は温度により大きく変り、ｎ
も温度により変化するため全温度範囲（使用温
度）にわたつて ｎ＝hFE3 とするのは実際上まつたく不可能なことであり、
常温において ｎ＝hFE3 と設定したとしても温度がかわれば（ｉ）または
（iii）の場合へスライドしてしまうことになる。
も温度により変化するため全温度範囲（使用温
度）にわたつて ｎ＝hFE3 とするのは実際上まつたく不可能なことであり、
常温において ｎ＝hFE3 と設定したとしても温度がかわれば（ｉ）または
（iii）の場合へスライドしてしまうことになる。
本発明は上記に鑑み、主制御トランジスタ３３
のバイアス電流が電源電圧Vccの大きな変化に対
してもほとんど変化しないような構成とし、この
ことによつて消費電流の増加をおさえ、しかも安
定で負性現象を生じることがない、側路コンデン
サを取り付けた定電圧回路を有する近接スイツチ
の回路を提供することを目的とする。
のバイアス電流が電源電圧Vccの大きな変化に対
してもほとんど変化しないような構成とし、この
ことによつて消費電流の増加をおさえ、しかも安
定で負性現象を生じることがない、側路コンデン
サを取り付けた定電圧回路を有する近接スイツチ
の回路を提供することを目的とする。
以下本発明の一実施例を第８図を参照しながら
説明する。第８図においてトランジスタ７３は直
列制御形安定化回路の主制御トランジスタをなし
ている。このトランジスタ７３のベースにはベー
ス電圧を定電圧化するためのツエナダイオード８
４が接続されている。なおダイオード８３はこの
ツエナダイオード８４の温度補償用である。トラ
ンジスタ７３のコレクタ・ベース間には抵抗８１
が接続されている。トランジスタ７４，７５は電
流ミラー回路を構成している。トランジスタ７
１，７２も又電流ミラー回路を構成している。
説明する。第８図においてトランジスタ７３は直
列制御形安定化回路の主制御トランジスタをなし
ている。このトランジスタ７３のベースにはベー
ス電圧を定電圧化するためのツエナダイオード８
４が接続されている。なおダイオード８３はこの
ツエナダイオード８４の温度補償用である。トラ
ンジスタ７３のコレクタ・ベース間には抵抗８１
が接続されている。トランジスタ７４，７５は電
流ミラー回路を構成している。トランジスタ７
１，７２も又電流ミラー回路を構成している。
この第８図の回路で、電源電圧Vccが徐々に立
ち上つてくると、抵抗８１を通して電流IRが流れ
トランジスタ７３をドライブする。この時電源電
圧Vccがツエナ電圧よりも低いものとするとツエ
ナ電流Izは流れず I0＝hFE3・IR なる電流I0がエミツタより流れ出る。この電流I0
は負荷６１を流れる電流ILと抵抗８２を流れる電
流Ｉとに分流するので I0＝Ｉ＋IL となる。この電流Ｉが流れると、トランジスタ７
４，７５でなる電流ミラー回路により、トランジ
スタ７４のコレクタに電流I1が流れる。この電流
I1はトランジスタ７１，７２でなる電流ミラー回
路によりトランジスタ７２のコレクタに電流I2を
流す。第８図においては Ｉ≒I1≒I2 となるように構成してある。しかしながら I1＝Ｉ／ｍ、I2＝I1／ｎ （ｍ、ｎ；比例定数） となるように構成し I2＝Ｉ／mn としてもかまわない。
ち上つてくると、抵抗８１を通して電流IRが流れ
トランジスタ７３をドライブする。この時電源電
圧Vccがツエナ電圧よりも低いものとするとツエ
ナ電流Izは流れず I0＝hFE3・IR なる電流I0がエミツタより流れ出る。この電流I0
は負荷６１を流れる電流ILと抵抗８２を流れる電
流Ｉとに分流するので I0＝Ｉ＋IL となる。この電流Ｉが流れると、トランジスタ７
４，７５でなる電流ミラー回路により、トランジ
スタ７４のコレクタに電流I1が流れる。この電流
I1はトランジスタ７１，７２でなる電流ミラー回
路によりトランジスタ７２のコレクタに電流I2を
流す。第８図においては Ｉ≒I1≒I2 となるように構成してある。しかしながら I1＝Ｉ／ｍ、I2＝I1／ｎ （ｍ、ｎ；比例定数） となるように構成し I2＝Ｉ／mn としてもかまわない。
そしてこのI2により次の関係が成り立つ
I0＝（I2＋IR）hFE3
この電流I0が電流Ｉと電流ILとに分流し、再び又
帰還されてI0は又増加する。こうして電流I0が増
大し安定化電圧Vstabが電源電圧Vccに応じた所
定の値となつた時安定する。
帰還されてI0は又増加する。こうして電流I0が増
大し安定化電圧Vstabが電源電圧Vccに応じた所
定の値となつた時安定する。
ここでたとえトランジスタ７３が飽和したとし
ても、トランジスタ７３のコレクタは電源電圧
Vccに接続されており、第２図のようにダイオー
ドが間に入つていないため、トランジスタ７３の
コレクタ・ベース間は必ずコレクタ側が正、ベー
ス側が負となり、トランジスタ７２が飽和するこ
とはない。そのためトランジスタ７１，７２は常
に正常な電流ミラー回路として働く。
ても、トランジスタ７３のコレクタは電源電圧
Vccに接続されており、第２図のようにダイオー
ドが間に入つていないため、トランジスタ７３の
コレクタ・ベース間は必ずコレクタ側が正、ベー
ス側が負となり、トランジスタ７２が飽和するこ
とはない。そのためトランジスタ７１，７２は常
に正常な電流ミラー回路として働く。
すなわちトランジスタ７３のコレクタ・エミツ
タ間電圧VCEは VCE＝VBE3＋IRR1 （R1；抵抗８１の値） となる。
タ間電圧VCEは VCE＝VBE3＋IRR1 （R1；抵抗８１の値） となる。
このように電流I2に負性現象が生じないため、
定電圧端子１５に、発振波形の重畳防止用側路コ
ンデンサをなんの心配もなく取り付けることがで
きる。
定電圧端子１５に、発振波形の重畳防止用側路コ
ンデンサをなんの心配もなく取り付けることがで
きる。
又
I2＞I0／hFE3
となるようにしておけば、電流Izは
Iz＝IR＋I2−I0／hFE3
となり、電流IRは最初のトリガにだけ使用する十
分小さな値としてもツエナダイオード８４には Iz≒I2−I0／hFE の電流Izが流れ、トランジスタ７３のベース電圧
V0は十分定電圧を保つ。したがつて抵抗８１の
値R1は最初トランジスタ７３をドライブするに
足る十分大きな抵抗でありさえすればよい。
分小さな値としてもツエナダイオード８４には Iz≒I2−I0／hFE の電流Izが流れ、トランジスタ７３のベース電圧
V0は十分定電圧を保つ。したがつて抵抗８１の
値R1は最初トランジスタ７３をドライブするに
足る十分大きな抵抗でありさえすればよい。
さらに
Vcc＞VD＋Vz＋VEC
（VEC；トランジスタ７２のエミツタ・コレクタ
間電圧） の場合には、一度電流IRによりトランジスタ７３
がドライブされれば、あとは抵抗８１を取りはず
しても安定化電圧Vstabは定電圧を保ち、電源電
圧Vccが変化しても端子１１，１２間に流れる電
流Iccは変化せず一定値を保つ。
間電圧） の場合には、一度電流IRによりトランジスタ７３
がドライブされれば、あとは抵抗８１を取りはず
しても安定化電圧Vstabは定電圧を保ち、電源電
圧Vccが変化しても端子１１，１２間に流れる電
流Iccは変化せず一定値を保つ。
又抵抗８１を接続したままであつても、抵抗８
１は十分大きな高抵抗でよいから、電源電圧Vcc
の変化に対しても電流IRの変化が微少となり、そ
の結果電流Iccの変化も微少となつて消費電流の
変化はほとんどなくなる。
１は十分大きな高抵抗でよいから、電源電圧Vcc
の変化に対しても電流IRの変化が微少となり、そ
の結果電流Iccの変化も微少となつて消費電流の
変化はほとんどなくなる。
以上のように本発明によれば、発振波形の電源
ラインへの重畳を防ぐ側路コンデンサを有する近
接スイツチ回路において、主制御トランジスタの
入力側とベースとの間に高抵抗を接続し、この主
制御トランジスタの出力の一部を基準電流として
主制御トランジスタのベースに正帰還する第１、
第２の電流ミラー回路を設けたので、主制御トラ
ンジスタのベース部の電圧が正帰還により素早く
定電圧になり、また電源電圧の変化により変化す
るのは高抵抗に流れる電流のみで、この抵抗の抵
抗値が高いため、流れる電流は少なく、よつて消
費電流の変化もほとんどないとともに、消費電流
自体も少ないものとすることができる。また、定
電圧領域となる電源電圧の値は定電圧素子間に生
じる電圧プラス第２の電流ミラー回路を構成して
いるトランジスタのON電圧以上であれば十分で
あり、使用できる電源電圧の範囲を広くとれる。
ラインへの重畳を防ぐ側路コンデンサを有する近
接スイツチ回路において、主制御トランジスタの
入力側とベースとの間に高抵抗を接続し、この主
制御トランジスタの出力の一部を基準電流として
主制御トランジスタのベースに正帰還する第１、
第２の電流ミラー回路を設けたので、主制御トラ
ンジスタのベース部の電圧が正帰還により素早く
定電圧になり、また電源電圧の変化により変化す
るのは高抵抗に流れる電流のみで、この抵抗の抵
抗値が高いため、流れる電流は少なく、よつて消
費電流の変化もほとんどないとともに、消費電流
自体も少ないものとすることができる。また、定
電圧領域となる電源電圧の値は定電圧素子間に生
じる電圧プラス第２の電流ミラー回路を構成して
いるトランジスタのON電圧以上であれば十分で
あり、使用できる電源電圧の範囲を広くとれる。
第１図は従来例を示すブロツク図、第２図は第
１図の一部を具体的に示す回路図、第３図及び第
４図は第２図の各電圧特性を示すグラフ、第５図
は第２図の電源電圧Vccと電流I1との関係を示す
グラフ、第６図は電源電圧Vccとツエナ電流Izと
の関係を示すグラフ、第７図は第２図電源電圧
Vccと安定化電圧Vstabとの関係を示すグラフ、
第８図は本発明の一実施例を示す回路図である。 １６……発振回路、１７，１９……コンパレー
タ、１８……積分回路、２０……出力回路、２１
……電源リセツト回路、２２……定電圧回路、３
３，３７……直列制御形安定化回路の主制御トラ
ンジスタ、３１；３２，７１；７２，７４；７
５、……電流ミラー回路を構成するトランジス
タ。
１図の一部を具体的に示す回路図、第３図及び第
４図は第２図の各電圧特性を示すグラフ、第５図
は第２図の電源電圧Vccと電流I1との関係を示す
グラフ、第６図は電源電圧Vccとツエナ電流Izと
の関係を示すグラフ、第７図は第２図電源電圧
Vccと安定化電圧Vstabとの関係を示すグラフ、
第８図は本発明の一実施例を示す回路図である。 １６……発振回路、１７，１９……コンパレー
タ、１８……積分回路、２０……出力回路、２１
……電源リセツト回路、２２……定電圧回路、３
３，３７……直列制御形安定化回路の主制御トラ
ンジスタ、３１；３２，７１；７２，７４；７
５、……電流ミラー回路を構成するトランジス
タ。
Claims (1)
- 【特許請求の範囲】 １ 検出コイルを含んで形成される発振回路と、
この発振回路の発振振幅に応じて出力信号を生じ
る信号処理回路と、これらの回路に一定の電圧を
印加する定電圧回路と、発振波形の電源ラインへ
の重畳を防ぐ側路コンデンサとを有してなる近接
スイツチ回路において、 前記定電圧回路はベースに定電圧素子が接続さ
れた直列制御形主制御トランジスタと、この主制
御トランジスタの入力側とベースとの間に接続さ
れ電源投入時にこの主制御トランジスタを動作さ
せる程度の電流を前記ベースに流す高抵抗と、こ
の主制御トランジスタの出力側に流れる電流の一
部を基準電流とした第１の電流ミラー回路と、前
記第１の電流ミラー回路の電流を基準電流として
前記主制御トランジスタの入力側とベースとの間
に電流を流すための第２の電流ミラー回路とより
なることを特徴とする近接スイツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9830978A JPS5525922A (en) | 1978-08-12 | 1978-08-12 | Proximity switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9830978A JPS5525922A (en) | 1978-08-12 | 1978-08-12 | Proximity switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5525922A JPS5525922A (en) | 1980-02-25 |
| JPS6326896B2 true JPS6326896B2 (ja) | 1988-06-01 |
Family
ID=14216314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9830978A Granted JPS5525922A (en) | 1978-08-12 | 1978-08-12 | Proximity switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5525922A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077313B2 (ja) * | 1987-11-19 | 1995-01-30 | 東京電気株式会社 | 直流電源開閉回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51100251A (ja) * | 1975-02-28 | 1976-09-04 | Hitachi Ltd | Teidenatsukairo |
| JPS5227540A (en) * | 1975-08-21 | 1977-03-01 | Nec Corp | Constant-voltage supply circuit |
| JPS5811648B2 (ja) * | 1975-10-02 | 1983-03-04 | ソニー株式会社 | デンアツデンタツカイロ |
-
1978
- 1978-08-12 JP JP9830978A patent/JPS5525922A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5525922A (en) | 1980-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030080806A1 (en) | Bandgap reference voltage circuit | |
| JP3634228B2 (ja) | 恒温槽を用いた発振器 | |
| JP4774932B2 (ja) | スイッチング電源制御用半導体装置およびスイッチング電源制御用回路 | |
| JPH0614303B2 (ja) | 電源オンオフ制御回路 | |
| EP0106953B1 (en) | Amplifier | |
| JPS6326896B2 (ja) | ||
| JP3435047B2 (ja) | 電源装置 | |
| JP3380163B2 (ja) | 高周波発振形近接センサ | |
| JPH05196663A (ja) | ヒステリシスを有する過電圧センサー | |
| JPH03283905A (ja) | 圧電発振器 | |
| KR100368613B1 (ko) | 저전력 소모특성을 가지는 리셋회로 | |
| JPS6247354B2 (ja) | ||
| JPH0355232Y2 (ja) | ||
| JP4008674B2 (ja) | 半導体装置 | |
| US4763086A (en) | Automatic gain control for tank type voltage controlled oscillator | |
| JP2005295248A (ja) | 高周波発振型近接センサ | |
| JPH039650B2 (ja) | ||
| JPS5842054Y2 (ja) | 超音波霧化装置 | |
| JPS5953652B2 (ja) | 近接スイッチ | |
| JPS63239368A (ja) | 内燃機関点火装置 | |
| JP2000209030A (ja) | 発振回路 | |
| JPS61134123A (ja) | テ−プレコ−ダ等のバイアス発振回路 | |
| JP2591805Y2 (ja) | 電源電圧監視回路 | |
| JPS6046122A (ja) | 近接スイツチ | |
| JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 |