JPS6332302B2 - - Google Patents
Info
- Publication number
- JPS6332302B2 JPS6332302B2 JP56006865A JP686581A JPS6332302B2 JP S6332302 B2 JPS6332302 B2 JP S6332302B2 JP 56006865 A JP56006865 A JP 56006865A JP 686581 A JP686581 A JP 686581A JP S6332302 B2 JPS6332302 B2 JP S6332302B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- short
- buffer
- long
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000872 buffer Substances 0.000 claims description 47
- 230000010365 information processing Effects 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
本発明は、コントロールステーシヨン装置、特
に、データハイウエイと前記データハイウエイに
接続される情報処理装置との間に位置し、両者の
間でのデータ通信の制御を行なうデータハイウエ
イ用コントロールステーシヨン装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control station device, particularly a data highway that is located between a data highway and an information processing device connected to the data highway and controls data communication between the two. control station device.
一般に、コントロールステーシヨン装置は、所
定のフオーマツトの受信フレームをデータハイウ
エイから受信して、この受信フレームに含まれる
受信データを情報処理装置に送出する。 Generally, a control station device receives a received frame in a predetermined format from a data highway, and sends received data included in this received frame to an information processing device.
第1図は本発明ならびに従来のコントロールス
テーシヨン装置で受信される受信フレームのフレ
ームフオーマツトの一例を示すフオーマツト説明
図である。フレームフオーマツト15は制御部1
6とデータ部17とで構成されており、制御部1
6にはデータ部17を構成する受信データのデー
タ長を示すデータ長フイールド18が含まれてい
る。 FIG. 1 is a format explanatory diagram showing an example of a frame format of a received frame received by the present invention and a conventional control station device. The frame format 15 is the control unit 1
6 and a data section 17, the control section 1
6 includes a data length field 18 indicating the data length of the received data constituting the data section 17.
それゆえ、コントロールステーシヨン装置は、
受信フレームを受信すると、データ長フイールド
18で示されるデータ長に従つて受信データの蓄
積制御ならびに情報処理装置の転送制御を行な
う。 Therefore, the control station device is
When a received frame is received, storage control of the received data and transfer control of the information processing device are performed according to the data length indicated by the data length field 18.
従来のコントロールステーシヨン装置は、デー
タハイウエイから受信された受信フレームに含ま
れる受信データを格納する入力バツフアと、前記
受信フレームが受信されるごとに前記入力バツフ
アに格納された受信データを情報処理装置に送出
するための入出力制御部とを含んで構成される。 A conventional control station device includes an input buffer for storing received data included in a received frame received from a data highway, and an information processing device for transmitting the received data stored in the input buffer each time the received frame is received. It is configured to include an input/output control section for sending out data.
以下に、従来のコントロールステーシヨン装置
に例について、図面を参照して説明する。 An example of a conventional control station device will be described below with reference to the drawings.
第2図は従来のコントロールステーシヨン装置
の一例を示すブロツク図で、送受信データ用の入
出力バツフアが各1個具備されており、情報処理
装置との間での送信および受信データはそれぞれ
のバツフアに一つづつ入れられ、データハイウエ
イと送受していた。 Figure 2 is a block diagram showing an example of a conventional control station device, which is equipped with one input/output buffer for sending and receiving data, and data sent to and received from the information processing device is sent to each buffer. They were inserted one by one and sent to and received from the data highway.
図中、1はコントロールステーシヨン装置を示
し、その構成はデータハイウエイ2とのインタフ
エイスを制御する入出力制御部3、入力データバ
ツフア4、情報処理装置5とのインタフエイスケ
ーブル6と接続される入出力制御部7、出力デー
タバツフア8、共通制御部9からなる。 In the figure, reference numeral 1 indicates a control station device, and its configuration includes an input/output control unit 3 that controls an interface with a data highway 2, an input data buffer 4, and an input/output unit connected to an interface cable 6 with an information processing device 5. It consists of a control section 7, an output data buffer 8, and a common control section 9.
ところで、データハイウエイ2からの受信デー
タには、他のコントロールステーシヨン装置から
送出される一般情報としての長データのほかに、
正常受信通知や受信不可通知などという短データ
があるが、この短データも長データと同様に、コ
ントロールステーシヨン装置1の入力データバツ
フア4に入れられ、その都度情報処理装置5に送
られていた。 By the way, the data received from the data highway 2 includes, in addition to long data as general information sent from other control station devices,
There is short data such as normal reception notification and non-reception notification, but like long data, this short data is also stored in the input data buffer 4 of the control station device 1 and sent to the information processing device 5 each time.
従つて、ホストとなる情報処理装置5において
は前記短データによる受信回数が多くなり、その
ため情報処理装置5の負荷が大になる。 Therefore, in the information processing device 5 serving as the host, the number of times the short data is received increases, which increases the load on the information processing device 5.
また、データハイウエイ2に実時間処理のミニ
コンピユータや工場端末等が多数接続されるシス
テムにおいては、それらの装置からの短データが
連続して発生し、コントロールステーシヨン装置
1に送られてきた場合には、情報処理装置5での
受信が間に合わず、短データの脱落が発生する可
能性がある。 In addition, in a system in which a large number of real-time processing minicomputers, factory terminals, etc. are connected to the data highway 2, short data from these devices is continuously generated and sent to the control station device 1. , the information processing device 5 may not be able to receive it in time, and short data may be dropped.
すなわち、従来のコントロールステーシヨン装
置は、情報処理装置への受信データの送出回数が
大であるという欠点があつた。 That is, the conventional control station apparatus has a drawback in that the number of times received data is sent to the information processing apparatus is large.
本発明の目的は、情報処理装置への受信データ
の送出回数を削減できるコントロールステーシヨ
ン装置を提供することにある。 An object of the present invention is to provide a control station device that can reduce the number of times received data is sent to an information processing device.
すなわち、本発明の目的は、長データと短デー
タの判定を行ない、短データを規定時間に達する
までコントロールステーシヨンに蓄積することに
より上記欠点を解決し、情報処理装置の受信回数
を減少させ、短データの脱落を防止できるように
したコントロールステーシヨン装置を提供するこ
とにある。 That is, an object of the present invention is to solve the above-mentioned drawbacks by determining long data and short data and storing the short data in the control station until a specified time is reached, thereby reducing the number of times the information processing device receives the short data. An object of the present invention is to provide a control station device that can prevent data from being dropped.
本発明のコントロールステーシヨン装置は、デ
ータ部とこのデータ部のデータ長を示すデータ長
フイールドからなる受信フレームをデータハイウ
エイから受信したときに前記データ長が所定長以
上か否かにより長データか短データかを判定して
判定結果を出力する判定回路と、前記判定結果が
長データであることを示しているときにこの長デ
ータを格納する第1の入力データバツフアと、前
記判定結果が短データであることを示していると
きにこの短データを累積格納する第2の入力デー
タバツフアと、時間計数を行ない規定時間の経過
後にタイムアウト信号を発生するタイマーと、前
記判定結果が長データであることを示していると
きに格納された長データを前記タイムアウト信号
が発生したときに累積格納された短データを情報
処理装置に出力する入出力制御部とを含んで構成
される。 When the control station device of the present invention receives a receive frame consisting of a data section and a data length field indicating the data length of this data section from a data highway, the control station device can select whether the data is long data or short data depending on whether the data length is equal to or larger than a predetermined length. a first input data buffer that stores long data when the determination result indicates that the data is long data; and a first input data buffer that stores the long data when the determination result indicates that the data is short data. a second input data buffer that cumulatively stores the short data when the determination result indicates that the data is long; a timer that counts time and generates a timeout signal after a specified time; and an input/output control section that outputs the long data stored when the timeout signal is present and the short data accumulated and stored when the timeout signal is generated to the information processing device.
すなわち、本発明のコントロールステーシヨン
装置は、データハイウエイと前記データハイウエ
イに接続される情報処理装置との間に位置し、両
者の間のデータ転送を行なうデータハイウエイ用
のコントロールステーシヨン装置であつて、デー
タハイウエイから送信される長データを蓄積する
第1の入力データバツフアの他に短データを蓄積
する第2の入力データバツフアを具備し、データ
ハイウエイからのデータ受信時それが長データで
あるか短データであるかの判定を行ない、長デー
タは第1の入力データバツフアに短データは第2
の入力データバツフアにそれぞれ蓄積し、長デー
タはその受信毎に前記情報処理装置へ送り、短デ
ータは累積して規定時間毎に情報処理装置へ送る
ように構成される。 That is, the control station device of the present invention is a control station device for a data highway that is located between a data highway and an information processing device connected to the data highway and transfers data between the two. In addition to the first input data buffer for storing long data transmitted from the highway, a second input data buffer for storing short data is provided, and when data is received from the data highway, it is determined whether the data is long data or short data. The long data is sent to the first input data buffer and the short data is sent to the second input data buffer.
The long data is stored in the input data buffer of , and the long data is sent to the information processing device each time it is received, and the short data is accumulated and sent to the information processing device at regular intervals.
すなわち、本発明のコントロールステーシヨン
装置は、長データを格納するための第1の入力デ
ータバツフアと、短データを蓄積するための第2
の入力データバツフアと、これら2つの入力デー
タバツフアを制御するバツフア制御部とを備えデ
ータハイウエイからの長データと短データを判定
回路により判定しそれぞれの入力バツフアに入
れ、バツフア制御部のタイマーが規定時間経過し
たことを示した場合、蓄積された短データをバツ
フア制御部の指示により第2の入力バツフアから
情報処理装置に送出する機構を有して構成され
る。 That is, the control station device of the present invention has a first input data buffer for storing long data and a second input data buffer for storing short data.
input data buffer, and a buffer control unit that controls these two input data buffers.Long data and short data from the data highway are judged by a judgment circuit and input into the respective input buffers, and the timer of the buffer control unit is activated when a specified time elapses. If it is determined that the short data has been stored, the short data is sent from the second input buffer to the information processing device according to instructions from the buffer control section.
次に、本発明の実施例について、図面を参照し
て詳細に説明する。 Next, embodiments of the present invention will be described in detail with reference to the drawings.
第3図は、本発明の一実施例を示すブロツク図
で、コントロールステーシヨン装置1′は、デー
タハイウエイ2からの受信データの長さを判定す
るための判定回路12と、判定後に長データを格
納する入力データバツフア10と、判定後に短デ
ータを累積格納する入力バツフア11と、2つの
入力データバツフアを制御し規定時間の経過を知
らせるタイマー13を備えたバツフア制御部14
とを含んで構成される。その他の部分は第2図に
示したものと同じである。 FIG. 3 is a block diagram showing an embodiment of the present invention, in which the control station device 1' includes a determination circuit 12 for determining the length of data received from the data highway 2, and a determination circuit 12 for determining the length of data received from the data highway 2, and for storing the length data after determination. an input data buffer 10 for cumulatively storing short data after determination, an input buffer 11 for cumulatively storing short data after determination, and a buffer control unit 14 including a timer 13 for controlling the two input data buffers and notifying the passage of a specified time.
It consists of: The other parts are the same as those shown in FIG.
次に、短データの情報処理装置5への送信動作
について述べる。 Next, the operation of transmitting short data to the information processing device 5 will be described.
データハイウエイ2からの受信データはデータ
ハイウエイ用の入出力制御部3にて受信される。
受信フレームのフレームフオーマツトは第1図で
説明したように構成されている。 Received data from the data highway 2 is received by an input/output control section 3 for the data highway.
The frame format of the received frame is configured as explained in FIG.
それゆえ、データ長フイールド18に示される
データ長が ある一定の値(例えば8バイト)以
下の場合は短データとし、その値を越える場合
(例えば9バイト以上)は長データである。入出
力制御部3にて受信された受信フレームはデータ
長を判定する判定回路12により長データか短デ
ータかの判定が行なわれ該当入力データバツフア
に入れられる。 Therefore, if the data length shown in the data length field 18 is less than a certain value (for example, 8 bytes), it is considered short data, and if it exceeds that value (for example, 9 bytes or more), it is considered long data. A reception frame received by the input/output control unit 3 is determined by a determination circuit 12 for determining the data length as to whether it is long data or short data, and is input into the corresponding input data buffer.
入力バツフア11においては、蓄積された短デ
ータの終りを示すエンドマークは新たな短データ
の蓄積毎に前のエンドマークが消されて新たに累
積して格納された短データの直後の番地につけら
れる。 In the input buffer 11, each time new short data is accumulated, the end mark indicating the end of the accumulated short data is erased, and the end mark is placed at the address immediately after the newly accumulated short data. .
バツフア制御部14内のタイマー13が規定時
間に達したことを示した場合、タイムアウト信号
を発生してバツフア制御部14の指示により直ち
にエンドマークまでの蓄積された短データを、入
出力制御部7を通して情報処理装置5に送信す
る。 When the timer 13 in the buffer control unit 14 indicates that the specified time has been reached, a timeout signal is generated and the short data accumulated up to the end mark is immediately transferred to the input/output control unit 7 according to the instruction from the buffer control unit 14. The information is transmitted to the information processing device 5 through.
この場合規定時間に達した場合に、入力バツフ
ア11に1つも短データが格納されていないとき
はバツフア制御部14は指示を出さない。 In this case, when the specified time is reached and no short data is stored in the input buffer 11, the buffer control unit 14 does not issue an instruction.
また、タイマー13の値は人手またはプログラ
ムにより外部から設定可能である。 Further, the value of the timer 13 can be set manually or externally by a program.
なお、上述の実施例で、タイマーは最初の短デ
ータを格納したときから時間計数を開始する。 Note that in the above embodiment, the timer starts counting time from when the first short data is stored.
本発明のコントロールステーシヨン装置は、第
2の入力データバツフアとタイマーを追加するこ
とにより、短データを累積格納して、時間計数を
行ない規定時間経過時に累積格納していた短デー
タを一括して情報処理装置に送出できるので、受
信データの送出回数が削減できるという効果があ
る。 By adding a second input data buffer and a timer, the control station device of the present invention cumulatively stores short data, performs time counting, and collectively processes the stored short data when a predetermined time has elapsed. Since the received data can be sent to the device, the number of times the received data is sent out can be reduced.
すなわち、本発明のコントロールステーシヨン
装置は、短データをタイマーがタイムアウトする
まで入力データバツフアに蓄積して格納すること
により、情報処理装置への送信回数を大幅に減少
させることができ、短データは長データとは別の
入力データバツフアに一時的に格納が可能なため
短データの脱落を防止できるという効果がある。 In other words, the control station device of the present invention can greatly reduce the number of times the short data is transmitted to the information processing device by accumulating and storing the short data in the input data buffer until the timer times out, and the short data is stored in the input data buffer until the timer times out. Because it can be temporarily stored in an input data buffer separate from the input data buffer, it has the effect of preventing short data from being lost.
第1図は本発明ならびに従来のコントロールス
テーシヨン装置で受信される受信フレームのフレ
ームフオーマツトの一例を示すフオーマツト説明
図、第2図は従来の一例を含む概略ブロツク図、
第3図は本発明の一実施例を含むブロツク図であ
る。
1,1′……コントロールステーシヨン装置、
2……データハイウエイ、3……入出力制御部、
4……入力データバツフア、5……情報処理装
置、6……インタフエイスケーブル、7……入出
力制御部、8……出力データバツフア、9……共
通制御部、10……入力データバツフア1、11
……入力データバツフア2、12……判定回路、
13……タイマー、14……バツフア制御部、1
5……フレームフオーマツト、16……制御部、
17……データ部、18……データ長フイール
ド。
FIG. 1 is a format explanatory diagram showing an example of the frame format of a received frame received by the present invention and a conventional control station device, and FIG. 2 is a schematic block diagram including an example of the conventional control station device.
FIG. 3 is a block diagram containing one embodiment of the present invention. 1, 1′...control station device,
2...Data highway, 3...I/O control unit,
4... Input data buffer, 5... Information processing device, 6... Interface cable, 7... Input/output control section, 8... Output data buffer, 9... Common control section, 10... Input data buffer 1, 11
... Input data buffer 2, 12 ... Judgment circuit,
13...Timer, 14...Buffer control unit, 1
5...Frame format, 16...Control unit,
17...Data section, 18...Data length field.
Claims (1)
ータ長フイールドからなる受信フレームをデータ
ハイウエイから受信したときに前記データ長が所
定長以上か否かにより長データか短データかを判
定して判定結果を出力する判定回路と、前記判定
結果が長データであることを示しているときにこ
の長データを格納する第1の入力データバツフア
と前記判定結果が短データであることを示してい
るときにこの短データを累積格納する第2の入力
データバツフアと、最初の短データを格納したと
きから開始し時間計数を行ない規定時間の経過後
にタイムアウト信号を発生するタイマーと、前記
判定結果が長データであることを示しているとき
に格納された長データを情報処理装置に出力しな
らびに前記タイムアウト信号が発生したときに累
積格納された短データを情報処理装置に出力する
入出力制御部とを含むことを特徴とするコントロ
ールステーシヨン装置。1 When a received frame consisting of a data section and a data length field indicating the data length of this data section is received from the data highway, it is determined whether the data is long data or short data based on whether the data length is greater than or equal to a predetermined length. a first input data buffer that stores the long data when the determination result indicates that the data is long; and a first input data buffer that stores the long data when the determination result indicates that the data is short; a second input data buffer that cumulatively stores short data; a timer that counts time starting from when the first short data is stored and generates a timeout signal after a specified time; and the determination result is long data. and an input/output control unit that outputs the stored long data to the information processing device when the timeout signal is generated, and outputs the accumulated stored short data to the information processing device when the timeout signal is generated. control station equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56006865A JPS57119543A (en) | 1981-01-19 | 1981-01-19 | Control station device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56006865A JPS57119543A (en) | 1981-01-19 | 1981-01-19 | Control station device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57119543A JPS57119543A (en) | 1982-07-26 |
| JPS6332302B2 true JPS6332302B2 (en) | 1988-06-29 |
Family
ID=11650128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56006865A Granted JPS57119543A (en) | 1981-01-19 | 1981-01-19 | Control station device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57119543A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744549B2 (en) * | 1986-03-31 | 1995-05-15 | 横河電機株式会社 | Data transmission device |
-
1981
- 1981-01-19 JP JP56006865A patent/JPS57119543A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57119543A (en) | 1982-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62227243A (en) | Transmission control system | |
| US4365296A (en) | System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system | |
| US8230137B2 (en) | Network processor, reception controller and data reception processing method performing direct memory access transfer | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JPS6332302B2 (en) | ||
| JPS6313623B2 (en) | ||
| JPS6076845A (en) | Data transmitter | |
| JP2523874B2 (en) | Asynchronous serial data transmission device | |
| JPH1049344A (en) | Buffer busy control system | |
| JPH04127738A (en) | Network system and multiple address communication response control method | |
| JP2744171B2 (en) | LAN system | |
| JP2878190B2 (en) | Buffer area management method | |
| JPS6381553A (en) | Interrupt management method | |
| JP2697036B2 (en) | Collection and distribution processing device | |
| GB2203616A (en) | Improvements in or relating to data communication systems | |
| JPS6360428B2 (en) | ||
| JPS6356739B2 (en) | ||
| JPS60264140A (en) | Loop transmission method | |
| JPH07264262A (en) | Data transfer rate control method | |
| JPH0417492B2 (en) | ||
| JPH0342741B2 (en) | ||
| JPS6053348A (en) | Data retransmission system in data transfer device | |
| JPS5995643A (en) | Interruption data transfer system | |
| JP2000011277A (en) | Line interface | |
| JPS61281349A (en) | Interface controlling method |