JPS6332544B2

JPS6332544B2 -

Info

Publication number: JPS6332544B2
Application number: JP3544479A
Authority: JP
Inventors: Tsuneo Shinada; Yoshio Wakatsuki
Original assignee: Hitachi Seiko Ltd
Current assignee: Via Mechanics Ltd
Priority date: 1979-03-28
Filing date: 1979-03-28
Publication date: 1988-06-30
Also published as: JPS55128371A

Description

【発明の詳細な説明】本発明はアーク溶接機に使用する定電圧電源装
置に関するものである。

アーク溶接機用定電圧電源、例えば出力電圧整
流回路が、位相制御されたサイリスタによる２重
星形整流回路による直流定電圧電源においては、
サイリスタの点弧角が同じなら負荷電圧に対して
無負荷電圧は1.2〜３倍程度になる。したがつて
溶接電圧をフイードバツクすることによる定電圧
制御を行う場合は、無負荷電圧がそのままフイー
ドバツクされないように、無負荷であることを検
出して負荷時の時よりフイードバツク量を減らす
方法が行なわれていた。しかし、負荷電圧に対す
る無負荷電圧の割合は1.2〜３倍ときわめて広い
ためフイードバツク量を一定比率で減らしたので
は、ある特定な溶接電圧範囲の制御を行なうこと
ができるが、出力の全範囲を制御することができ
なかつた。したがつて消耗性電極を使用するアー
ク溶接機のように溶接中にアークの中断が定期的
または不定期に発生し無負荷電圧が発生しやすい
ものについては、無負荷電圧が発生しても安定な
出力を得ることができるように制御することは困
難であつた。このことは以下具体的に説明する。
第１図は消耗性電極を使用するアーク溶接機の主
要回路部の概略図である。１は星形結線された２
つの溶接変圧器から成る主変圧器、２は２つの溶
接変圧器の中性点の間に結線された相間リアクト
ルである。

主変圧器１の６個の各巻線には主サイリスタ３
が６個接続されていて、そのカソード側は共通に
し溶接ワイヤ７に接続されている。同図において
は、１個のサイリスタ回路のみを図示し、他の５
個のサイリスタ回路は図示しない。４は主サイリ
スタ３のゲート信号制御回路で、一方の入力端４
_２は出力端子１０′を介して母材８に接続されてい
て溶接電圧をフイードバツクする入力端子であ
る。出力端子４₃はサイリスタ３のゲートに接続
されていて、入力端子４₂から入力された溶接電
圧のフイードバツク入力と図示しない設定電圧と
を比較し、その差電圧に応じて位相制御された点
弧信号を出力する。７は溶接ワイヤ、８は母材
で、これら溶接ワイヤ７と母材８との間には溶接
負荷すなわち溶接アーク９が発生される。５は直
流リアクタで相間リアクトル２の中間タツプと母
材８との間に挿入されている。次にその動作は第
３図に示す波形図の如くである。すなわちａは装
置の起動信号、ｂは主サイリスタ３の点弧バイア
ス、ｃは溶接電圧で、折線部（〓）は無負荷電圧
を示し、棒線部（−）は負荷電圧を示す。ｄは出
力電流でｅは溶接ワイヤ送給速度である。また、
横軸は時間軸で、時点Ａ乃至Ｈはそれぞれ溶接動
作の区切り時点を示す。時点Ａで起動信号がON
し、Ｂでアーク９が発生し、Ｃでアークが途切れ
て、Ｄにおいてアークが再点弧する。更に時点Ｅ
で溶接停止信号が出される。Ｆでアークが切れて
溶接が停止し、Ｇで溶接電圧がOFFとなる。そ
の後、時点Ｈにおいて起動信号がONし、時点Ａ
におけると同様の状態となり溶接作業が繰り返さ
れる。無負荷電圧が出力されるのは溶接手順の中
で、時点Ａで起動信号をONさせてから溶接ワイ
ヤ７が送給されて被溶接物８に当たる時点Ｂまで
の間、溶接中、外乱によつて生じるアーク切れの
発生するＣ−Ｄの間およびＥでワイヤ７が惰性で
母材に向つて送給された後、時点Ｆで燃えつき、
時点Ｇで溶接電圧がOFFされるまでの間である。
この無負荷電圧は負荷電圧に比べ1.2〜３倍程度
あるためフイードバツク回路は主サイリスタの点
弧角を遅らせるように点弧バイアスｂを急激に押
し下げる。したがつて時点Ｂのアークスタート時
や時点Ｄの如く無負荷電圧が発生した直後の再点
弧のときは、点弧バイアスｂが低いので、サイリ
スタの点弧位相が遅れて溶接電圧が低い時にアー
クスタートをすることになる。したがつて、アー
ク再点弧のための十分な電圧が得られず、アーク
スタートがむつかしく、又アークが不安定になる
ということがあつた。

本発明は上記従来の欠点を除去し主変圧器に接
続された出力制御素子により制御される溶接電圧
をフイードバツクして、設定電圧と比較しその偏
差電圧に応じて出力制御素子の入力を制御する偏
差信号を溶接アークが停止した時に電圧ゼロに切
換えるようにした溶接電源装置である。

今、第２図において、トランジスタ１１を取り
除き、基準電圧設定用可変抵抗器１３の一方の端
子を直流電源＋Vccに直結し、ダイオード２５を
取り除き抵抗１６をアンプ２６の一側入力端子に
直結しダイオード２４、トランジスタ１２を取り
除いたところのものに相当する従来の技術を考え
る。溶接ワイヤ７と母材８との間の電圧（溶接電
圧）が、検出電圧（負の電圧）として入力端子４
_２に入力される。この電圧を抵抗２０，２２によ
り分圧して加算回路（抵抗１４，１５，１６，１
７およびアンプ２６にて構成される）に入力し、
これと可変抵抗器１３によつて設定された電圧
（目標値）とを加算すると設定電圧は正、入力端
子４₂の電圧は負であるので、実質的に減算する
ことになり、この結果目標値と溶接電圧との差が
アンプ２６の出力端子に出力されることとなる。
すなわち、この出力は、現実値（フイードバツク
信号）と目標値（設定値）との偏差を示すもので
あり、この偏差信号によつて現実値を目標値に近
づける修正動作が後段でなされる。したがつて、
目標値と現実値とが一致した場合には、この偏差
信号はゼロとなり修正動作は行なわれないことと
なる。

一般に、フイードバツク系の中には、安定化の
ための遅れ要素（積分回路）が入つており、この
積分回路に上記偏差信号が入力されることになつ
ている。積分回路は変化する入力電圧を積分する
ものであるので、入力電圧がゼロとなれば積分回
路の出力値は、その直前の出力電圧のそのままの
値を取りつづけることとなる。（実際には、他の
要因例えば抵抗器２１等によりその積分回路のオ
フセツトレベルに向つてきわめてゆるやかに変化
する。）本発明はこの原理を利用して溶接負荷に無負荷
電圧が出たときは、設定電圧とフイードバツク信
号との偏差信号を強制的にゼロにして、短時間の
アーク切れによる無負荷電圧が出たときサイリス
タゲート信号制御回路４の出力を無負荷になる前
のレベルを保つようにするか、きわめてゆるやか
にオフセツトレベルに向かわせるようにした。そ
の結果としてアーク切れ等により発生する短時間
の無負荷電圧ではフイードバツク系の出力がほと
んど動かないようにすることにより溶接を安定に
する。

以下、本発明の一実施例を図面に従い詳細に説
明する。第２図は本発明に系る溶接電源装置の一
実施例の主要部（点弧制御回路４）の回路図であ
る。同図において第１図と同一符号は同一部分を
示す。＋Vcc及び−Vccはそれぞれ＋15（Ｖ）−15
（Ｖ）の直流電源ラインである。１１及び１２は
切換回路を構成する夫々トランジスタスイツチ
（第１のスイツチ１１及び第２のスイツチ１２）
で、そのベースはそれぞれ後述の電流検出回路３
０及び３１に接続されている。

電流検出回路３０および３１は溶接開始時のト
ーチスイツチONの時または図示しないシーケン
ス回路中の保持回路から出力されたトーチ信号が
有る時のどちらかの時間タイミングで溶接電流が
流れて発生する電流信号を出力しトランジスタ１
１および１２をONさせる。電流検出回路３０及
び３１は同一の溶接電流を検出するが、その出力
信号は逆の特性を有する。すなわち、トランジス
タ１１がPNP形のトランジスタ、トランジスタ
１２がNPN形のトランジスタであるところから、
両トランジスタ１１，１２を同時にON又はOFF
とするために、電流検出回路３０からの出力は、
常時高レベル電圧とし溶接電流検出時に低レベル
電圧となるようにし、溶接電流検出回路３１から
の出力は、常時低レベル電圧とし溶接電流検出時
に高レベル電圧とする。

１３はトランジスタ１１のコレクタ側に接続さ
れた可変抵抗器で、その可動端子は抵抗１４を介
してアンプ２６の側端子とダイオード２５のア
ノードと抵抗１７の１端に接続されていて、電圧
の出力を調整できるようになつている。アンプ２
６の側入力は抵抗１５を介して接地され、出力
端は抵抗１７の他端と抵抗１８の１端に接続され
ている。

ダイオード２５のカソードはダイオード２４の
カソードに接続されるとともに、抵抗１６及び２
２を介して端子４₂に接続されている。２７はア
ンプでその側入力端子には抵抗１８の他端及び
抵抗２１の１端、コンデンサ２８の１端に接続さ
れ、且つ抵抗２１とコンデンサ２８は並列接続さ
れているのでその他端は共通にしてアンプ２７の
出力端に接続されている。またアンプ２７の側
入力端子は抵抗１９を介して接地されている。２
９はサイリスタゲート信号の位相制御回路でその
入力端は抵抗２３を介してアンプ２７の出力端に
接続されるとともに、その出力は端子４₃に接続
されていて、前段の積分回路出力の直流バイアス
スに対応してサイリスタ３を点弧するパルスの位
相を変えるようになつている。

次にその動作を第４図を用いて説明する。同図
において第３図と同様に横軸は時間軸を示し、符
号Ａ乃至は溶接動作の区切り時点である。縦軸
は装置各部の信号を示し、ａは起動信号、ｂは主
サイリスタ３の点弧バイアスで位相制御回路２９
の入力信号、ｃは出力電圧、ｄは出力電流、ｅは
溶接ワイヤ送給速度である。

本発明によるフイードバツク制御を行なうと、
基準電圧信号はボリウム１３で設定されＲ１４を
通つてアンプ２６に入力されトランジスタ１２に
よつて負荷時のみ出力されるようになつている。
又フイードバツク信号は出力端子４₂より抵抗２
２、１６を通つてフイードバツクされ負荷時
ON、無負荷時OFFするトランジスタ１２により
負荷時のみフイードバツクされるようになつてい
る。この場合系の遅れはコンデンサ２８および抵
抗１８で決定される。溶接アーク９が消弧して無
負荷電圧が出力された場合、アンプ２６には設定
電圧とフイードバツク信号との偏差信号は強制的
にゼロにされるので、アンプ２６の出力はゼロに
なる。したがつて、アンプ２７、抵抗器１８、コ
ンデンサ２８により構成される積分回路の出力
は、その直前の値を実質的に維持する。したがつ
て主サイリスタ３の点弧バイアスはｂに示す如く
時点Ａ−Ｂの区間では最初のレベルを維持し続け
る。

すなわち、作業者によつてトーチスイツチが操
作され、装置の起動信号ａがONとなると、溶接
ワイヤ７が送給されＢ点で母材８に接触する。

Ａ−Ｂの間、出力電圧Ｃは高い無負荷電圧が出
力され、サイリスタ３の点弧バイアスｂは、電流
検出回路３０，３１の出力が無いためトランジス
タ１１，１２はOFF、アンプ２６，２７の出力
は０の状態を保持するのでほとんど変化しない。
Ｂ点で、溶接電流が流れるから、電流検出回路３
０，３１から夫々低いレベル電圧および高いレベ
ル電圧が出力されて、トランジスタ１１，１２は
ON状態となる。ボリウム１３により設定された
基準電圧と端子４₂から入力されたフイードバツ
ク電圧が比較されて通常のフイードバツク制御が
行なわれる。バイアスｂは、オフセツトレベルＬ
から能動状態のバイアスレベルに徐々に低下す
る。また、時点Ｃ−Ｄの区間ではアークが途断え
て高い無負荷電圧が端子４₂からフイードバツク
されるが、この時点弧バイアスもその直前の値に
実質的に維持されるので溶接アーク９が安定に再
点弧することができる。また、時点Ｆで溶接を一
旦終了して後、時点Ｇで再びアークスタートする
場合も上記説明したのと同様十分な負荷電圧を得
ることができるので安定なアークスタートが行え
る。

以上述べた如く、本発明は主変圧器に接続され
た出力制御素子により制御される溶接電圧をフイ
ードバツクして、設定電圧と比較し、その偏差電
圧に応じて出力制御素子の入力を制御する偏差信
号を溶接アークが停止した時ゼロに切換えるよう
にした溶接電源装置であるから、短時間にアーク
切れによる無負荷電圧が発生してもその高い無負
荷電圧によつてはアークスタート時の出力が変化
しないのでアークスタートが安定に行い得る。

【図面の簡単な説明】

第１図は消耗性電極を使用する半自動アーク溶
接機の主要部分の回路図を示す。第２図は本発明
の具体的な一実施例を示す。第３図は従来のフイ
ードバツク制御を行つた場合の動作説明図を示
す。第４図に本発明によるフイードバツク制御を
行つた場合の動作説明図を示す。１……主変圧器、２……相間リアクトル、３…
…出力制御素子（サイリスタ）、４……サイリス
タゲート信号制御回路、７……溶接ワイヤ、８…
…母材、３０，３１……電流検出回路、１１，１
２……トランジスタ、１３乃至２３……抵抗、２
４，２５……ダイオード、２６，２７……アン
プ、２８……ダイオード、２９……位相制御回
路。

Claims

【特許請求の範囲】

１主変圧器と、この主変圧器に接続された出力
制御素子および溶接負荷と、この溶接負荷に印加
された溶接電圧と比較される設定電圧を発生する
基準電源と、上記溶接電圧（フイードバツク信
号）と上記設定電圧との差電圧に応じて上記出力
制御素子の出力を調節する積分回路を含む制御回
路と、上記溶接負荷に供給される溶接電流の有無
を検出する電流検出回路と、この電流検出回路が
溶接電流が流れていないことを検出した時上記積
分回路へ入力される信号を零にするスイツチとを
有することを特徴とする溶接電源装置。