JPS633332B2 - - Google Patents
Info
- Publication number
- JPS633332B2 JPS633332B2 JP54067746A JP6774679A JPS633332B2 JP S633332 B2 JPS633332 B2 JP S633332B2 JP 54067746 A JP54067746 A JP 54067746A JP 6774679 A JP6774679 A JP 6774679A JP S633332 B2 JPS633332 B2 JP S633332B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- signal
- warning
- electronic device
- detection means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Calculators And Similar Devices (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子機器に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to electronic equipment.
従来印字式卓上計算機や表示式卓上計算機、プ
ログラム式卓上型計算機等の電子式卓上型計算機
には、操作者に対して行なう数々の方式の警告装
置が採用されて来た。
Conventionally, electronic desktop calculators such as print-type desktop calculators, display-type desktop calculators, and program-type desktop calculators have employed various types of warning devices for issuing warnings to operators.
ランプによる視覚に訴える方式、ブザー等によ
る聴覚に訴える方式、印字装置を通してメツセー
ジを出力し操作者に警告を発する方式等がある。 There are visual methods using lamps, auditory methods using buzzers, etc., and methods that output a message through a printing device to issue a warning to the operator.
しかしながら、これらの方式には一長一短があ
る。
However, these methods have advantages and disadvantages.
視覚に訴える方式の場合は操作者がかならずし
も操作の期間中警告ランプを監視していなくては
ならない。 In the case of a visual system, the operator must always monitor the warning lamp during operation.
聴覚に訴える方式は騒音がきらわれ、警告の種
類が判然としない。 The auditory system makes noise difficult, and the type of warning is unclear.
また印字装置によるメツセージ方式だと、警告
の度に一連の意味を持つたプリントリストの間に
警告のメツセージが入るといつた欠点を有してい
る。 Furthermore, the message system using a printing device has the disadvantage that the warning message is inserted between a print list that has a series of meanings for each warning.
本発明は、これらの問題点を解決する為に、警
告を音で行うものであるが、これをキーの操作に
応答して行うことによつて、騒々しくなく警告を
行うことのできる電子機器を提供することを目的
とする。
In order to solve these problems, the present invention provides a sound warning, but by providing this sound in response to a key operation, an electronic system that can give a low-noise warning can be used. The purpose is to provide equipment.
この目的を達成する為に本発明は、複数のキー
を有する入力手段と音を発生する為の音発生手段
と入力手段のキーの操作を検知するキー検知手段
と、音を発生すべき状態を検知する状態検知手段
と、前記状態検知手段によつて音を発生すべき状
態のときキー検知手段からの信号に応答して音を
発生させる制御手段とで構成される。 In order to achieve this object, the present invention includes an input means having a plurality of keys, a sound generation means for generating sound, a key detection means for detecting the operation of the keys of the input means, and a state in which the sound should be generated. It is comprised of a state detecting means for detecting a state, and a control means for generating a sound in response to a signal from the key detecting means when the state detecting means is in a state in which a sound should be generated.
状態検知手段によつて音を発生すべき状態のと
き、キーを操作するとキー検知手段によつてこれ
が検知されて、キー操作に応答して音発生手段に
よつて音が発生する。
When a key is operated in a state in which a sound should be generated by the state detection means, this is detected by the key detection means, and the sound generation means generates a sound in response to the key operation.
第1図は本発明の一実施例を説明する為のブロ
ツク図である。
FIG. 1 is a block diagram for explaining one embodiment of the present invention.
1はキーボード、2は中央処理装置(以下cpu
と略す)、又は演算用のLSI、3はキーの押下を
検知する装置、4はcpu2からの出力信号を受け
る表示器、印字装置等の出力装置。 1 is the keyboard, 2 is the central processing unit (CPU)
3 is a device that detects key presses, and 4 is an output device such as a display or printing device that receives output signals from the CPU 2.
5はブザー、6は論理積ゲート、7はキーボー
ドよりのキー信号でcpu2とキーの押下を検知す
る装置3へ導かれる。 5 is a buzzer, 6 is an AND gate, and 7 is a key signal from the keyboard, which is led to the CPU 2 and a device 3 that detects key presses.
8はキーボードへ送られるタイミング信号、9
はcpuから出力装置へ送られる出力信号、10は
出力信号9がタイミング信号8と兼用されるケー
スもある事をあらわしている信号線。11は検知
装置3からの出力線、12はcpu2が出力する警
告を発するステータスを示す信号である。 8 is a timing signal sent to the keyboard, 9
10 is a signal line indicating that the output signal 9 is also used as the timing signal 8 in some cases. Reference numeral 11 indicates an output line from the detection device 3, and reference numeral 12 indicates a signal output by the CPU 2 indicating a status for issuing a warning.
第2図は検知装置3の詳細図である。本実施例
ではキー信号線7として具体的に4本のキー信号
線を示している。13はリトリガータイプのワン
シヨツトマルチバイブレーター(one−Shot
mutli)例えば良く知られたICとしてTI社の
74123がある。14と15はそれぞれ抵抗とコン
デンサーであり、前記ワンシヨツトマルチバイブ
レーター13のセツト時間(時定数)をプログラ
ムする為の素子である。16は論理和ゲートであ
る。 FIG. 2 is a detailed diagram of the detection device 3. In this embodiment, four key signal lines are specifically shown as the key signal lines 7. 13 is a retrigger type one-shot multivibrator (one-shot multi-vibrator)
mutli) For example, TI's well-known IC
There are 74123. 14 and 15 are resistors and capacitors, respectively, which are elements for programming the set time (time constant) of the one-shot multivibrator 13. 16 is an OR gate.
第3図はトリガーワンシヨツトの動作を説明す
る為のタイミングチヤートである。ワンシヨツト
マルチ13の入力信号が到来すると、ワンシヨツ
トマルチ13は入力信号の立ち上りエツジに同期
してセツトされ、抵抗14、コンデンサ15であ
らかじめ決められた時間(第3図のT)経過した
後リセツトする。 FIG. 3 is a timing chart for explaining the operation of the trigger one shot. When the input signal to the one-shot multi 13 arrives, the one-shot multi 13 is set in synchronization with the rising edge of the input signal, and is reset after a predetermined time (T in Fig. 3) has elapsed using the resistor 14 and capacitor 15. do.
しかし、一旦セツトした後のT時間内に再度入
力パルスが来た時には,のところでワンシヨ
ツトしたまま再セツトされた動作を成し、セツト
状態が継続する。 However, when an input pulse is received again within time T after being set, the reset operation continues with one shot, and the set state continues.
第4図は本実施例で用いたキボード結線図を示
す。列方向の8本のラインL0〜L7には、第5
図のタイミングチヤートに示すようなcpu2を通
して送られて来る8種の異なつたタイミング信号
T0〜T7が供給されている。 FIG. 4 shows a keyboard wiring diagram used in this embodiment. In the eight lines L0 to L7 in the column direction, the fifth
Eight different timing signals T0 to T7 are supplied through the CPU 2 as shown in the timing chart in the figure.
またこの周期は数10μSから数msであるから、
通常人間によるキーの一回の押下げによつてキー
SWは数100msはオン状態が続く事から考えて十
分短い周期である。 Also, since this period is from several tens of μs to several ms,
A key, usually by a single press of the key by a human.
The cycle of SW is sufficiently short considering that it remains on for several hundred milliseconds.
4本のラインK0〜K3はラインL0〜L7と
ラインK0〜K3との交点に配置されたキーSW
をオンさせることによつて伝達される信号T0〜
T7を導出させる。 The four lines K0-K3 are keys SW placed at the intersections of lines L0-L7 and lines K0-K3.
The signal T0~ transmitted by turning on
Derive T7.
今、第4図におけるラインL2とラインK1の
交点に当るキーSWが押下されたとすると、当然
ラインK1には信号T2がキーの押下を続ける間
現われる。この信号はcpu2へ送られる一方オア
ゲート16を通してワンシヨツトマルチ13の入
力に達し、信号線11はセツトされ、ハイレベル
となる。ワンシヨツトマルチ13の時定数をタイ
ミング信号T2の周期の1.5倍とプログラムして
おく事により信号線11は第4図のどのキーと言
わず、押下が続けられる期間に渡つてハイレベル
を示し、本発明の骨子の一つであるキーの押下の
検知手段として動作する。 Now, if the key SW corresponding to the intersection of the line L2 and the line K1 in FIG. 4 is pressed down, the signal T2 will naturally appear on the line K1 while the key continues to be pressed down. This signal is sent to the CPU 2 and reaches the input of the one shot multi 13 through the OR gate 16, and the signal line 11 is set to a high level. By programming the time constant of the one-shot multi 13 to be 1.5 times the cycle of the timing signal T2, the signal line 11 will remain at a high level for as long as the key is pressed, regardless of which key in FIG. It operates as key press detection means, which is one of the main points of the present invention.
さて一方cpu2は警告を発すべき状態になる度
その旨信号線12を通して外部に報知するように
構成されている。 On the other hand, the CPU 2 is configured to notify the outside through the signal line 12 whenever a warning should be issued.
例えば操作者のその時のキー操作によりキーバ
ツフアーが満杯になる一歩手前である時cpu2は
信号線12をハイレベルにセツトする。この時ま
だキーSWはオフしていないから、アンドゲート
6の出力にはハイレベルが現われ、キーの押下が
解除されるまでの間だけ警告としてブザー5をな
らす。普通の場合、キーの押下期間は前述のよう
に数百msであるため、騒音として感ずる事は無
い。また他の要因での警告として信号線12の信
号をハイレベル・ローレベル交互に制御する事に
よりブザー音の断続という表現方式で区別が可能
という事ももちろんである。またcpu内で警告を
発すべき状態を判断したとき、キー操作検知を
cpuで判別し、ブザーを駆動するようにしても良
い。 For example, when the key buffer is about to become full due to the operator's current key operation, the CPU 2 sets the signal line 12 to a high level. At this time, the key SW has not been turned off yet, so a high level appears in the output of the AND gate 6, and the buzzer 5 sounds as a warning only until the key is released. In normal cases, the period during which a key is pressed is several hundred milliseconds, as mentioned above, so it is not felt as noise. It goes without saying that warnings caused by other factors can be distinguished by intermittent buzzer sounds by controlling the signal on the signal line 12 alternately between high and low levels. In addition, when the CPU determines that a warning should be issued, key operation detection is performed.
It may be determined by the CPU and drive a buzzer.
以上述べて来たように本発明によれば、警告手
段のうちもつとも確実な聴覚に訴える方法を、キ
ーの押下の期間に限つて発生させる事により騒音
弊害の軽減を可能としたものである。 As described above, according to the present invention, it is possible to reduce the adverse effects of noise by generating the most reliable method of warning, which appeals to the sense of hearing, only during the period when a key is pressed.
第1図は本発明による一実施例の構成図、第2
図はキー押下げ検出回路、第3図はリトリガーワ
ンシヨツトの動作を説明するタイミング図、第4
図はキーボード回路図、第5図はキーボードのタ
イミング図である。
3……キー検出回路、6……論理積ゲート。
FIG. 1 is a configuration diagram of an embodiment according to the present invention, and FIG.
The figure shows the key press detection circuit, Figure 3 is a timing diagram explaining the operation of the retrigger one shot, and Figure 4 shows the key press detection circuit.
The figure is a keyboard circuit diagram, and FIG. 5 is a timing diagram of the keyboard. 3...Key detection circuit, 6...AND gate.
Claims (1)
作中継続した信号を発生するキー操作検知手段
と、 電子機器が警告すべき状態にあるか否かを検知
する状態検知手段と、 前記状態検知手段によつて、電子機器が警告す
べき状態にあることが検知されているとき、前記
キー操作検知手段からの信号に応答して、前記音
発生手段によつて音を発生する為の制御手段と、 を有することを特徴とする電子機器。 2 前記状態検知手段は、電子機器のキーバツフ
ア内のデータ量に従つてキーバツフアのオーバー
フローを警告すべき状態か否かを検知することを
特徴とする特許請求の範囲第1項に記載の電子機
器。[Scope of Claims] 1. An input means having a plurality of keys; a sound generation means for generating sound; and a key operation that detects the operation of a key of the input means and generates a signal that continues during the operation of the key. a detection means; a state detection means for detecting whether the electronic device is in a warning state; and when the state detection means detects that the electronic device is in a warning state; An electronic device comprising: control means for causing the sound generation means to generate sound in response to a signal from the key operation detection means. 2. The electronic device according to claim 1, wherein the state detection means detects whether or not a key buffer overflow warning is to be issued in accordance with the amount of data in the key buffer of the electronic device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6774679A JPS55159233A (en) | 1979-05-31 | 1979-05-31 | Electronic unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6774679A JPS55159233A (en) | 1979-05-31 | 1979-05-31 | Electronic unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55159233A JPS55159233A (en) | 1980-12-11 |
| JPS633332B2 true JPS633332B2 (en) | 1988-01-22 |
Family
ID=13353811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6774679A Granted JPS55159233A (en) | 1979-05-31 | 1979-05-31 | Electronic unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55159233A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812039A (en) * | 1981-07-13 | 1983-01-24 | Tokyo Electric Co Ltd | Generating device for key confirming sound in information processor |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4839827U (en) * | 1971-09-13 | 1973-05-18 | ||
| JPS4878041U (en) * | 1971-12-24 | 1973-09-26 | ||
| JPS5429711Y2 (en) * | 1972-06-12 | 1979-09-20 | ||
| JPS5239333A (en) * | 1975-09-25 | 1977-03-26 | Hitachi Ltd | Read-out clock miss extraction circuit |
| JPS52159131U (en) * | 1976-05-28 | 1977-12-02 | ||
| JPS534823U (en) * | 1976-06-30 | 1978-01-17 |
-
1979
- 1979-05-31 JP JP6774679A patent/JPS55159233A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55159233A (en) | 1980-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2460745A1 (en) | Packaging systems, apparatus and method therefor | |
| CN1135453C (en) | alarm clock | |
| WO1997031571A1 (en) | Method and apparatus for measuring the working condition of the brain with periodic stimuli | |
| JPS633332B2 (en) | ||
| CN1351859A (en) | Method and device for measuring human body reaction time | |
| JPH0649027Y2 (en) | Timer device for radio controlled transmitter | |
| EP0121016B1 (en) | Display terminal | |
| JP2639594B2 (en) | Electronics | |
| GB1516311A (en) | Monitoring devices | |
| SU1688271A1 (en) | Apparatus to estimate the sensorimotor activity of a trainee | |
| SU1711221A1 (en) | Trainer for a control system operator | |
| JPS59165041U (en) | information processing equipment | |
| JPS5866136A (en) | Interruption detection | |
| JPS54155896A (en) | Hard check method in electronic cash register | |
| JPH0271298U (en) | ||
| JP2715852B2 (en) | Plate making machine | |
| JPS5492152A (en) | Fault diagnosis system | |
| JPS54100235A (en) | Diagnosis system for channel interface circuit | |
| KR970049663A (en) | Bus Analysis System and Method for Multiprocessor System | |
| JPH0325966U (en) | ||
| JPH029811U (en) | ||
| JPS63195424U (en) | ||
| JPS5925496U (en) | timing device | |
| JPH0325951U (en) | ||
| JPH0271299U (en) |