JPS6333341B2 - - Google Patents
Info
- Publication number
- JPS6333341B2 JPS6333341B2 JP15720982A JP15720982A JPS6333341B2 JP S6333341 B2 JPS6333341 B2 JP S6333341B2 JP 15720982 A JP15720982 A JP 15720982A JP 15720982 A JP15720982 A JP 15720982A JP S6333341 B2 JPS6333341 B2 JP S6333341B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- dte
- stdm
- transmission
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1682—Allocation of channels according to the instantaneous demands of the users, e.g. concentrated multiplexers, statistical multiplexers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は一伝送路における複数データ端末装置
間でのデータ通信に係わり、特に伝送中のアンダ
ーラン〔特定データ端末装置へのデータ伝送の途
中で伝送が途切れ伝送に隙間が発生すること〕に
対処可能な統計的時分割多重化装置に関する。
間でのデータ通信に係わり、特に伝送中のアンダ
ーラン〔特定データ端末装置へのデータ伝送の途
中で伝送が途切れ伝送に隙間が発生すること〕に
対処可能な統計的時分割多重化装置に関する。
(b) 従来技術と問題点
STDMは時分割多重化装置の一種であるが、
通常の時分割多重化装置よりも、中継回線をより
効果的に使用することを目的としている。このた
め、通常の時分割多重化装置では、この時分割多
重化装置に接続されている各DTEに対応して、
固定的に中継回線上のタイムスロツトが割当てら
れているのに対し、STDMでは、データを送信
中のDTEに対してだけ、中継回線上のタイムス
ロツトが割当てられる。
通常の時分割多重化装置よりも、中継回線をより
効果的に使用することを目的としている。このた
め、通常の時分割多重化装置では、この時分割多
重化装置に接続されている各DTEに対応して、
固定的に中継回線上のタイムスロツトが割当てら
れているのに対し、STDMでは、データを送信
中のDTEに対してだけ、中継回線上のタイムス
ロツトが割当てられる。
第１図は複数のDTEがSTDMに接続された通
信システムの構成例を示す図である。
信システムの構成例を示す図である。
第１図において、DTE１はDTE１′と通信し、
DTE２はDTE２′と通信し、DTE３はDTE３′
と通信し、DTE４はDTE４′と夫々通信する。
DTE２はDTE２′と通信し、DTE３はDTE３′
と通信し、DTE４はDTE４′と夫々通信する。
第１図を用いて、DTE１〜４からDTE１′〜
４′に夫々データが送られる場合を例にSTDM５
及び５′の機能を説明する。
４′に夫々データが送られる場合を例にSTDM５
及び５′の機能を説明する。
STDM５のデータ分割部２２〜２５はDTE１
〜４から夫々送られて来るデータの始まり及び終
わりを検出し、そのデータの先頭から順に１〜数
バイトずつ分割してから、データ編集部２１に送
出する。
〜４から夫々送られて来るデータの始まり及び終
わりを検出し、そのデータの先頭から順に１〜数
バイトずつ分割してから、データ編集部２１に送
出する。
データ編集部２１はデータ分割部２２〜２５か
ら送出される１〜数バイトのデータをまとめて、
後述する第７図に示す如き一つのフレームにする
と、このフレームを送信部２０に送出する。送信
部２０は誤り制御機能を持つ伝送制御手順を使用
して、このフレームを中継回線を経てSTDM
５′の受信制御部１０に送出する。
ら送出される１〜数バイトのデータをまとめて、
後述する第７図に示す如き一つのフレームにする
と、このフレームを送信部２０に送出する。送信
部２０は誤り制御機能を持つ伝送制御手順を使用
して、このフレームを中継回線を経てSTDM
５′の受信制御部１０に送出する。
第７図はフレームの構成例を示す図である。
矢印はフレームが送出される方向を示し、Ｈが
フレームの先頭で、Ｔはフレームの最後である。
フレームの先頭のＨは、送信部２０と受信制御部
１０の間で、データを伝送する際の伝送制御手順
で使用するためのヘツダである。又、フレームの
最後のＴは、伝送制御手順で使用するトレーラで
ある。
フレームの先頭で、Ｔはフレームの最後である。
フレームの先頭のＨは、送信部２０と受信制御部
１０の間で、データを伝送する際の伝送制御手順
で使用するためのヘツダである。又、フレームの
最後のＴは、伝送制御手順で使用するトレーラで
ある。
ＤはDTE１からDTE１′に送出されるデー
タの一部であり、ＬにはＤの長さを示す値が
入る。同様に、ＤはDTE２からDTE２′に送
出されるデータの一部であり、ＬにはＤの長
さを示す値が入り、ＤはDTE３からDTE３′
に送出されるデータの一部であり、ＬにはＤ
の長さを示す値が入り、ＤはDTE４からDTE
４′に送出されるデータの一部であり、Ｌには
Ｄの長さを示す値が入る。
タの一部であり、ＬにはＤの長さを示す値が
入る。同様に、ＤはDTE２からDTE２′に送
出されるデータの一部であり、ＬにはＤの長
さを示す値が入り、ＤはDTE３からDTE３′
に送出されるデータの一部であり、ＬにはＤ
の長さを示す値が入り、ＤはDTE４からDTE
４′に送出されるデータの一部であり、Ｌには
Ｄの長さを示す値が入る。
又、例えば、DTE３からDTE３′に送出する
データが無い場合は、Ｌの値は０であり、Ｄ
の領域は無くなる。従つて、フレームの長さはＤ
が占める領域分だけ短くなる。
データが無い場合は、Ｌの値は０であり、Ｄ
の領域は無くなる。従つて、フレームの長さはＤ
が占める領域分だけ短くなる。
前記の如く、中継回線を経て受信制御部１０に
フレームが入力すると、受信制御部１０は伝送制
御手順を使用してこのフレームを受信し、データ
振り分け部１１に送出する。
フレームが入力すると、受信制御部１０は伝送制
御手順を使用してこのフレームを受信し、データ
振り分け部１１に送出する。
データ振り分け部１１は１フレーム内のデータ
Ｄ〜Ｄを各DTE１′〜４′宛に夫々対応して
分解し、振り分けると、受信データ送出部１６〜
１９に夫々送出する。
Ｄ〜Ｄを各DTE１′〜４′宛に夫々対応して
分解し、振り分けると、受信データ送出部１６〜
１９に夫々送出する。
受信データ送出部１６はフレームのデータＤ
を順次編集して一連のデータとするとDTE１′に
送出し、受信データ送出部１７はフレームのデー
タＤを順次編集して一連のデータとすると
DTE２′に送出し、受信データ送出部１８はフレ
ームのデータＤを順次編集して一連のデータと
するとDTE３′に送出し、受信データ送出部１９
はフレームのデータＤを順次編集して一連のデ
ータとするとDTE４′に送出する。
を順次編集して一連のデータとするとDTE１′に
送出し、受信データ送出部１７はフレームのデー
タＤを順次編集して一連のデータとすると
DTE２′に送出し、受信データ送出部１８はフレ
ームのデータＤを順次編集して一連のデータと
するとDTE３′に送出し、受信データ送出部１９
はフレームのデータＤを順次編集して一連のデ
ータとするとDTE４′に送出する。
このように、DTE１〜４からDTE１′〜４′に
データが伝送されるが、DTE１′〜４′からDTE
１〜４にデータが伝送される場合もあるため、
STDM５′にはSTDM５に示す機能を備え、
STDM５にはSTDM５′に示す機能を備えている
ことは勿論である。
データが伝送されるが、DTE１′〜４′からDTE
１〜４にデータが伝送される場合もあるため、
STDM５′にはSTDM５に示す機能を備え、
STDM５にはSTDM５′に示す機能を備えている
ことは勿論である。
第２図は第１図の通信システムの動作を説明す
る図である。
る図である。
DTE１から６で示す一連のデータが、DTE２
より７で示す一連のデータがSTDM５に送出さ
れる場合の、STDM５及びSTDM５′の動作は以
下の通りである。
より７で示す一連のデータがSTDM５に送出さ
れる場合の、STDM５及びSTDM５′の動作は以
下の通りである。
STDM５は該データ６及び７を１〜数バイト
受信する毎に６―１，６―２，６―３，７―１，
７―２，７―３の如くブロツクに区切り、全
DTEのデータをまとめ、６―１及び７―１、６
―２及び７―２、６―３及び７―３の如く、夫々
一つのフレームとして順次STDM５′へ送出す
る。これはDTE１，DTE２からの連続したデー
タ６及び７を総て受信し終わつてから送出する
と、STDM５を通過することによる遅延が大き
くなるため、該遅延を生じさせないように前記の
如く１〜数バイト受信する毎に送信するものであ
る。
受信する毎に６―１，６―２，６―３，７―１，
７―２，７―３の如くブロツクに区切り、全
DTEのデータをまとめ、６―１及び７―１、６
―２及び７―２、６―３及び７―３の如く、夫々
一つのフレームとして順次STDM５′へ送出す
る。これはDTE１，DTE２からの連続したデー
タ６及び７を総て受信し終わつてから送出する
と、STDM５を通過することによる遅延が大き
くなるため、該遅延を生じさせないように前記の
如く１〜数バイト受信する毎に送信するものであ
る。
従つて、STDM５とSTDM５′とを結ぶ回線上
には、各DTEのデータをまとめたフレームが矢
印で示す方向に流れている。STDM５′は受信し
たフレーム６―１及び７―１、６―２及び７―
２、６―３及び７―３から各DTEのデータを分
離し、対応するDTEへ送出する。
には、各DTEのデータをまとめたフレームが矢
印で示す方向に流れている。STDM５′は受信し
たフレーム６―１及び７―１、６―２及び７―
２、６―３及び７―３から各DTEのデータを分
離し、対応するDTEへ送出する。
即ち６―１，６―２，６―３は６′で示す如く
一連のデータに編集し直してDTE１′へ、７―
１，７―２，７―３は７′で示す如く、一連のデ
ータに編集し直してDTE２′へ送出する。この場
合、STDM５′の中で連続したデータを総て受信
し終わる迄蓄積すると、STDM５′を通過するこ
とによる遅延が大きくなるため、STDM５より
受信したデータは直ちにDTEへ送り出す。
一連のデータに編集し直してDTE１′へ、７―
１，７―２，７―３は７′で示す如く、一連のデ
ータに編集し直してDTE２′へ送出する。この場
合、STDM５′の中で連続したデータを総て受信
し終わる迄蓄積すると、STDM５′を通過するこ
とによる遅延が大きくなるため、STDM５より
受信したデータは直ちにDTEへ送り出す。
STDM５とSTDM５′の間を伝送されるフレー
ムは誤り制御機能を持つ伝送制御手順、例えば、
JISで規格化されているハイレベルデータリンク
制御手順（HDLC）により転送される。従つて、
受信側STDM５′でフレーム中のデータに誤りを
検出した場合は、該当するフレームが送信側
STDM５から再送される。これによりSTDM間
でのデータ伝送はDTEから見て誤りが無いよう
にする事が出来る。
ムは誤り制御機能を持つ伝送制御手順、例えば、
JISで規格化されているハイレベルデータリンク
制御手順（HDLC）により転送される。従つて、
受信側STDM５′でフレーム中のデータに誤りを
検出した場合は、該当するフレームが送信側
STDM５から再送される。これによりSTDM間
でのデータ伝送はDTEから見て誤りが無いよう
にする事が出来る。
DTEから見てSTDM間のデータ伝送の誤りが
無くなることは、TTY手順など誤り制御機能を
持たない手順を使用しているDTEにとつて、伝
送するデータの信頼性向上が図れ、非常に有効で
ある。STDMでは一般に各種の伝送制御手順を
使用するDTEが接続されるため、或るDTE対向
ではDTE自身が誤り制御機能を持つ伝送制御手
順を使用し、別のDTE対向では誤り制御機能を
持たない伝送制御手順を使用することがある。
無くなることは、TTY手順など誤り制御機能を
持たない手順を使用しているDTEにとつて、伝
送するデータの信頼性向上が図れ、非常に有効で
ある。STDMでは一般に各種の伝送制御手順を
使用するDTEが接続されるため、或るDTE対向
ではDTE自身が誤り制御機能を持つ伝送制御手
順を使用し、別のDTE対向では誤り制御機能を
持たない伝送制御手順を使用することがある。
DTE自体が誤り制御機能を持つ伝送制御手順
を使用しているDTEに対しては、STDM間の誤
り制御機能は不要であるが、STDM間で伝送さ
れるフレーム内には誤り制御機能を持たない
DTEのデータが混在するため、STDM間で伝送
するフレームは誤り制御機能を持つ伝送制御手順
により伝送する。
を使用しているDTEに対しては、STDM間の誤
り制御機能は不要であるが、STDM間で伝送さ
れるフレーム内には誤り制御機能を持たない
DTEのデータが混在するため、STDM間で伝送
するフレームは誤り制御機能を持つ伝送制御手順
により伝送する。
又、STDM間のフレームは、第７図に示す如
く、Ｌ，Ｌ，Ｌ，Ｌのように、STDM
間の制御情報を含んでいる。この制御情報が
STDM間で伝送中に誤りが発生すると、STDM
５′側でＤ〜Ｄを正しく切り出せなくなる。
このためにも、STDM間のフレームは誤り制御
機能を持つ伝送制御手順により伝送する必要があ
る。
く、Ｌ，Ｌ，Ｌ，Ｌのように、STDM
間の制御情報を含んでいる。この制御情報が
STDM間で伝送中に誤りが発生すると、STDM
５′側でＤ〜Ｄを正しく切り出せなくなる。
このためにも、STDM間のフレームは誤り制御
機能を持つ伝送制御手順により伝送する必要があ
る。
以上説明した如く制御することにより、
STDM間では単純な時分割多重化装置に比し、
より多くのデータを伝送できるようになる。即
ち、単純な時分割多重化装置では複数のDTEが
データの送出をしても、データの送出をしなくて
も一定時間の伝送時間を必要とするが、STDM
の場合は、或るDTEがデータの送信をしていな
い時は、他のDTEのデータを伝送することによ
り、即ち、フレームをその分だけ詰めて短いフレ
ーム構成とすることにより、DTEとSTDM間の
回線速度の合計をSTDM間の回線速度よりも大
きくすることが出来る。
STDM間では単純な時分割多重化装置に比し、
より多くのデータを伝送できるようになる。即
ち、単純な時分割多重化装置では複数のDTEが
データの送出をしても、データの送出をしなくて
も一定時間の伝送時間を必要とするが、STDM
の場合は、或るDTEがデータの送信をしていな
い時は、他のDTEのデータを伝送することによ
り、即ち、フレームをその分だけ詰めて短いフレ
ーム構成とすることにより、DTEとSTDM間の
回線速度の合計をSTDM間の回線速度よりも大
きくすることが出来る。
第３図は正常動作中の受信側のSTDM５′と
DTE１′間のデータ授受の状態を示し、第４図は
アンダーラン発生時の状態を示す。
DTE１′間のデータ授受の状態を示し、第４図は
アンダーラン発生時の状態を示す。
通常STDM間で別々のフレーム６―１及び７
―１、６―２及び７―２、６―３及び７―３によ
り送られて来たデータ６―１，６―２，６―３は
STDM５′とDTE１′間では連結され、連続した
データ６′として伝送される。ところが、STDM
間のデータ伝送において、途中のフレームに誤り
が発生し、誤り制御機能により、そのフレームを
再送すると該当する部分のデータがSTDM５′に
到着するのが遅れる。その時受信側STDM５′は
既に受信しているデータを次々とDTEに送出し
ているので、次のデータの到着が遅れると、第４
図ａに示す如く、該当部分に隙間が生じてしま
う。即ち、アンダーランが発生する。
―１、６―２及び７―２、６―３及び７―３によ
り送られて来たデータ６―１，６―２，６―３は
STDM５′とDTE１′間では連結され、連続した
データ６′として伝送される。ところが、STDM
間のデータ伝送において、途中のフレームに誤り
が発生し、誤り制御機能により、そのフレームを
再送すると該当する部分のデータがSTDM５′に
到着するのが遅れる。その時受信側STDM５′は
既に受信しているデータを次々とDTEに送出し
ているので、次のデータの到着が遅れると、第４
図ａに示す如く、該当部分に隙間が生じてしま
う。即ち、アンダーランが発生する。
アンダーランが発生した場合、例えば、ハイレ
ベルデータリンク制御手順（HDLC）の如き制御
手順により、DTE間のデータ伝送が行われてい
ると、DTEの伝送制御手順上本来のデータと、
前記データの隙間に発生する誤信号とをDTE側
で区別することが出来ない。又、この場合前記デ
ータの隙間にSTDMが適当な文字を挿入し、そ
の後に遅れて来たデータを結合する様な方式が考
えられるが、やはりDTEの伝送制御手順上本来
のデータと区別出来る文字が定義されていない例
えば、HDLCの様な場合、受信側のDTEで本来
のデータとSTDMが発生させた隙間を埋めるた
めの文字とが区別がつかない等の欠点がある。
ベルデータリンク制御手順（HDLC）の如き制御
手順により、DTE間のデータ伝送が行われてい
ると、DTEの伝送制御手順上本来のデータと、
前記データの隙間に発生する誤信号とをDTE側
で区別することが出来ない。又、この場合前記デ
ータの隙間にSTDMが適当な文字を挿入し、そ
の後に遅れて来たデータを結合する様な方式が考
えられるが、やはりDTEの伝送制御手順上本来
のデータと区別出来る文字が定義されていない例
えば、HDLCの様な場合、受信側のDTEで本来
のデータとSTDMが発生させた隙間を埋めるた
めの文字とが区別がつかない等の欠点がある。
(c) 発明の目的
本発明の目的はSTDM相互間のデータ伝送に
おいて、アンダーランが発生し、受信側STDM
と受信側DTEとの間で、データが途切れたなら
ば、既に送信済みのデータが無効であることを示
すパターンをSTDMからDTEに送信し、その後
遅れてSTDMに到着したデータはSTDM内で捨
てるようにするもので、この様にすることにより
受信側DTEは、既に受信済みのデータが無効で
あることを早く知ることが可能となり、且つ、
DTEのバツフアメモリが無効なデータでうめつ
くされる事も無くなる時分割多重化装置の制御方
式を提供することにある。
おいて、アンダーランが発生し、受信側STDM
と受信側DTEとの間で、データが途切れたなら
ば、既に送信済みのデータが無効であることを示
すパターンをSTDMからDTEに送信し、その後
遅れてSTDMに到着したデータはSTDM内で捨
てるようにするもので、この様にすることにより
受信側DTEは、既に受信済みのデータが無効で
あることを早く知ることが可能となり、且つ、
DTEのバツフアメモリが無効なデータでうめつ
くされる事も無くなる時分割多重化装置の制御方
式を提供することにある。
(d) 発明の構成
本発明の構成は伝送路の両端に設置され夫々複
数のデータ端末装置を接続して統計的時分割多重
制御を行うことで、夫々一対一で対向するデータ
端末装置相互間のデータ通信を該伝送路を介して
行わせる時分割多重化装置において、受信側時分
割多重化装置には、各データ端末装置毎に振り分
けて送出するデータを一時格納するバツフアメモ
リが、該データの終わりを示す文字を読出す前に
空になつたことを検出して、該当するデータ端末
装置に対し、現在受信中のデータが無効であるこ
とを通知させる指示を行う送信制御部と、該送信
制御部の指示に基づきデータの無効を通知するパ
ターンを送出するように回路を切替える切替部
と、データの無効を通知するパターンを作成する
アボートパターン発生部とを設け、該時分割多重
化装置間でアンダーランが発生した場合、受信側
の時分割多重化装置が受信側のデータ端末装置に
対し、現在受信中のデータは無効となつた事を通
知すると共に、以後遅れて送られて来たデータは
受信側時分割多重化装置内で捨てるようにするも
のである。
数のデータ端末装置を接続して統計的時分割多重
制御を行うことで、夫々一対一で対向するデータ
端末装置相互間のデータ通信を該伝送路を介して
行わせる時分割多重化装置において、受信側時分
割多重化装置には、各データ端末装置毎に振り分
けて送出するデータを一時格納するバツフアメモ
リが、該データの終わりを示す文字を読出す前に
空になつたことを検出して、該当するデータ端末
装置に対し、現在受信中のデータが無効であるこ
とを通知させる指示を行う送信制御部と、該送信
制御部の指示に基づきデータの無効を通知するパ
ターンを送出するように回路を切替える切替部
と、データの無効を通知するパターンを作成する
アボートパターン発生部とを設け、該時分割多重
化装置間でアンダーランが発生した場合、受信側
の時分割多重化装置が受信側のデータ端末装置に
対し、現在受信中のデータは無効となつた事を通
知すると共に、以後遅れて送られて来たデータは
受信側時分割多重化装置内で捨てるようにするも
のである。
(e) 発明の実施例
第５図は本発明の一実施例を説明する図であ
る。
る。
受信側STDM５′はアンダーランが発生する
と、受信側DTE１′に送出中のデータ８に続いて
アボートパターン９を付してDTE１′に送り、既
に送出したデータが無効であることを知らせる。
アボートパターンの例としてはHDLCにおいて
は、1111111、即ち“１”が７以上連続するコー
ドが用いられる。
と、受信側DTE１′に送出中のデータ８に続いて
アボートパターン９を付してDTE１′に送り、既
に送出したデータが無効であることを知らせる。
アボートパターンの例としてはHDLCにおいて
は、1111111、即ち“１”が７以上連続するコー
ドが用いられる。
第６図は本発明の一実施例を示す回路のブロツ
ク図である。
ク図である。
入力より受信制御部１０に受信したフレームが
入る。受信制御部１０を出たフレームはデータ振
り分け部１１において、各ブロツク毎、即ち、第
７図に示すＤ，Ｄ，Ｄ，Ｄ毎に分解さ
れ、宛先DTE毎に送信データバツフア１４に格
納される。
入る。受信制御部１０を出たフレームはデータ振
り分け部１１において、各ブロツク毎、即ち、第
７図に示すＤ，Ｄ，Ｄ，Ｄ毎に分解さ
れ、宛先DTE毎に送信データバツフア１４に格
納される。
送信制御部１５は送信データバツフア１４の状
態を監視しており、送信データバツフア１４にデ
ータが入ると、切替部１３を経て該データを読出
し、出力よりDTEへ該データを送出する。
態を監視しており、送信データバツフア１４にデ
ータが入ると、切替部１３を経て該データを読出
し、出力よりDTEへ該データを送出する。
若し、送信制御部１５がデータの終わりを示す
文字を送信データバツフア１４より取り出す前
に、送信データバツフア１４が空になつた事を検
出すると、切替部１３をアボートパターン発生部
１２側に切替えて出力にアボートパターンを送出
し、DTEに既に送信済みのデータが無効である
事を通知する。
文字を送信データバツフア１４より取り出す前
に、送信データバツフア１４が空になつた事を検
出すると、切替部１３をアボートパターン発生部
１２側に切替えて出力にアボートパターンを送出
し、DTEに既に送信済みのデータが無効である
事を通知する。
次に送信制御部１５は切替部１３を送信データ
バツフア１４側に切替えて、送信データバツフア
４に遅れたデータが入つて来たならば、該データ
を読出す。しかし、データの終わりを示す文字が
来るまでは、該データを出力に送出せず、総て捨
てる。
バツフア１４側に切替えて、送信データバツフア
４に遅れたデータが入つて来たならば、該データ
を読出す。しかし、データの終わりを示す文字が
来るまでは、該データを出力に送出せず、総て捨
てる。
尚、送信制御部１５は送信データバツフア１４
よりデータの終わりを示す文字を取り出した後
は、送信データバツフア１４が空になつても、切
替部１３をアボートパターン発生部１２の方へ切
替える事は行わない。又、アボートパターン発生
部１２、切替部１３、送信データバツフア１４、
送信制御部１５は第１図受信データ送出部１６〜
１９に示す如く、DTEの数だけ設ける。
よりデータの終わりを示す文字を取り出した後
は、送信データバツフア１４が空になつても、切
替部１３をアボートパターン発生部１２の方へ切
替える事は行わない。又、アボートパターン発生
部１２、切替部１３、送信データバツフア１４、
送信制御部１５は第１図受信データ送出部１６〜
１９に示す如く、DTEの数だけ設ける。
(f) 発明の効果
以上説明した如く、本発明はSTDMを用いた
データ通信システムにおいて、誤り制御機能によ
り受信側STDMとDTE間のデータに隙間が発生
することによる無効データの発生をDTEに速や
かに伝えると共に、DTEのバツフアメモリが無
効データによりうめられることを防止するため、
その効果は大なるものがある。
データ通信システムにおいて、誤り制御機能によ
り受信側STDMとDTE間のデータに隙間が発生
することによる無効データの発生をDTEに速や
かに伝えると共に、DTEのバツフアメモリが無
効データによりうめられることを防止するため、
その効果は大なるものがある。
第１図は複数のDTEがSTDMに接続された通
信システムの構成例を示す図、第２図は第１図の
通信システムの動作を説明する図、第３図は正常
動作中の受信側のSTDM５′とDTE１′間のデー
タ授受の状態を示す図、第４図はアンダーラン発
生時の状態を示す図、第５図は本発明の一実施例
を説明する図、第６図は本発明の一実施例を示す
回路のブロツク図、第７図はフレームの構成例を
示す図である。 図において、１〜４，１′〜４′はデータ端末装
置、５，５′は統計的時分割多重化装置、１０は
受信制御部、１１はデータ振り分け部、１２はア
ボートパターン発生部、１３は切替部、１４は送
信データバツフア、１５は送信制御部、１６〜１
９は受信データ送出部、２０は送信部、２１はデ
ータ編集部、２２〜２５はデータ分割部である。
信システムの構成例を示す図、第２図は第１図の
通信システムの動作を説明する図、第３図は正常
動作中の受信側のSTDM５′とDTE１′間のデー
タ授受の状態を示す図、第４図はアンダーラン発
生時の状態を示す図、第５図は本発明の一実施例
を説明する図、第６図は本発明の一実施例を示す
回路のブロツク図、第７図はフレームの構成例を
示す図である。 図において、１〜４，１′〜４′はデータ端末装
置、５，５′は統計的時分割多重化装置、１０は
受信制御部、１１はデータ振り分け部、１２はア
ボートパターン発生部、１３は切替部、１４は送
信データバツフア、１５は送信制御部、１６〜１
９は受信データ送出部、２０は送信部、２１はデ
ータ編集部、２２〜２５はデータ分割部である。
Claims (1)
- 【特許請求の範囲】 １ 複数のデータ端末装置と伝送路の一端との間
に設けられた送信処理部と、この伝送路の他端と
複数のデータ端末装置との間に設けられた受信処
理部とからなり、この伝送路両端の複数組のデー
タ端末装置間でのデータ通信を行なう統計的時分
割多重化装置において、 前記受信処理部はデータの無効を通知するアボ
ートパターンを作成するアボートパターン発生部
と切替部とを各データ端末装置へのバツフアメモ
リ毎に設け、このバツフアメモリがデータの終り
を示す文字を読出す前に空になると、上記アボー
トパターン発生部からのアボートパターンを上記
切替部によりデータ端末装置へ送出すると共に、
以後遅れて送られて来たデータを当該受信処理部
内で捨てることを特徴とする統計的時分割多重化
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15720982A JPS5945735A (ja) | 1982-09-07 | 1982-09-07 | 統計的時分割多重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15720982A JPS5945735A (ja) | 1982-09-07 | 1982-09-07 | 統計的時分割多重化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5945735A JPS5945735A (ja) | 1984-03-14 |
| JPS6333341B2 true JPS6333341B2 (ja) | 1988-07-05 |
Family
ID=15644589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15720982A Granted JPS5945735A (ja) | 1982-09-07 | 1982-09-07 | 統計的時分割多重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5945735A (ja) |
-
1982
- 1982-09-07 JP JP15720982A patent/JPS5945735A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5945735A (ja) | 1984-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2187898C2 (ru) | Способ формирования ячеек данных и устройство и телекоммуникационная система для его осуществления, способ перемещения пакета данных и устройство и телекоммуникационная система для его осуществления | |
| US7009978B2 (en) | Communications interface for providing a plurality of communication channels to a single port on a processor | |
| EP0436069B1 (en) | Method and device for switching fixed-length packets such as ATM cells | |
| US6934301B2 (en) | Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network | |
| US5056084A (en) | System for transmitting hdlc frames on a pcm type link using a single hdlc circuit and a transposition buffer memory | |
| EP1155540A1 (en) | Data communications | |
| US6515962B1 (en) | Hit-less switching pointer aligner apparatus and method | |
| US5768265A (en) | Duplex signal multiplexing system | |
| JPS6333341B2 (ja) | ||
| US7002957B2 (en) | Method of transporting frames of information between parts of a network through an intermediate network | |
| US6298040B1 (en) | Data link layer processor system for a local exchange system | |
| JPS6333342B2 (ja) | ||
| US7072361B1 (en) | System and method for the transport of backwards information between simplex devices | |
| JP2692419B2 (ja) | 警報転送方式 | |
| JPS5939138A (ja) | 時分割多重化装置のアンダ−ラン制御方式 | |
| JPS59110240A (ja) | 時分割多重通信方式 | |
| JP2834030B2 (ja) | Ａｔｍセルインタフェースおよび該インタフェースを用いたａｔｍセル伝送システム | |
| JPS61139132A (ja) | 時分割多重化装置の制御方式 | |
| JP3679214B2 (ja) | 冗長構成システムにおける伝搬位相差吸収方法及び装置 | |
| JP2664925B2 (ja) | 回線切替方式 | |
| JP2758008B2 (ja) | 障害情報伝達方式 | |
| JP2773572B2 (ja) | データ監視機能付き通信装置 | |
| JP2697359B2 (ja) | 警報転送方式 | |
| JP2000049837A (ja) | 複数のステ―ション間のデ―タ転送システム | |
| JPH0151236B2 (ja) |