Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS633448B2 - - Google Patents
[go: Go Back, main page]

JPS633448B2 - - Google Patents

Info

Publication number
JPS633448B2
JPS633448B2 JP54125047A JP12504779A JPS633448B2 JP S633448 B2 JPS633448 B2 JP S633448B2 JP 54125047 A JP54125047 A JP 54125047A JP 12504779 A JP12504779 A JP 12504779A JP S633448 B2 JPS633448 B2 JP S633448B2
Authority
JP
Japan
Prior art keywords
type
layer
germanium substrate
germanium
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54125047A
Other languages
Japanese (ja)
Other versions
JPS5649523A (en
Inventor
Shuzo Kagawa
Takao Kaneda
Tatsuaki Shirai
Yasuo Baba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12504779A priority Critical patent/JPS5649523A/en
Priority to US06/187,419 priority patent/US4415370A/en
Priority to EP80303334A priority patent/EP0026629B1/en
Priority to DE8080303334T priority patent/DE3071864D1/en
Publication of JPS5649523A publication Critical patent/JPS5649523A/en
Publication of JPS633448B2 publication Critical patent/JPS633448B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00Ion implantation into wafers, substrates or parts of devices
    • H10P30/20Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping

Landscapes

  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】 本発明はゲルマニウム基板を有する半導体装置
の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device having a germanium substrate.

ゲルマニウムは高温度の熱処理によつてその結
晶構造が乱されやすいという性質を有する。従来
よりヒ素(As)やアンチモン(Sb)や亜鉛
(Zn)をゲルマニウム基板に熱拡散することが行
なわれているが、これらの拡散温度は高いため、
長時間熱処理して表面から深くまで換散層を形成
しようとすると、ゲルマニウム基板に悪影響を与
えるという問題があつた。このためゲルマニウム
基板に深い不純物層、主にp形不純物層を形成す
ることが困難であつた。ところが他方、近年、
1μm帯光通信用受光素子としてゲルマニウム受
光素子の必要性が増加してきた。
Germanium has the property that its crystal structure is easily disturbed by high-temperature heat treatment. Traditionally, arsenic (As), antimony (Sb), and zinc (Zn) have been thermally diffused into germanium substrates, but because these diffusion temperatures are high,
When attempting to form a dissipation layer deep from the surface by long-term heat treatment, there was a problem in that it adversely affected the germanium substrate. For this reason, it has been difficult to form a deep impurity layer, mainly a p-type impurity layer, on the germanium substrate. However, on the other hand, in recent years,
The need for germanium light receiving elements as light receiving elements for 1 μm band optical communication has increased.

従来のゲルマニウム受光素子は、第1図に示す
ように、p形ゲルマニウム基板1に受光面を構成
する高不純物濃度のn+形層2を形成し、n形ガ
ードリング層3を設け、ゲルマニウム基板1の表
面はn+形層2以外の部分が二酸化シリコン層
(SiO2)4によつて被覆されていた。ゲルマニウ
ム基板を用いて受光素子を構成すると、シリコン
を用いたときよりも基板中で発生した少数キヤリ
アがpn接合の空乏層まで拡散することによつて
生じる拡散電流が大となる。室温における暗電流
は大部分がこの拡散電流に起因するから、ゲルマ
ニウム受光素子は暗電流が大きいという欠点を有
していた。その上、二酸化シリコン層4内に帯電
された正電荷の作用で、これと接するp形ゲルマ
ニウム基板1の表面にはn形反転層が生じてしま
う。このため、pn接合の空乏層は反転層に沿つ
て横方向に拡がり、等価的な接合面積が増大する
ため、拡散電流や表面もれ電流を増加させてい
た。しかるに、ゲルマニウム基板にp形不純物層
を低温度で形成する適当な方法がなかつたのでn
形反転層を防止する有効な方法が見い出されてい
なかつた。
As shown in FIG. 1, a conventional germanium light-receiving element includes a p-type germanium substrate 1, a highly impurity-concentrated n + layer 2 constituting a light-receiving surface, an n-type guard ring layer 3, and a germanium substrate 1. The surface of 1 was covered with a silicon dioxide layer (SiO 2 ) 4 except for the n + type layer 2 . When a light-receiving element is constructed using a germanium substrate, the diffusion current generated by minority carriers generated in the substrate diffusing to the depletion layer of the pn junction becomes larger than when silicon is used. Since most of the dark current at room temperature is caused by this diffusion current, germanium light-receiving elements have the disadvantage of large dark current. Furthermore, due to the action of the positive charges in the silicon dioxide layer 4, an n-type inversion layer is formed on the surface of the p-type germanium substrate 1 that is in contact with the silicon dioxide layer 4. Therefore, the depletion layer of the pn junction spreads laterally along the inversion layer, increasing the equivalent junction area and increasing the diffusion current and surface leakage current. However, since there was no suitable method for forming a p-type impurity layer on a germanium substrate at low temperature,
No effective method for preventing the shape inversion layer has been found.

第2図は他の従来のゲルマニウム受光素子を示
すもので、n形ゲルマニウム基板5にボロン(B)を
イオン注入してp+形層6を形成し、亜鉛(Zn)
を熱拡散してp形ガードリング層7を形成したも
のである。この従来例では亜鉛は800℃以上の高
温で熱処理されるのでゲルマニウム結晶に悪影響
を与えて暗電流は大となる。さらに亜沿は拡散係
数が比較的小さいので、ガードリング層7の断面
の曲率半径が比較的小となり電界の集中が起こ
り、また亜沿の不純物濃度は比較的高ので、空乏
層はn形ゲルマニウム基板5の方向に主として拡
がるだけなので耐圧が低いという欠点があつた。
FIG. 2 shows another conventional germanium photodetector, in which boron (B) is ion-implanted into an n-type germanium substrate 5 to form a p + type layer 6, and zinc (Zn) is ion-implanted into an n-type germanium substrate 5.
The p-type guard ring layer 7 is formed by thermally diffusing. In this conventional example, zinc is heat-treated at a high temperature of 800°C or higher, which adversely affects germanium crystals and increases dark current. Furthermore, since the diffusion coefficient is relatively small in the sub-region, the radius of curvature of the cross section of the guard ring layer 7 is relatively small, causing concentration of the electric field, and the impurity concentration in the sub-region is relatively high, so the depletion layer is made of n-type germanium. Since it mainly only spreads in the direction of the substrate 5, it had the disadvantage of low breakdown voltage.

本発明は上述の従来の欠点に鑑みて、p型ゲル
マニウム基板に低温度で深いp形チヤンネルスト
ツパ層を形成することにより、低暗電流化を図る
半導体装置の製造方法を提供することを目的とす
る。
In view of the above-mentioned conventional drawbacks, an object of the present invention is to provide a method for manufacturing a semiconductor device that reduces dark current by forming a deep p-type channel stopper layer on a p-type germanium substrate at low temperature. shall be.

本発明の目的は、P形ゲルマニウム基板にベリ
ウム(Be)をイオン注入してp形チヤンネルス
トツパ層を形成する工程と、該p形ゲルマニウム
基板の表面において前記チヤンネルストツパ層の
内側に高不純物濃度のn形層を形成する工程とを
有することにより達成される。
The purpose of the present invention is to form a p-type channel stopper layer by ion-implanting beryllium (Be) into a p-type germanium substrate, and to form a p-type channel stopper layer on the surface of the p-type germanium substrate by injecting high impurity into the channel stopper layer. This is achieved by forming a high concentration n-type layer.

本発明は、ゲルマニウム基板に各種の不純物を
イオン注入して調べたところ、ベリリウムをイオ
ン注入したとき第3図に示すような不純物濃度分
布が得られることを見い出した。曲線A,Bは加
速電圧100KeVで、ドーズ量はそれぞれ5×1014
cm-2と2×1014cm-2の場合、また曲線C,Dは加
速電圧50KeVでドーズ量はそれぞれ1×1014cm-2
と5×1013cm-2の場合を示す。いずれも、ウエハ
不純物濃度4×1015cm-3で、646℃1時間の熱処
理を加えたものである。この不純物濃度分布によ
れば、たとえば曲線Aは、ベリリウムが表面付近
で1018cm-3以上の高いキヤリア濃度を示し、表面
から深さ方向に沿つて濃度は急に低下するが、そ
の後、低濃度領域が伸びて12μm程の深さまで達
することがわかる。他の曲線B,C,Dもほぼ同
様な不純物濃度分布を示す。これに対して、ゲル
マニウム基板にヒ素をイオン注入したときは、加
速電圧150KeV、ドーズ量5×1013cm-2、692℃で
1時間熱処理しても表面濃度約1017cm-3、拡散深
さ2μm程度である。また、ゲルマニウム基板に
亜鉛をイオン注入したときは、加速電圧
150KeV、ドーズ量5×1013cm-2、695℃で4時間
熱処理しても表面濃度約1018cm-3、拡散深さ1.5μ
m程度である。
The present invention was conducted by ion-implanting various impurities into a germanium substrate, and found that when beryllium was ion-implanted, an impurity concentration distribution as shown in FIG. 3 was obtained. Curves A and B have an acceleration voltage of 100 KeV and a dose of 5×10 14 respectively.
cm -2 and 2×10 14 cm -2 , curves C and D have an acceleration voltage of 50 KeV and a dose of 1×10 14 cm -2 respectively.
The case of 5×10 13 cm -2 is shown. In both cases, the wafer impurity concentration was 4×10 15 cm −3 and heat treatment was performed at 646° C. for 1 hour. According to this impurity concentration distribution, for example, curve A shows that beryllium exhibits a high carrier concentration of 10 18 cm -3 or more near the surface, and the concentration decreases rapidly along the depth direction from the surface, but then decreases. It can be seen that the concentration region extends to a depth of about 12 μm. The other curves B, C, and D also show substantially similar impurity concentration distributions. On the other hand, when arsenic is ion-implanted into a germanium substrate, the surface concentration is about 10 17 cm -3 and the diffusion depth is only about 10 17 cm -3 even after heat treatment at 692°C for 1 hour at an acceleration voltage of 150 KeV and a dose of 5 × 10 13 cm -2. The diameter is about 2 μm. In addition, when zinc ions are implanted into a germanium substrate, the acceleration voltage
150KeV, dose 5×10 13 cm -2 , surface concentration approximately 10 18 cm -3 after 4 hours of heat treatment at 695°C, diffusion depth 1.5μ
It is about m.

したがつて、ゲルマニウム基板にベリリウムを
イオン注入することにより、ヒ素やアンチモンを
熱拡散する場合に比べれば勿論のことヒ素や亜鉛
をイオン注入する場合に比べても、低温度にて、
表面高濃度でかつ表面から深くまで伸びた低濃度
の不純物層を形成できるものである。本発明の方
法によれば、少くとも700℃以下の温度でp形不
純物層を形成できるので、ゲルマニウム基板の結
晶構造が悪影響を受けて暗電流が増加することを
抑制できる。
Therefore, by ion-implanting beryllium into a germanium substrate, it can be achieved at a lower temperature than when ion-implanting arsenic or zinc, as well as when comparing thermally diffusing arsenic or antimony.
It is possible to form an impurity layer with a high surface concentration and a low concentration extending deep from the surface. According to the method of the present invention, the p-type impurity layer can be formed at a temperature of at least 700° C. or lower, so that it is possible to suppress an increase in dark current due to an adverse effect on the crystal structure of the germanium substrate.

第4図は本発明にかかるゲルマニウム受光素子
の製造方法の一実施例を示す。p形ゲルマニウム
基板11(a図)の表面を二酸化シリコン
(SiO2)からなる酸化膜12で被覆し、通常のフ
オトエツチング技術により窓開けし、750℃で2.5
時間アンチモン拡散を行なつて、n形ガードリン
グ層13を形成する(b図)。次に再び表面を酸
化膜14で被覆したあと、ガードリング層13の
外側の部分を窓開けし、ベリリウムをイオン注入
により加速電圧100KeV、ドーズ量2×1014cm-2
で基板11に打ち込んだのち(c図)、表面を酸
化膜で被覆してから、646℃で1時間の熱処理を
加えることにより、活性化して拡散を行ないp形
チヤンネルストツパ層15を形成する(d図)。
第2図の不純物濃度分布から明かなように、ベリ
リウムは表面付近で高濃度すなわち約1018cm-3
で、しかも表面から深くまで、すなわち1016cm-3
の濃度のゲルマニウム基板の場合約6μmまで拡
散される。次にガードリング層13の内側の酸化
膜を除去し、ヒ素を620℃で18分拡散し、3000〜
4000Åの薄さで高不純物濃度を有するn+形層1
6を形成する。e図)。n+形層16の表面は受光
面として作用する。次に、アルミニウム(Al)
電極17をガードリング層13の表面に蒸着する
(f図)。なお、ガードリング層13はn+形層1
6の周辺部の耐圧を高めるためのものである。ま
た、p形ゲルマニウム基板11に対する電極は、
受光素子の裏面に金メツキしたステムをボンデイ
ングすることにより設けられるもので図示を省略
した。
FIG. 4 shows an embodiment of the method for manufacturing a germanium light-receiving element according to the present invention. The surface of a p-type germanium substrate 11 (Fig. a) is coated with an oxide film 12 made of silicon dioxide (SiO 2 ), a window is opened using a normal photoetching technique, and the film is heated at 750°C for 2.5°C.
Timed antimony diffusion is performed to form an n-type guard ring layer 13 (Figure b). Next, after covering the surface again with an oxide film 14, a window is opened in the outer part of the guard ring layer 13, and beryllium is ion-implanted at an acceleration voltage of 100 KeV and a dose of 2×10 14 cm -2
After implanting it into the substrate 11 (Figure c), the surface is covered with an oxide film, and then heat treatment is applied at 646° C. for 1 hour to activate and diffuse, forming the p-type channel stopper layer 15. (Figure d).
As is clear from the impurity concentration distribution in Figure 2, beryllium has a high concentration near the surface, approximately 10 18 cm -3
And from the surface to the depths, that is, 10 16 cm -3
In the case of a germanium substrate with a concentration of , it is diffused to about 6 μm. Next, remove the oxide film inside the guard ring layer 13, diffuse arsenic at 620℃ for 18 minutes,
n + type layer 1 with a thickness of 4000 Å and a high impurity concentration
form 6. Figure e). The surface of the n + -type layer 16 acts as a light-receiving surface. Next, aluminum (Al)
An electrode 17 is deposited on the surface of the guard ring layer 13 (Figure f). Note that the guard ring layer 13 is the n + type layer 1
This is to increase the withstand voltage in the peripheral area of 6. Further, the electrode for the p-type germanium substrate 11 is
It is provided by bonding a gold-plated stem to the back surface of the light-receiving element, and is not shown in the drawings.

以上のようにして製造されたゲルマニウム受光
素子は、p形ゲルマニウム基板11に形成された
n+形層16からなり、少くともn+形層よりも深
い、望ましくは5μm以上の深さを有するベリリ
ウムのイオン注入で形成されたチヤンネルストツ
パ層15を有するものである。
The germanium light receiving element manufactured as described above is formed on the p-type germanium substrate 11.
It consists of an n + type layer 16 and has a channel stopper layer 15 formed by beryllium ion implantation and having a depth at least deeper than the n + type layer, preferably 5 μm or more.

本発明の上記実施例に従うゲルマニウム受光素
子では、チヤンネルストツパ層15が酸化膜14
と接する部分のベリリウムによるp形キヤリア濃
度が高いので、n形反転層が形成されることはな
い。このため空乏層が横方向に広がらないから、
拡散電流および表面もれ電流を小とできる。ま
た、p形チヤンネルストツパ層15は煩面から深
くまで伸びるので、p形ゲルマニウム基板11よ
りも高い不純物濃度を有する領域が大となる。高
不純物濃度領域では、少数キヤリアすなわちここ
では電子による拡散電流は減少するから、p形チ
ヤンネルストツパ層15によつてp形ゲルマニウ
ム基板11の拡散電流を小とできる。チヤンネル
ストツパ層のない従来の受光素子は、約10-7Aの
暗電流が生じたのに対して、本発明によつて製造
された受光素子では暗電流を約10-6Aに低下でき
るので、受光素子の最低受光レベルを低くするこ
とができる。
In the germanium light receiving element according to the above embodiment of the present invention, the channel stopper layer 15 is formed by the oxide film 14.
Since the p-type carrier concentration due to beryllium is high in the portion in contact with the n-type inversion layer, no n-type inversion layer is formed. Because of this, the depletion layer does not spread laterally,
Diffusion current and surface leakage current can be reduced. Further, since the p-type channel stopper layer 15 extends deep from the surface, the region having a higher impurity concentration than the p-type germanium substrate 11 becomes larger. In a high impurity concentration region, the diffusion current due to minority carriers, that is, electrons here, decreases, so the p-type channel stopper layer 15 can reduce the diffusion current of the p-type germanium substrate 11. While a conventional photodetector without a channel stopper layer has a dark current of about 10 -7 A, the photodetector manufactured according to the present invention can reduce the dark current to about 10 -6 A. Therefore, the minimum light reception level of the light receiving element can be lowered.

なお、第4図に示した製造工程において、イオ
ン注入されたベリリウムの熱処理工程(d図)
と、ヒ素の熱拡散によるn+形層16の形成工程
(e図)とを同時に行なつてもよい。
In addition, in the manufacturing process shown in Figure 4, the heat treatment process for ion-implanted beryllium (Figure d)
This and the step of forming the n + -type layer 16 by thermal diffusion of arsenic (Fig. e) may be performed simultaneously.

次に、第5図は本発明による受光素子の製造方
法の他の実施例を示す。
Next, FIG. 5 shows another embodiment of the method for manufacturing a light receiving element according to the present invention.

n形ゲルマニウム基板21(a図)の表面を二
酸シリコンよりなる酸化膜22で被覆し、これに
通常のフオトエツチング技術により窓開けしてベ
リリウムを加速電圧50KeV、ドース量1×1014cm
-2でイオン注入して(b図)、p形ガードリング
層23を形成し、酸化膜22を窓開けしてインジ
ユウム(In)を加速電圧90KeV、ドース量2×
1013cm-2でイオン注入し(c図)、p+形層24を
形成する(d図)。そして、表面を酸化膜22で
被覆し、646℃で1時間熱処理を行ない、p形ガ
ードリング層23を深さ約6μmに形成する。ま
た、同時にp+形層24は約1000Åの薄さで1018cm
-3程の高濃度に形成される。次にp+形層24の表
面の酸化膜を除去し(e図)、受光面として作用
させるとともに、ガードリング層23の表面にア
ルミニウムを蒸着することにより電極25を取り
付ける。
The surface of an n-type germanium substrate 21 (Figure a) is coated with an oxide film 22 made of silicon dioxide, and a window is opened in this using a normal photoetching technique, and beryllium is deposited at an acceleration voltage of 50 KeV and a dose of 1×10 14 cm.
-2 ion implantation (Figure b) to form a p-type guard ring layer 23, open a window in the oxide film 22, and indium (In) at an acceleration voltage of 90 KeV and a dose of 2×
Ion implantation is performed at 10 13 cm -2 (figure c) to form a p + type layer 24 (figure d). Then, the surface is covered with an oxide film 22 and heat treated at 646° C. for 1 hour to form a p-type guard ring layer 23 to a depth of about 6 μm. At the same time, the p + type layer 24 has a thickness of about 1000 Å and a thickness of 10 18 cm.
Formed at a high concentration of -3 . Next, the oxide film on the surface of the p + -type layer 24 is removed (Fig. e) to serve as a light-receiving surface, and the electrode 25 is attached by vapor depositing aluminum on the surface of the guard ring layer 23.

以上のように製造されたゲルマニウム受光素子
はn形ゲルマニウム基板21とp+形層24およ
びp形ガードリング層23とからなる。
The germanium light-receiving element manufactured as described above includes an n-type germanium substrate 21, a p + type layer 24, and a p-type guard ring layer 23.

この実施例に従うゲルマニウム受光素子は、p
形ガードリング層23の深さが5μm以上と深く
形成できるのでp形ガードリング層13の断面の
曲率半径は大とでき、また、p形ガードリング層
23のキヤリア濃度は1016cm-3と比較的低いの
で、空乏層はp形ガードリング層23とn形ゲル
マニウム基板21との両方に向つて広がる。この
ため、耐圧が高くなる。さらに、n形ゲルマニウ
ム基板にp形ガードリング層、p+形層を形成し
ているので、p形ゲルマニウム基板を使用した場
合よりも低雑音にできる。
The germanium photodetector according to this example has p
Since the depth of the guard ring layer 23 can be as deep as 5 μm or more, the radius of curvature of the cross section of the p guard ring layer 13 can be large, and the carrier concentration of the p guard ring layer 23 is 10 16 cm -3. Since it is relatively low, the depletion layer spreads toward both the p-type guard ring layer 23 and the n-type germanium substrate 21. Therefore, the withstand voltage becomes high. Furthermore, since the p-type guard ring layer and the p + -type layer are formed on the n-type germanium substrate, noise can be lowered than when a p-type germanium substrate is used.

以上説明したように本発明によれば、p形ゲル
マニウム基板にベリリウムをイオン注入すること
により、700℃以下の低温度でp形チヤンネルス
トツパ層を形成でき、半導体装置の製造方法を提
供できる。
As described above, according to the present invention, a p-type channel stopper layer can be formed at a low temperature of 700° C. or less by ion-implanting beryllium into a p-type germanium substrate, thereby providing a method for manufacturing a semiconductor device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図には従来の受光素子を示す断
面図、第3図はベリリウムをゲルマニウム基板に
イオン注入した場合の不純物濃度分布を示す図、
第4図は本発明の製造方法の一実施例を示す工程
図、第5図は本発明の製造方法の他の実施例を示
す工程図である。 11……p形ゲルマニウム基板、13……n形
ガードリング層、15……p形チヤンネルストツ
パ層、16……n+形層、21……n形ゲルマニ
ウム基板、23……p形ガードリング層、24…
…p+形層。
FIGS. 1 and 2 are cross-sectional views of conventional light-receiving elements, and FIG. 3 is a diagram showing impurity concentration distribution when beryllium is ion-implanted into a germanium substrate.
FIG. 4 is a process diagram showing one embodiment of the manufacturing method of the present invention, and FIG. 5 is a process diagram showing another embodiment of the manufacturing method of the present invention. 11...p-type germanium substrate, 13...n-type guard ring layer, 15...p-type channel stopper layer, 16...n + -type layer, 21...n-type germanium substrate, 23...p-type guard ring Layer, 24...
…p + shape layer.

Claims (1)

【特許請求の範囲】[Claims] 1 p形ゲルマニウム基板にベリリウムをイオン
注入してp形チヤンネルストツパ層を形成する工
程と、該p形ゲルマニウム基板の表面において前
記チヤンネルストツパ層の内側に高不純物濃度の
n形層を形成する工程とを有することを特徴とす
る半導体装置の製造方法。
1. A step of ion-implanting beryllium into a p-type germanium substrate to form a p-type channel stopper layer, and forming an n-type layer with a high impurity concentration inside the channel stopper layer on the surface of the p-type germanium substrate. A method for manufacturing a semiconductor device, comprising the steps of:
JP12504779A 1979-09-28 1979-09-28 Manufacture of semiconductor device Granted JPS5649523A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP12504779A JPS5649523A (en) 1979-09-28 1979-09-28 Manufacture of semiconductor device
US06/187,419 US4415370A (en) 1979-09-28 1980-09-15 Method of beryllium implantation in germanium substrate
EP80303334A EP0026629B1 (en) 1979-09-28 1980-09-24 Methods of manufacturing semiconductor devices, for example photodiodes, and devices so manufactured
DE8080303334T DE3071864D1 (en) 1979-09-28 1980-09-24 Methods of manufacturing semiconductor devices, for example photodiodes, and devices so manufactured

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12504779A JPS5649523A (en) 1979-09-28 1979-09-28 Manufacture of semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP57216037A Division JPS5943834B2 (en) 1982-12-09 1982-12-09 Manufacturing method of semiconductor photodetector

Publications (2)

Publication Number Publication Date
JPS5649523A JPS5649523A (en) 1981-05-06
JPS633448B2 true JPS633448B2 (en) 1988-01-23

Family

ID=14900513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12504779A Granted JPS5649523A (en) 1979-09-28 1979-09-28 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5649523A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182225A (en) * 1982-04-20 1983-10-25 Nec Corp Method of forming pn junction
JPS5936978A (en) * 1982-08-24 1984-02-29 Fujitsu Ltd Manufacture of semiconductor device
JPS60168324U (en) * 1984-04-16 1985-11-08 株式会社クボタ walk-behind lawn mower
JPS60168325U (en) * 1984-04-16 1985-11-08 株式会社クボタ walk-behind lawn mower

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2728711A1 (en) * 1976-08-10 1978-02-16 Ibm METHOD FOR MANUFACTURING SEMICONDUCTOR COMPONENTS FROM CONNECTING SEMICONDUCTOR MATERIAL

Also Published As

Publication number Publication date
JPS5649523A (en) 1981-05-06

Similar Documents

Publication Publication Date Title
US4463492A (en) Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state
JP3199452B2 (en) Method of manufacturing P buried layer for PNP device
JPS6259906B2 (en)
US4313768A (en) Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate
JPS6362227A (en) Correction of characteristics of p-type dopant by other p-type dopant
US4362574A (en) Integrated circuit and manufacturing method
US4654678A (en) Avalanche photodiode
US4415370A (en) Method of beryllium implantation in germanium substrate
JPS633448B2 (en)
JPS5943834B2 (en) Manufacturing method of semiconductor photodetector
JP4401036B2 (en) Photodiode manufacturing method
US8134179B2 (en) Photodiode with a reduced dark current and method for the production thereof
JP2736089B2 (en) Semiconductor device and manufacturing method thereof
JP2897215B2 (en) Method for manufacturing semiconductor device
JPS6259904B2 (en)
JPS6328505B2 (en)
JPS5946428B2 (en) Germanium photodetector
JPH0417368A (en) Solid-state image pickup device of vertical overflow-drain type
JP2563798B2 (en) Method for manufacturing semiconductor device
JP2604251B2 (en) Solid-state imaging device
JP3257225B2 (en) Planar type semiconductor device and method of manufacturing the same
JPH06237005A (en) Photodetector element and manufacture thereof
JPH06260496A (en) Manufacture of semiconductor device
JPS6259898B2 (en)
JPS60149125A (en) Method for impurity doping into semiconductor substrate