JPS6334658B2 - - Google Patents
Info
- Publication number
- JPS6334658B2 JPS6334658B2 JP54005142A JP514279A JPS6334658B2 JP S6334658 B2 JPS6334658 B2 JP S6334658B2 JP 54005142 A JP54005142 A JP 54005142A JP 514279 A JP514279 A JP 514279A JP S6334658 B2 JPS6334658 B2 JP S6334658B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- circuit
- pulse
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/22—Repeaters for converting two wires to four wires; Repeaters for converting single current to double current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は有線のデイジタル中継器等に用いる３
値パルス発生回路に関する。有線のデイジタル中
継方式における伝送路符号形式はいわゆるバイポ
ーラ符号（AMI符号）を始めとして圧倒的に３
値符号が多い。
値パルス発生回路に関する。有線のデイジタル中
継方式における伝送路符号形式はいわゆるバイポ
ーラ符号（AMI符号）を始めとして圧倒的に３
値符号が多い。
第１図と第２図は従来の３値パルス発生回路の
例である。
例である。
第１図において、参照数字１は正極性出力に対
応するパルス入力端子、参照数字２は負極性出力
に対応するパルス入力端子、参照数字３は３値パ
ルスの出力端子、参照数字４は基準電圧端子、参
照数字５及び６は電源電圧端子、参照数字７，
８，９、はトランジスタ、参照数字１０は定電流
回路、参照数字１１は出力トランスである。
応するパルス入力端子、参照数字２は負極性出力
に対応するパルス入力端子、参照数字３は３値パ
ルスの出力端子、参照数字４は基準電圧端子、参
照数字５及び６は電源電圧端子、参照数字７，
８，９、はトランジスタ、参照数字１０は定電流
回路、参照数字１１は出力トランスである。
第１図の回路はトランジスタ３個で構成できる
ため素子数は少ないが前記入力端子１および２の
駆動源としてCML（Current Mode Logic）を使
うような周波数領域では、CMLの論理振幅が約
0.8Vと小さいために基準電圧端子４に固定の基
準電圧を与えている場合には、トランジスタのス
イツチング速度が遅くなり３値出力パルスの立上
り時間が悪いという欠点がある。
ため素子数は少ないが前記入力端子１および２の
駆動源としてCML（Current Mode Logic）を使
うような周波数領域では、CMLの論理振幅が約
0.8Vと小さいために基準電圧端子４に固定の基
準電圧を与えている場合には、トランジスタのス
イツチング速度が遅くなり３値出力パルスの立上
り時間が悪いという欠点がある。
第２図において、参照数字１，２，３，５およ
び５，６は第１図の同一番号に対応し、参照数字
７，８はゲート、参照数字９〜１２はトランジス
タ、参照数字１３と１４は定電流回路、参照数字
１５は出力トランスである。
び５，６は第１図の同一番号に対応し、参照数字
７，８はゲート、参照数字９〜１２はトランジス
タ、参照数字１３と１４は定電流回路、参照数字
１５は出力トランスである。
第２図においては電流切替回路を形成するトラ
ンジスタ９と１０及び１１と１２はそれぞれゲー
ト７と８により相補的に駆動されているために出
力波形は秀れているがトランジスタが４個必要で
あり、また、４本のコレクタをトランスに接続す
る場合に配線長が長くなる結果、出力波形をやや
劣化させるという欠点をもつている。
ンジスタ９と１０及び１１と１２はそれぞれゲー
ト７と８により相補的に駆動されているために出
力波形は秀れているがトランジスタが４個必要で
あり、また、４本のコレクタをトランスに接続す
る場合に配線長が長くなる結果、出力波形をやや
劣化させるという欠点をもつている。
本発明の目的は第１図の回路のもつ素子数の少
ないという特徴と第２図の回路のもつ電流切替回
路の相補的駆動という特徴をあわせ持つ３値パル
ス発生回路を提供することにある。
ないという特徴と第２図の回路のもつ電流切替回
路の相補的駆動という特徴をあわせ持つ３値パル
ス発生回路を提供することにある。
次に図面を参照して本発明を詳細に説明する。
第３図は本発明の一実施例を示し、参照数字１
〜３，５〜１１はそれぞれ第１図の同一番号に対
応する。第１図では端子４に固定の基準電圧を与
えているのに対し、第３図の端子４にはパルスが
加えられる。
〜３，５〜１１はそれぞれ第１図の同一番号に対
応する。第１図では端子４に固定の基準電圧を与
えているのに対し、第３図の端子４にはパルスが
加えられる。
第４図に第３図の回路の波形例を示す。波形
１，２，３および４の波形はそれぞれ第３図の構
成要素１，２，４、および３の波形例を示す。波
形３に示すように、第３図の端子４′には波形１
と２とNOR信号が加えられている。このように
することにより、トランジスタ７〜９で構成され
る電流切替回路は相補的に駆動されることにな
り、第１図の回路で２倍の論理振幅で電流切替回
路を駆動したのと同等の効果を生み出力波形の立
上り時間を大幅に改善することになる。また、ト
ランジスタが３個のためトランスとの接続も最短
距離で配線が可能であり、不要なインダクタンス
による波形の劣化を生じない。
１，２，３および４の波形はそれぞれ第３図の構
成要素１，２，４、および３の波形例を示す。波
形３に示すように、第３図の端子４′には波形１
と２とNOR信号が加えられている。このように
することにより、トランジスタ７〜９で構成され
る電流切替回路は相補的に駆動されることにな
り、第１図の回路で２倍の論理振幅で電流切替回
路を駆動したのと同等の効果を生み出力波形の立
上り時間を大幅に改善することになる。また、ト
ランジスタが３個のためトランスとの接続も最短
距離で配線が可能であり、不要なインダクタンス
による波形の劣化を生じない。
第５図はユニポーラ信号をバイポーラ信号へ変
換する回路に本発明を適用した例を示す。
換する回路に本発明を適用した例を示す。
第５図において、参照数字２１はデータ入力端
子、参照数字２２はクロツク入力端子、参照数字
２３は出力端子、参照数字２４〜２７はゲート、
参照数字２８はフリツプフロツプ、参照数字２９
〜３１はトランジスタ、参照数字３２〜３３は電
源電圧端子、参照数字３４は定電流回路である。
子、参照数字２２はクロツク入力端子、参照数字
２３は出力端子、参照数字２４〜２７はゲート、
参照数字２８はフリツプフロツプ、参照数字２９
〜３１はトランジスタ、参照数字３２〜３３は電
源電圧端子、参照数字３４は定電流回路である。
第５図の動作を第６図のタイムチヤートで示
す。
す。
第６図において波形１〜８はそれぞれ第５図の
端子２１および２２，Ａ，Ｂ，Ｃ，Ｄ，Ｅおよび
端子２３の波形を示している。波形５，６と７か
ら明らかなようにトランジスタ２９，３０および
３１のベースは相補的に駆動されている。
端子２１および２２，Ａ，Ｂ，Ｃ，Ｄ，Ｅおよび
端子２３の波形を示している。波形５，６と７か
ら明らかなようにトランジスタ２９，３０および
３１のベースは相補的に駆動されている。
以上説明したように、本発明によれば少ない素
子数で立上りの速い３値パルスを得ることができ
る。
子数で立上りの速い３値パルスを得ることができ
る。
なお図中CML（Current Mode Logic）に必要
な終端抵抗は省略している。
な終端抵抗は省略している。
第１図と第２図は従来の回路例を示す図、第３
図は一本発明の実施例を示す図、第４図１〜４は
第３図の動作波形を示す図、第５図は本発明の応
用例を示す図および第６図１〜８は第５図の動作
波形図である。 第３図および第５図において、１，２，３，
４，４′，５，６，２１，２２，２３，３２，３
３は端子、７，８，９，２９，３０，３１はトラ
ンジスタ、２８はフリツプフロツプ、２４〜２７
はゲート、１０，３４は定電流回路である。
図は一本発明の実施例を示す図、第４図１〜４は
第３図の動作波形を示す図、第５図は本発明の応
用例を示す図および第６図１〜８は第５図の動作
波形図である。 第３図および第５図において、１，２，３，
４，４′，５，６，２１，２２，２３，３２，３
３は端子、７，８，９，２９，３０，３１はトラ
ンジスタ、２８はフリツプフロツプ、２４〜２７
はゲート、１０，３４は定電流回路である。
Claims (1)
- １ ０レベルと正極性と負極性の３値パルスを発
生する回路において、電流切替回路を構成する３
個のトランジスタの第１のトランジスタのベース
に正極性出力に対応するパルスを、第２のトラン
ジスタのベースに負極性出力に対応するパルス
を、第３のトランジスタのベースに前記第１と第
２のトランジスタのベース印加信号のNORパル
スを加え、前記第１と第２のトランジスタのコレ
クタにそれぞれ出力トランスの正相１次巻線と逆
相１次巻線を接続し、前記３個のトランジスタの
エミツタを定電流回路に共通に接続したことを特
徴とする３値パルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP514279A JPS5597763A (en) | 1979-01-19 | 1979-01-19 | Ternary pulse generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP514279A JPS5597763A (en) | 1979-01-19 | 1979-01-19 | Ternary pulse generating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5597763A JPS5597763A (en) | 1980-07-25 |
| JPS6334658B2 true JPS6334658B2 (ja) | 1988-07-12 |
Family
ID=11603044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP514279A Granted JPS5597763A (en) | 1979-01-19 | 1979-01-19 | Ternary pulse generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5597763A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57192156A (en) * | 1981-05-22 | 1982-11-26 | Fujitsu Ltd | Pulse outputting circuit |
| JPS5836051A (ja) * | 1981-08-27 | 1983-03-02 | Fujitsu Ltd | パルス出力回路 |
| US4606046A (en) * | 1983-12-27 | 1986-08-12 | At&T Bell Laboratories | Converter/line driver circuit for a line repeater |
-
1979
- 1979-01-19 JP JP514279A patent/JPS5597763A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5597763A (en) | 1980-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694206A (en) | Drive circuit for a power field effect transistor | |
| JP2016208078A (ja) | 信号伝達回路及びスイッチング素子の駆動装置 | |
| US3848167A (en) | Arrangement for generating a clock frequency signal for recording information on a data carrier | |
| JPS6334658B2 (ja) | ||
| JPS6149694A (ja) | 直流モ−タ駆動装置 | |
| US3983321A (en) | Switching circuit utilizing a base storage characteristics of a transistor for use in a facsimile transceiver and the like | |
| JPH0237547B2 (ja) | ||
| JPS58218877A (ja) | パルス幅コントロ−ル電源装置 | |
| US3757321A (en) | Transducer drive apparatus and method | |
| JPH036032Y2 (ja) | ||
| SU1527667A1 (ru) | Устройство возбуждени вращающегос магнитного пол дл доменной пам ти | |
| SU1241436A1 (ru) | Преобразователь однопол рных сигналов в бипол рные | |
| US3258610A (en) | Coupled goto circuits including an interconnected inductor | |
| JPH02215239A (ja) | 光送信回路 | |
| JPS6310924A (ja) | 半導体レ−ザ駆動装置 | |
| JPH0247896B2 (ja) | ||
| SU1241437A1 (ru) | Преобразователь однопол рных сигналов в бипол рные | |
| GB1486511A (en) | Pcm regenerators | |
| SU890532A1 (ru) | Инвертор | |
| JPS63157692A (ja) | 小形電動機の駆動装置 | |
| SU801240A1 (ru) | Широтно-импульсный модул торС гАльВАНичЕСКОй РАзВ зКОй | |
| JPS6333804B2 (ja) | ||
| JPS61100019A (ja) | 増幅器 | |
| SU748865A1 (ru) | Преобразователь кода взаимоисключающих двоичных сигналов в импульсные широтно-модулированные сигналы | |
| SU1742999A1 (ru) | Преобразователь бипол рного сигнала в два однопол рных |