JPS633466B2 - - Google Patents
Info
- Publication number
- JPS633466B2 JPS633466B2 JP61150123A JP15012386A JPS633466B2 JP S633466 B2 JPS633466 B2 JP S633466B2 JP 61150123 A JP61150123 A JP 61150123A JP 15012386 A JP15012386 A JP 15012386A JP S633466 B2 JPS633466 B2 JP S633466B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- region
- conductivity type
- cathode
- fixed potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/211—Gated diodes
- H10D12/212—Gated diodes having PN junction gates, e.g. field controlled diodes
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明は、大電流領域で高速度のスイツチング
を行なう両面ゲート型静電誘導サイリスタに関す
る。
を行なう両面ゲート型静電誘導サイリスタに関す
る。
ソース前面に現れる電位障壁をゲート電圧及び
ドレイン電圧により制御して、ソースからのキヤ
リア注入量を制御し、不飽和型電流電圧特性を示
す静電誘導トランジスタ（以下SITと称す。）は、
大電流が流せて変換コンダクタンスが大きく、し
かも耐圧を大きくすることが容易であり、ゲート
の静電容量も小さくできて、大電力高周波動作が
行なえる。接合型SITには、二つの動作モードが
存在する。ゲートをソースと同電位に保つたとき
に、導通状態にあり、主動作状態でゲートに逆方
向バイアスを加えて動作させるモード（ノーマリ
オン型）と、ゲートをソースと同電位に保つたと
きに、遮断状態にあり、ゲートに順方向バイアス
を加えて導通状態にするモード（ノーマリオフ
型）とである。ゲートを順方向バイアスして動作
させる場合には、必然的にゲートからチヤンネル
に少数キヤリアが注入される。勿論、適度のチヤ
ンネルへの少数キヤリアの注入は、ソースからの
多数キヤリアの注入効率を高めて、変換コンダク
タンス、電流利得を大きくして有効に動くが、過
度に少数キヤリアが注入されると、チヤンネル中
での過剰少数キヤリアの蓄積効果が顕著になつ
て、動作速度の低下をもたらす事になる。
ドレイン電圧により制御して、ソースからのキヤ
リア注入量を制御し、不飽和型電流電圧特性を示
す静電誘導トランジスタ（以下SITと称す。）は、
大電流が流せて変換コンダクタンスが大きく、し
かも耐圧を大きくすることが容易であり、ゲート
の静電容量も小さくできて、大電力高周波動作が
行なえる。接合型SITには、二つの動作モードが
存在する。ゲートをソースと同電位に保つたとき
に、導通状態にあり、主動作状態でゲートに逆方
向バイアスを加えて動作させるモード（ノーマリ
オン型）と、ゲートをソースと同電位に保つたと
きに、遮断状態にあり、ゲートに順方向バイアス
を加えて導通状態にするモード（ノーマリオフ
型）とである。ゲートを順方向バイアスして動作
させる場合には、必然的にゲートからチヤンネル
に少数キヤリアが注入される。勿論、適度のチヤ
ンネルへの少数キヤリアの注入は、ソースからの
多数キヤリアの注入効率を高めて、変換コンダク
タンス、電流利得を大きくして有効に動くが、過
度に少数キヤリアが注入されると、チヤンネル中
での過剰少数キヤリアの蓄積効果が顕著になつ
て、動作速度の低下をもたらす事になる。
本願発明者が提案した分割ゲート型SIT（特許
第1302727号（特公昭60−20910号）「静電誘導ト
ランジスタ及び半導体集積回路」、特許第1236163
号（特公昭59−12017号）「半導体集積回路」、特
許第1247054号（特公昭59−21176号）「静電誘導
トランジスタ半導体集積回路」、特許第1231827号
（特公昭59−8068号）「半導体集積回路」に詳述）
は、上述した過剰少数キヤリアの蓄積効果を無く
して、しかも変換コンダクタンスを殆んど小さく
することになく、ゲートの静電容量を小さくして
おり、高速度動作にきわめて適している。分割ゲ
ート構造は、静電誘導サイリスタにももちろん有
効である。
第1302727号（特公昭60−20910号）「静電誘導ト
ランジスタ及び半導体集積回路」、特許第1236163
号（特公昭59−12017号）「半導体集積回路」、特
許第1247054号（特公昭59−21176号）「静電誘導
トランジスタ半導体集積回路」、特許第1231827号
（特公昭59−8068号）「半導体集積回路」に詳述）
は、上述した過剰少数キヤリアの蓄積効果を無く
して、しかも変換コンダクタンスを殆んど小さく
することになく、ゲートの静電容量を小さくして
おり、高速度動作にきわめて適している。分割ゲ
ート構造は、静電誘導サイリスタにももちろん有
効である。
本発明の目的は、分割ゲート構造を導入した大
電流の高速スイツチングを行なうことのできる両
面ゲート型静電誘導サイリスタを提供することに
ある。
電流の高速スイツチングを行なうことのできる両
面ゲート型静電誘導サイリスタを提供することに
ある。
以下図面を参照して本発明を詳細に説明する。
第１図は本発明の両面ゲート型静電誘導サイリ
スタの一実施例の断面図である。
スタの一実施例の断面図である。
n+領域１はカソード、p+領域２，３はそれぞ
れカソード側の電子注入を制御する駆動ゲート、
固定電位領域、n-領域４及びp-領域１４はそれ
ぞれカソード側及びゲート側のチヤンネル領域、
p+領域１１はアノード、n+領域１２，１３はそ
れぞれアノード側のホール注入を制御する駆動ゲ
ート及び固定電位ゲート、１′，２′，１１′，１
２′は、それぞれAl、Mo等の金属もしくは低抵
抗ポリシリコンからなるカソード、カソード側の
駆動ゲート、アノード及びアノード側の駆動ゲー
トの電極である。領域６は、SiO2、Si3N4、
Al2O3等の絶縁層もしくは、これらを複数個組み
合せた複合絶縁層である。各領域の不純物密度
は、それぞれ１，１１が1018乃至1021cm-3程度、
２，３，１２，１３は1016乃至1021cm-3程度、４，
１４は1011乃至1016cm-3程度とすれば良い。駆動
ゲートと固定電位ゲートにはさまれるチヤンネル
の幅は、固定電位ゲートに与える電圧によつて異
なるが、駆動ゲートの電位がカソード及びアノー
ドと同電位のとき、チヤンネルが両方のゲートか
ら延びる空乏層によつて完全におおわれて、ある
程度の電位障壁ができて、遮断状態にあるように
選ばれる。チヤンネルの不純物密度、ゲートの不
純物密度によつて異なるわけで、チヤンネルの不
純物密度が高いほど、チヤンネル幅は通常狭くし
なければならない。カソード、アノード間隔は、
ソース、ドレイン間の電子の走行時間が、動作の
周波数特性を劣化させない程度の長さにすればよ
い。たとえば、1nsecのスイツチング速度を得る
のであれば20μｍ程度以下にすればよい。固定電
位ゲート３及び１３はカソード１あるいはアノー
ド１１と直結でも、また所定の逆方向バイアス
（この場合には、負電圧）でもかまわない。また、
駆動ゲート２及び１２の動作電圧もＯと順方向バ
イアス（この場合には、正電圧）だけに限るわけ
ではなく、逆方向ゲートバイアスにしておいて、
Ｏバイアスに戻してもよいわけである。しかし、
通常は駆動ゲートバイアス零で遮断、所定の順方
向バイアスを加えて初めて導通になるようにする
方が使い易いことが多い。例えば駆動ゲートに所
定の順方向バイアスを加えると、カソードから大
量に電子及びアノードから正孔が注入される。動
作は、電極１′に対して電極１１′を正電圧にし
て、電極２′に順方向電圧（１′に対してわずかな
正電圧）を印加すると同時に、電極１２′に順方
向電圧（１１′に対してわずかに負電圧）を印加
すると両方から電子とホールが同時に注入される
ようになつて、１′と１１′間の電圧は低下しわず
かな保持電圧になる。このとき、ホール及び電子
は殆んどそれぞれの固定電位ゲート３，１３′に
流れて駆動ゲートには流れない。遮断時には両方
の駆動ゲートに加わるバイアスを元に戻せばよ
い。ゲートがひとつしかない片面ゲート型の静電
誘導サイリスタにくらべ、本発明の両面ゲート型
静電誘導サイリスタはターンオン及びターンオフ
の時間が著しく短くなり、また保持電圧も小さく
なる。
れカソード側の電子注入を制御する駆動ゲート、
固定電位領域、n-領域４及びp-領域１４はそれ
ぞれカソード側及びゲート側のチヤンネル領域、
p+領域１１はアノード、n+領域１２，１３はそ
れぞれアノード側のホール注入を制御する駆動ゲ
ート及び固定電位ゲート、１′，２′，１１′，１
２′は、それぞれAl、Mo等の金属もしくは低抵
抗ポリシリコンからなるカソード、カソード側の
駆動ゲート、アノード及びアノード側の駆動ゲー
トの電極である。領域６は、SiO2、Si3N4、
Al2O3等の絶縁層もしくは、これらを複数個組み
合せた複合絶縁層である。各領域の不純物密度
は、それぞれ１，１１が1018乃至1021cm-3程度、
２，３，１２，１３は1016乃至1021cm-3程度、４，
１４は1011乃至1016cm-3程度とすれば良い。駆動
ゲートと固定電位ゲートにはさまれるチヤンネル
の幅は、固定電位ゲートに与える電圧によつて異
なるが、駆動ゲートの電位がカソード及びアノー
ドと同電位のとき、チヤンネルが両方のゲートか
ら延びる空乏層によつて完全におおわれて、ある
程度の電位障壁ができて、遮断状態にあるように
選ばれる。チヤンネルの不純物密度、ゲートの不
純物密度によつて異なるわけで、チヤンネルの不
純物密度が高いほど、チヤンネル幅は通常狭くし
なければならない。カソード、アノード間隔は、
ソース、ドレイン間の電子の走行時間が、動作の
周波数特性を劣化させない程度の長さにすればよ
い。たとえば、1nsecのスイツチング速度を得る
のであれば20μｍ程度以下にすればよい。固定電
位ゲート３及び１３はカソード１あるいはアノー
ド１１と直結でも、また所定の逆方向バイアス
（この場合には、負電圧）でもかまわない。また、
駆動ゲート２及び１２の動作電圧もＯと順方向バ
イアス（この場合には、正電圧）だけに限るわけ
ではなく、逆方向ゲートバイアスにしておいて、
Ｏバイアスに戻してもよいわけである。しかし、
通常は駆動ゲートバイアス零で遮断、所定の順方
向バイアスを加えて初めて導通になるようにする
方が使い易いことが多い。例えば駆動ゲートに所
定の順方向バイアスを加えると、カソードから大
量に電子及びアノードから正孔が注入される。動
作は、電極１′に対して電極１１′を正電圧にし
て、電極２′に順方向電圧（１′に対してわずかな
正電圧）を印加すると同時に、電極１２′に順方
向電圧（１１′に対してわずかに負電圧）を印加
すると両方から電子とホールが同時に注入される
ようになつて、１′と１１′間の電圧は低下しわず
かな保持電圧になる。このとき、ホール及び電子
は殆んどそれぞれの固定電位ゲート３，１３′に
流れて駆動ゲートには流れない。遮断時には両方
の駆動ゲートに加わるバイアスを元に戻せばよ
い。ゲートがひとつしかない片面ゲート型の静電
誘導サイリスタにくらべ、本発明の両面ゲート型
静電誘導サイリスタはターンオン及びターンオフ
の時間が著しく短くなり、また保持電圧も小さく
なる。
次に第１図に示した両面ゲート型静電誘導サイ
リスタの平面的な構成について述べる。第１図の
説明から明らかなように、それぞれのゲートはカ
ソード、アノードに対して相補的な動作をするの
で以下の説明は、カソードとカソード側のゲート
領域について行なうがアノードとアノード側のゲ
ート領域についても全く同様である。第２図はゲ
ートが駆動ゲートと固定電位ゲートに分割された
分割ゲートを有する両面ゲート型静電誘導サイリ
スタの構造例である。第２図ａ，ｂはそれぞれ平
面図であり、第２図ｃは第２図ａのＡ−A′線に
沿う断面図であり、第２図ｄは第２図ｂのＢ−
B′線に沿う断面図である。第２図ａ乃至ｄでは
簡単のために電極配線及びアノード側の構造は示
されていない。n+領域１はカソード、p+領域２，
３はそれぞれ駆動ゲート、固定電位ゲート、n-
領域４及びp-領域１４はそれぞれチヤンネル、
１′，２′はそれぞれカソード電極及び駆動ゲート
電極である。第２図ａは、固定電位ゲートがカソ
ードや駆動ゲートを完全に囲んだ構造になつてい
る。第２図ｂでは、駆動ゲート電極２′と固定電
位ゲート間の静電容量を減らすように固定電位ゲ
ートの一部に切れ目のある構造になつている。第
２図ｄで示されるように、カソード電極１′は固
定電位ゲート３と直接接触しており、固定電位ゲ
ートがカソードと同電位に保たれる場合を示して
いる。もちろん、固定電位ゲートをカソードと同
電位にせず、所定の一定バイアスを与えるように
することもできる。駆動ゲートの静電容量をさら
に小さくしてしかも電流利得を大きくした、本発
明の両面ゲート型の静電誘導サイリスタの別の実
施例を第３図に示す。
リスタの平面的な構成について述べる。第１図の
説明から明らかなように、それぞれのゲートはカ
ソード、アノードに対して相補的な動作をするの
で以下の説明は、カソードとカソード側のゲート
領域について行なうがアノードとアノード側のゲ
ート領域についても全く同様である。第２図はゲ
ートが駆動ゲートと固定電位ゲートに分割された
分割ゲートを有する両面ゲート型静電誘導サイリ
スタの構造例である。第２図ａ，ｂはそれぞれ平
面図であり、第２図ｃは第２図ａのＡ−A′線に
沿う断面図であり、第２図ｄは第２図ｂのＢ−
B′線に沿う断面図である。第２図ａ乃至ｄでは
簡単のために電極配線及びアノード側の構造は示
されていない。n+領域１はカソード、p+領域２，
３はそれぞれ駆動ゲート、固定電位ゲート、n-
領域４及びp-領域１４はそれぞれチヤンネル、
１′，２′はそれぞれカソード電極及び駆動ゲート
電極である。第２図ａは、固定電位ゲートがカソ
ードや駆動ゲートを完全に囲んだ構造になつてい
る。第２図ｂでは、駆動ゲート電極２′と固定電
位ゲート間の静電容量を減らすように固定電位ゲ
ートの一部に切れ目のある構造になつている。第
２図ｄで示されるように、カソード電極１′は固
定電位ゲート３と直接接触しており、固定電位ゲ
ートがカソードと同電位に保たれる場合を示して
いる。もちろん、固定電位ゲートをカソードと同
電位にせず、所定の一定バイアスを与えるように
することもできる。駆動ゲートの静電容量をさら
に小さくしてしかも電流利得を大きくした、本発
明の両面ゲート型の静電誘導サイリスタの別の実
施例を第３図に示す。
第３図ａは平面図、第３図ｂはＡ−A′線に沿
う断面図である。駆動ゲート２は円筒状、ソース
１は円環状、固定電位ゲート３は所要の全面にわ
たつている。第３図のように、円筒、円環状に構
成されたときが、もつとも小さな駆動ゲートでも
つとも広いチヤンネルを制御できることになつ
て、駆動ゲートの静電容量が小さく、電流利得が
大きい。チヤンネルに注入される少数キヤリア
は、ただちに固定電位ゲートから吸い出されるか
ら、少数キヤリアの蓄積効果はほとんどなく、極
めてスイツチング速度は速くなる。カソード電極
１′は絶縁層６を介して固定電位ゲートと対抗す
るが、通常カソードと固定電位ゲートは直結され
るかあるいは一定電圧に保たれるから、両者間の
容量が増加することは動作にまつたく影響しな
い。通常スイツチング動作のときは、カソード接
地の回路で行なわれることも、前述のことを一層
確かにする。動作は第２図の例と殆んど同様であ
る。
う断面図である。駆動ゲート２は円筒状、ソース
１は円環状、固定電位ゲート３は所要の全面にわ
たつている。第３図のように、円筒、円環状に構
成されたときが、もつとも小さな駆動ゲートでも
つとも広いチヤンネルを制御できることになつ
て、駆動ゲートの静電容量が小さく、電流利得が
大きい。チヤンネルに注入される少数キヤリア
は、ただちに固定電位ゲートから吸い出されるか
ら、少数キヤリアの蓄積効果はほとんどなく、極
めてスイツチング速度は速くなる。カソード電極
１′は絶縁層６を介して固定電位ゲートと対抗す
るが、通常カソードと固定電位ゲートは直結され
るかあるいは一定電圧に保たれるから、両者間の
容量が増加することは動作にまつたく影響しな
い。通常スイツチング動作のときは、カソード接
地の回路で行なわれることも、前述のことを一層
確かにする。動作は第２図の例と殆んど同様であ
る。
第１図で領域１と領域２，３及び領域１１と領
域１２，１３とは分離されて示されているが、も
ちろん直接接触していてもよい。第１図でそれぞ
れ１と１１とが対向する例が示されているが、こ
うする必要はかならずしもない。
域１２，１３とは分離されて示されているが、も
ちろん直接接触していてもよい。第１図でそれぞ
れ１と１１とが対向する例が示されているが、こ
うする必要はかならずしもない。
第１図、第２図、第３図で駆動ゲートと固定電
位ゲートの表面からの深さは、殆んど皆同じ場合
の構造を示したが、異なつていてもよいことはも
ちろんである。固定電位ゲートをより深くすれ
ば、カソード側とアノード側の駆動ゲートに流れ
る電流が減少して、電流利得が更に大きくなる。
第１図、第２図、第３図ではカソード・ゲート及
びアノード・ゲートがいずれも同一平面上にある
表面配線型構造のものについて断面構造を示した
が、さらに駆動ゲートの静電容量を減少させ、電
流利得を大きくするために、矩形状、Ｖ字型等の
切り込みを設けその側面に駆動ゲートを設けるこ
ともできる。
位ゲートの表面からの深さは、殆んど皆同じ場合
の構造を示したが、異なつていてもよいことはも
ちろんである。固定電位ゲートをより深くすれ
ば、カソード側とアノード側の駆動ゲートに流れ
る電流が減少して、電流利得が更に大きくなる。
第１図、第２図、第３図ではカソード・ゲート及
びアノード・ゲートがいずれも同一平面上にある
表面配線型構造のものについて断面構造を示した
が、さらに駆動ゲートの静電容量を減少させ、電
流利得を大きくするために、矩形状、Ｖ字型等の
切り込みを設けその側面に駆動ゲートを設けるこ
ともできる。
本発明の構造は、従来公知の結晶成長技術、微
細加工技術、選択拡散技術、選択エツチング技術
（ドライ・ケミカル）、イオン打込み技術等により
製造できる。
細加工技術、選択拡散技術、選択エツチング技術
（ドライ・ケミカル）、イオン打込み技術等により
製造できる。
チヤンネルにキヤリアを供給するカソード及び
アノードを駆動ゲートと固定電位ゲートの間に介
在させたユニツトを複数個並列に配置した本発明
の両面ゲート型静電誘導サイリスタは、駆動ゲー
トの静電容量が小さく、チヤンネル中のキヤリア
の著積効果が殆んど存在せず、電流利得が大き
く、大電流の高速度スイツチングが行なえ、その
工業的価値はきわめて高い。
アノードを駆動ゲートと固定電位ゲートの間に介
在させたユニツトを複数個並列に配置した本発明
の両面ゲート型静電誘導サイリスタは、駆動ゲー
トの静電容量が小さく、チヤンネル中のキヤリア
の著積効果が殆んど存在せず、電流利得が大き
く、大電流の高速度スイツチングが行なえ、その
工業的価値はきわめて高い。
第１図は本発明の両面ゲート型静電誘導サイリ
スタの断面図、第２図ａ及びｂは本発明の両面ゲ
ート型静電誘導サイリスタの構造例の平面図、第
２図ｃはａ図中Ａ−A′線に沿う断面図、第２図
ｄはｂ図中Ｂ−B′線に沿う断面図、第３図ａは
本発明の両面ゲート型の静電誘導サイリスタ構造
例の平面図、第３図ｂはａ図中Ａ−A′線に沿う
断面図である。
スタの断面図、第２図ａ及びｂは本発明の両面ゲ
ート型静電誘導サイリスタの構造例の平面図、第
２図ｃはａ図中Ａ−A′線に沿う断面図、第２図
ｄはｂ図中Ｂ−B′線に沿う断面図、第３図ａは
本発明の両面ゲート型の静電誘導サイリスタ構造
例の平面図、第３図ｂはａ図中Ａ−A′線に沿う
断面図である。
Claims (1)
- 【特許請求の範囲】 １ 第１導電型の高抵抗領域の一方の表面上に前
記第１導電型の高抵抗領域と同導電型の高不純物
密度領域よりなる複数個のカソード領域、前記第
１導電型の高抵抗領域とは反対導電型の高不純物
密度領域よりなる第１のゲート領域を具備し、前
記カソード領域の片方のゲート領域を駆動ゲート
領域とし、カソード領域に対して駆動ゲート領域
の反対側のゲート領域を固定電位ゲート領域と
し、前記第１導電型の高抵抗領域の他方の表面に
接した第２導電型の高抵抗領域の表面上に前記第
２導電型の高抵抗領域と同じ導電型の高不純物密
度領域よりなる複数個のアノード領域、前記第２
導電型の高抵抗領域とは反対導電型の高不純物密
度領域よりなる第２のゲート領域を具備し、前記
アノード領域の片方のゲート領域を駆動ゲート領
域とし、アノード領域に対して駆動ゲート領域の
反対側のゲート領域を固定電位ゲート領域とし、
前記第１、第２の駆動ゲート領域それぞれに電極
配線をし、前記第１、第２の固定電位ゲート領域
は外部配線しないことを特徴とする両面ゲート型
静電誘導サイリスタ。 ２ 前記第１の固定電位ゲート領域をカソード領
域に、前記第２の固定電位ゲート領域をアノード
領域に電極により直結することを特徴とする前記
特許請求の範囲第１項記載の両面ゲート型静電誘
導サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150123A JPS62174972A (ja) | 1986-06-26 | 1986-06-26 | 両面ゲ−ト型静電誘導サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150123A JPS62174972A (ja) | 1986-06-26 | 1986-06-26 | 両面ゲ−ト型静電誘導サイリスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP74078A Division JPS5493982A (en) | 1978-01-06 | 1978-01-06 | Electrostatic induction semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62174972A JPS62174972A (ja) | 1987-07-31 |
| JPS633466B2 true JPS633466B2 (ja) | 1988-01-23 |
Family
ID=15489983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61150123A Granted JPS62174972A (ja) | 1986-06-26 | 1986-06-26 | 両面ゲ−ト型静電誘導サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62174972A (ja) |
-
1986
- 1986-06-26 JP JP61150123A patent/JPS62174972A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62174972A (ja) | 1987-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4772926A (en) | Insulated gate static induction type thyristor | |
| US5357125A (en) | Power switching semiconductor device including SI thyristor and MOSFET connected in cascade | |
| US5099300A (en) | Gated base controlled thyristor | |
| JPH01218067A (ja) | バイポーラ型半導体スイッチング装置 | |
| US4558243A (en) | Bidirectional power FET with shorting-channel off state | |
| JPH0213937B2 (ja) | ||
| JPH0241182B2 (ja) | ||
| JPS633466B2 (ja) | ||
| US5925899A (en) | Vertical type insulated gate bipolar transistor having a planar gate structure | |
| US4635084A (en) | Split row power JFET | |
| JP4700148B2 (ja) | 電圧駆動型バイポーラ半導体装置 | |
| JPS6212674B2 (ja) | ||
| JP3214242B2 (ja) | 半導体装置 | |
| JPS6231167A (ja) | バイポ−ラのオン状態を有する双方向性電力ｆｅｔ | |
| US4994870A (en) | Static induction type semiconductor device | |
| JPS623594B2 (ja) | ||
| JPS6028394B2 (ja) | 半導体集積回路 | |
| CA2133585A1 (en) | Base resistance controlled mos gated thyristor with improved turn-off characteristics | |
| JPH0793425B2 (ja) | プレーナ構造のｍｏｓ制御サイリスタ | |
| JPH0685433B2 (ja) | 縦型構造のｍｏｓ制御サイリスタ | |
| JPS6137799B2 (ja) | ||
| JPH045274B2 (ja) | ||
| JP2829026B2 (ja) | 自己消弧型半導体素子 | |
| JP2511501B2 (ja) | 電界効果型静電誘導サイリスタ | |
| JP3215145B2 (ja) | 絶縁ゲート付き電力用半導体素子 |