JPS6336563B2 - - Google Patents
Info
- Publication number
- JPS6336563B2 JPS6336563B2 JP54170790A JP17079079A JPS6336563B2 JP S6336563 B2 JPS6336563 B2 JP S6336563B2 JP 54170790 A JP54170790 A JP 54170790A JP 17079079 A JP17079079 A JP 17079079A JP S6336563 B2 JPS6336563 B2 JP S6336563B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- gain
- circuit
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/02—Manually-operated control
- H03G5/04—Manually-operated control in untuned amplifiers
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
この発明は、音声のトーンコントロール回路に
関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an audio tone control circuit.
最近テレビの音声多重番組が多くなり、それに
伴なうフユーチヤーアツプ、機能アツプが要求さ
れている。また、テレビ受像機のリモートコント
ロール化に伴ない、音声関係のリモートコントロ
ールも必要度が増している。 Recently, there has been an increase in the number of audio multiplexed programs on television, and accordingly there is a demand for increased functionality and functionality. Furthermore, as television receivers become increasingly remote-controlled, the need for audio-related remote control is increasing.
この発明は、集積回路化が容易な簡単な回路
で、高域,低域のブースト,カツトを直流的に行
なえるようにしたもので、リモートコントロール
化にも適するようにしたものである。 This invention is a simple circuit that can be easily integrated into a circuit, and is capable of boosting and cutting high and low frequencies using direct current, and is also suitable for remote control.
第1図はこの発明の回路の一例で、端子10よ
りの入力信号をそのまま加算器20に供給する。
また、端子10よりの入力信号をフイルタ31,
アンプ32及び利得制御回路33からなるブース
ト用信号路に供給し、その出力信号を加算器20
に供給する。さらに、端子10よりの入力信号を
フイルタ41,アンプ42及び利得制御回路43
からなるカツト用信号路に供給し、その出力信号
を加算器20に供給する。そして、加算器20
で、入力信号にブースト用信号路を通じた信号を
加算し、カツト用信号路を通じた信号を減算し、
端子60に出力信号を取り出す。そして、ボリユ
ーム50より得られる電圧Vcを利得制御回路3
3及び43に利得制御電圧として与える。 FIG. 1 shows an example of a circuit according to the present invention, in which an input signal from a terminal 10 is directly supplied to an adder 20.
In addition, the input signal from the terminal 10 is filtered through a filter 31,
It is supplied to a boost signal path consisting of an amplifier 32 and a gain control circuit 33, and its output signal is sent to an adder 20.
supply to. Furthermore, the input signal from the terminal 10 is passed through a filter 41, an amplifier 42 and a gain control circuit 43.
The output signal is supplied to the adder 20. And adder 20
, adds the signal passed through the boost signal path to the input signal, subtracts the signal passed through the cut signal path,
The output signal is taken out to the terminal 60. Then, the voltage V c obtained from the volume 50 is applied to the gain control circuit 3.
3 and 43 as gain control voltages.
この回路で、フイルタ31及び41をハイパス
フイルタにすれば、高域のブーストカツトができ
る。フイルタ31及び41をローパスフイルタに
すれば、低域のブースト,カツトができる。通
常、高域のブースト,カツトの特性としては第3
図に示すようなものが要求され、ブースト量は
10dB程度、減衰量は無限大の周波数で無限大に
される。そして、この発明の回路によれば、この
ような所要の特性を容易に得ることができる。 In this circuit, if the filters 31 and 41 are high-pass filters, it is possible to boost and cut the high frequency range. If the filters 31 and 41 are low-pass filters, it is possible to boost or cut low frequencies. Normally, the boost and cut characteristics of the high range are the 3rd type.
What is required is as shown in the figure, and the amount of boost is
The amount of attenuation is about 10 dB, and the amount of attenuation is made infinite at infinite frequencies. According to the circuit of the present invention, such required characteristics can be easily obtained.
すなわち、利得制御回路33は制御電圧Vcが
中心値Vpから零までの範囲のときには利得が零
になるように設定する。利得制御回路43は逆に
制御電圧Vcが中心値Vpから最大値2Vpまでの範囲
のときには利得が零になるように設定する。した
がつて、制御電圧Vcが中心値Vpのときには、利
得制御回路33及び43の出力信号はともに零
で、端子60には入力信号がそのまま得られ、周
波数特性は平担になる。 That is, the gain control circuit 33 is set so that the gain becomes zero when the control voltage V c is in the range from the center value V p to zero. Conversely, the gain control circuit 43 is set so that the gain becomes zero when the control voltage V c is in the range from the center value V p to the maximum value 2V p . Therefore, when the control voltage V c is at the center value V p , the output signals of the gain control circuits 33 and 43 are both zero, the input signal is obtained as is at the terminal 60, and the frequency characteristics are flat.
制御電圧Vcが中心値Vpから最大値2Vpに向けて
変化するときには利得制御回路33の利得が増加
し、最大値2Vpで利得が1になるようにする。し
たがつて、この状態では、アンプ32の利得を
A1とするとき、第4図に示すようにブースト用
信号路の利得がA1になるから、A1+1のハイブ
ーストになる。もちろん、A1>0である。 When the control voltage V c changes from the center value V p to the maximum value 2V p , the gain of the gain control circuit 33 increases, and the gain becomes 1 at the maximum value 2V p . Therefore, in this state, the gain of the amplifier 32 is
When A 1 is set, the gain of the boost signal path is A 1 as shown in FIG. 4, so a high boost of A 1 +1 is obtained. Of course, A 1 >0.
逆に制御電圧Vcが中心値V0から零に向けて変
化するときには利得制御回路43の利得が増加
し、零で利得が1になるようにする。したがつ
て、この状態では、アンプ42の利得をA2とす
るとき、第5図に示すようにカツト用信号路の利
得がA2になるから、1―A2のハイカツトになる。
0<A2≦1で、A2=1にすれば無限大の減衰量
にできる。 Conversely, when the control voltage V c changes from the center value V 0 toward zero, the gain of the gain control circuit 43 increases so that the gain becomes 1 at zero. Therefore, in this state, when the gain of the amplifier 42 is A2 , the gain of the cutting signal path is A2 as shown in FIG. 5, resulting in a high cut of 1- A2 .
If 0<A 2 ≦1 and A 2 =1, the amount of attenuation can be infinite.
低減のブースト,カツトについても、フイルタ
31及び41をローパスフイルタにすることによ
り、まつたく同様に行なうことができる。 Boosting and cutting can also be achieved in the same way by replacing the filters 31 and 41 with low-pass filters.
この回路によれば、ブースト方向,カツト方向
ともにコントロールカーブを自由に設定すること
ができるので、聴感上好ましい特性を容易に得る
ことができる。 According to this circuit, since the control curves can be freely set in both the boost direction and the cut direction, it is possible to easily obtain aurally preferable characteristics.
第2図の例のように、フイルタ31をブースト
用とカツト用に共用させることもできる。ただ
し、この場合は、ブーストとカツトの特性の対称
性が得られにくい。 As in the example shown in FIG. 2, the filter 31 can also be used for boosting and cutting. However, in this case, it is difficult to obtain symmetry between the boost and cut characteristics.
トレブルとバスをそれぞれ独立に行なうことが
できるようにするには、第6図に示すように、入
力信号をそのまま取り出す信号路を1本にして、
ハイパスフイルタ31H,アンプ32H及び利得
制御回路33Hからなる高域のブースト用信号路
と、ハイパスフイルタ41H,アンプ42H及び
利得制御回路43Hからなる高域のカツト用信号
路と、ローパスフイルタ31L,アンプ32L及
び利得制御回路33Lからなる低減のブースト用
信号路と、ローパスフイルタ41L,アンプ42
L及び利得制御回路43Lからなる低減のカツト
用信号路を並列して設ければよい。50Hはトレ
ブル用のボリユーム、50Lはバス用のボリユー
ムである。 In order to be able to perform treble and bass independently, as shown in Figure 6, there is only one signal path that takes out the input signal as is.
A high-frequency boost signal path consisting of a high-pass filter 31H, an amplifier 32H, and a gain control circuit 33H, a high-frequency cut signal path consisting of a high-pass filter 41H, an amplifier 42H, and a gain control circuit 43H, a low-pass filter 31L, and an amplifier 32L. and a reduction boost signal path consisting of a gain control circuit 33L, a low-pass filter 41L, and an amplifier 42.
It is sufficient to provide a reduction cutting signal path consisting of L and gain control circuit 43L in parallel. 50H is a treble volume, and 50L is a bass volume.
第7図はこの発明の回路の具体例で、トレブル
コントロールの場合である。信号源11よりの入
力信号が一方でトランジスタQ0にそのまま供給
される。ハイブーストのブロツクは、トランジス
タQ1〜Q8で構成される。ハイカツトのブロツク
は、トランジスタQ11〜Q18で構成される。 FIG. 7 shows a specific example of the circuit of the present invention, which is for treble control. On the one hand, the input signal from the signal source 11 is supplied as is to the transistor Q 0 . The high boost block consists of transistors Q1 to Q8 . The high-cut block consists of transistors Q11 to Q18 .
ここで、信号源11よりの入力信号が一方でト
ランジスタQ1のベースにはそのまま供給され、
他方でトランジスタQ2のベースには抵抗R1とコ
ンデンサC1からなるローパスフイルタを介して
供給されることにより、トランジスタQ1,Q2に
は高域成分の信号電流が流れる。そして、その信
号電流がトランジスタQ6を通じて取り出され、
高域成分の加算がなされる。 Here, the input signal from the signal source 11 is supplied as is to the base of the transistor Q1 ,
On the other hand, a high-frequency component signal current flows through the transistors Q 1 and Q 2 by being supplied to the base of the transistor Q 2 via a low-pass filter consisting of a resistor R 1 and a capacitor C 1 . Then, the signal current is taken out through transistor Q6 ,
High frequency components are added.
同様に、信号源11よりの入力信号が一方でト
ランジスタQ12のベースにはそのまま供給され、
他方でトランジスタQ11のベースには抵抗R2とコ
ンデンサC2からなるローパスフイルタを介して
供給されることにより、トランジスタQ12,Q11
には高域成分の信号電流が流れる。そして、その
信号電流がトランジスタQ16を通じて取り出さ
れ、高域成分の減算がなされる。 Similarly, the input signal from the signal source 11 is supplied as is to the base of the transistor Q12 ,
On the other hand, the base of transistor Q 11 is supplied via a low-pass filter consisting of resistor R 2 and capacitor C 2 , so that transistors Q 12 and Q 11
A high-frequency component signal current flows through. Then, the signal current is taken out through transistor Q16 , and the high frequency component is subtracted.
そして、制御電圧Vcが中心値V0より大きいと
きには、トランジスタQ7及びQ18がオン、トラン
ジスタQ8及びQ17がオフで、トランジスタQ6に電
流が流れ、トランジスタQ16に電流が流れず、ハ
イブーストになる。この場合、トランジスタQ7
及びQ8のエミツタ側の定電流源の電流I1によつて
利得が定められる。 When the control voltage V c is greater than the center value V 0 , transistors Q 7 and Q 18 are on, transistors Q 8 and Q 17 are off, current flows through transistor Q 6 , and no current flows through transistor Q 16 . , becomes high boost. In this case, transistor Q 7
The gain is determined by the current I1 of the constant current source on the emitter side of Q8 .
逆に制御電圧Vcが中心値V0より小さいときに
は、トランジススタQ8及びQ17がオン、トランジ
スタQ7及びQ18がオフで、トランジスタQ16に電
流が流れ、トランジスタQ6に電流が流れず、ハ
イカツトになる。この場合、トランジスタQ17及
びQ18のエミツタ側の定電流源の電流I2によつて
利得が定められる。 Conversely, when the control voltage V c is smaller than the center value V 0 , transistors Q 8 and Q 17 are on, transistors Q 7 and Q 18 are off, current flows through transistor Q 16 , and current flows through transistor Q 6 . It becomes high-cut. In this case, the gain is determined by the current I 2 of the constant current source on the emitter side of the transistors Q 17 and Q 18 .
この発明によれば、高域,低域のブースト,カ
ツトを直流的に1つのボリユームで行なうことが
できる。特に、コントロールカーブを自由に設定
することができるとともに、完全にフラツトな特
性を作ることができる。また、フイルタのコンデ
ンサを除いて集積回路化ができ、リモートコント
ロール化にも適する。 According to this invention, boosting and cutting of high and low frequencies can be performed using a single DC volume. In particular, the control curve can be set freely and completely flat characteristics can be created. In addition, it can be integrated into an integrated circuit by removing the filter capacitor, making it suitable for remote control.
第1図及び第2図はこの発明の回路の一例の系
統図、第3図〜第5図はその特性を示す図、第6
図はトレブルとパスを独立に行なう場合の系統
図、第7図は具体例の接続図である。
31及び41はフイルタ、33及び43は利得
制御回路である。
Figures 1 and 2 are system diagrams of an example of the circuit of the present invention, Figures 3 to 5 are diagrams showing its characteristics, and Figure 6 is a diagram showing the characteristics of the circuit.
The figure is a system diagram when treble and pass are performed independently, and FIG. 7 is a connection diagram of a specific example. 31 and 41 are filters, and 33 and 43 are gain control circuits.
Claims (1)
の差動増幅器と、ベースが各々上記第1、第2の
トランジスタのコレクタに接続されエミツタが互
いに接続された第3、第4のトランジスタと、第
5、第6のトランジスタで構成された第2の差動
増幅器と、ベースが各々上記第5、第6のトラン
ジスタのコレクタに接続されエミツタが互いに接
続された第7、第8のトランジスタと、上記第
3、第4のトランジスタのエミツタと上記第7、
第8のトランジスタのエミツタに各々接続され、
上記第3、第4のトランジスタのエミツタ電流と
上記第7、第8のトランジスタのエミツタ電流と
を差動的に制御する第1、第2の利得制御回路
と、該第1、第2の利得制御回路に共通の制御電
圧を供給するボリユームと、コレクタが上記第
4、第8のトランジスタのコレクタに接続され、
ベースが上記第1、第2、第5、第6のトランジ
スタのベースに接続された第9のトランジスタ
と、フイルター回路とを有し、 入力信号を上記第1、第6、第9のトランジス
タのベースに供給するとともに上記フイルター回
路を介して上記第2、第5のトランジスタのベー
スに供給し、上記第9のトランジスタのコレクタ
より出力信号を得、上記制御電圧の大きさによつ
て上記出力信号の周波数特性を制御するとともに
該周波数特性の制御モードを切換えるようにした
トーンコントロール回路。[Claims] 1. A first transistor composed of a first transistor and a second transistor.
a differential amplifier, third and fourth transistors whose bases are connected to the collectors of the first and second transistors and whose emitters are connected to each other, and a fifth and sixth transistor. a differential amplifier; seventh and eighth transistors whose bases are connected to the collectors of the fifth and sixth transistors, respectively, and whose emitters are connected to each other; emitters of the third and fourth transistors and seventh and eighth transistors; 7,
each connected to the emitter of the eighth transistor,
first and second gain control circuits that differentially control the emitter currents of the third and fourth transistors and the emitter currents of the seventh and eighth transistors; and a volume supplying a common control voltage to the control circuit and a collector connected to the collectors of the fourth and eighth transistors;
a ninth transistor whose base is connected to the bases of the first, second, fifth, and sixth transistors; and a filter circuit; The output signal is supplied to the base of the second and fifth transistors via the filter circuit, and an output signal is obtained from the collector of the ninth transistor. A tone control circuit that controls the frequency characteristics of the frequency characteristics and switches the control mode of the frequency characteristics.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17079079A JPS5696518A (en) | 1979-12-29 | 1979-12-29 | Tone control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17079079A JPS5696518A (en) | 1979-12-29 | 1979-12-29 | Tone control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5696518A JPS5696518A (en) | 1981-08-04 |
| JPS6336563B2 true JPS6336563B2 (en) | 1988-07-20 |
Family
ID=15911403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17079079A Granted JPS5696518A (en) | 1979-12-29 | 1979-12-29 | Tone control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5696518A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56138147U (en) * | 1980-03-21 | 1981-10-19 | ||
| US4739514A (en) * | 1986-12-22 | 1988-04-19 | Bose Corporation | Automatic dynamic equalizing |
| ES2082056T3 (en) * | 1991-07-31 | 1996-03-16 | Siemens Ag | FILTER WITH ADJUSTABLE FLANGE SLOPE. |
| JP4937055B2 (en) * | 2007-09-18 | 2012-05-23 | オンセミコンダクター・トレーディング・リミテッド | Sound quality adjustment circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687907A (en) * | 1979-12-19 | 1981-07-17 | Matsushita Electric Ind Co Ltd | Adjuster of sound quality |
-
1979
- 1979-12-29 JP JP17079079A patent/JPS5696518A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5696518A (en) | 1981-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3725583A (en) | Volume and tone control for multi-channel audio systems | |
| JP3316038B2 (en) | Frequency tuning system for operational transconductance amplifier-capacitor pairs | |
| JPS6336564B2 (en) | ||
| US4404529A (en) | Lowpass filter with electronic control of cutoff and resonance | |
| JPH06224689A (en) | Rc filter for low-frequency and extremely low-frequency application devices | |
| US4390746A (en) | Stereo signal demodulator having an improved separation characteristic | |
| JPS6336563B2 (en) | ||
| EP0531163B1 (en) | Audio amplifier | |
| JPH05167353A (en) | Frequency mixer circuit | |
| US5028883A (en) | Tone controller for attenuating noise in the signal generated by receiver from weak electric field, and receiver having the tone controller | |
| US5107134A (en) | Matrix circuit of fm stereo multiplex demodulation circuit | |
| JPS6247017B2 (en) | ||
| JP2932534B2 (en) | State variable circuit | |
| JP3349550B2 (en) | Filter circuit | |
| KR840001205B1 (en) | Toon control circuit | |
| JPS6214763Y2 (en) | ||
| JP3012741B2 (en) | FM / AM receiving circuit | |
| JPH063857B2 (en) | Variable emphasis circuit | |
| JPH0760987B2 (en) | Frequency characteristic adjustment circuit | |
| JPH03768Y2 (en) | ||
| JPS6054503A (en) | Even-order high frequency multiplier circuit | |
| JPH0516697B2 (en) | ||
| JPS6034289B2 (en) | gain control device | |
| JPH07183746A (en) | Emphasis/deemphasis circuit | |
| JPS6228103Y2 (en) |