JPS6337540B2 - - Google Patents
Info
- Publication number
- JPS6337540B2 JPS6337540B2 JP56191814A JP19181481A JPS6337540B2 JP S6337540 B2 JPS6337540 B2 JP S6337540B2 JP 56191814 A JP56191814 A JP 56191814A JP 19181481 A JP19181481 A JP 19181481A JP S6337540 B2 JPS6337540 B2 JP S6337540B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- bits
- clock
- diversity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Mobile Radio Communication Systems (AREA)
- Radio Transmission System (AREA)
Description
【発明の詳細な説明】
(技術分野)
この発明は、マルチパスフエージング等により
符号誤り率特性が著しく劣化するデイジタル移動
通信において、伝送特性の改善を図るために用い
るダイバーシテイ通信方式に関する。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a diversity communication system used to improve transmission characteristics in digital mobile communications where bit error rate characteristics are significantly degraded due to multipath fading and the like.
(背景技術)
ダイバーシテイ通信方式は、互いに受信信号レ
ベルの変動の相関が低い複数の通信路(ダイバー
シテイ枝)を設定し、これらの出力を選択あるい
は合成することにより信号レベルの変動幅を小さ
くし、伝送特性の改善を図る通信方式である。(Background technology) Diversity communication systems set up multiple communication channels (diversity branches) with low correlation in received signal level fluctuations, and reduce the width of signal level fluctuations by selecting or combining the outputs of these channels. This is a communication method that aims to improve transmission characteristics.
従来のデイジタル移動通信における、ダイバー
シテイ通信方式で用いられる受信装置は第1図に
示すように、基地局または移動機からの電波をア
ンテナA1〜Anのm本のアンテナで受信し、その
受信電波はそれぞれ受信機B1〜Bnに入力される。
受信機では受信信号を検波しその出力を合成回路
11に出力すると共に、受信レベルを示す信号
(以下、受信レベル信号と呼ぶ)を合成制御回路
12に出力する。合成制御回路12は受信レベル
信号に基づいて検波出力信号の合成係数を決定
し、合成回路11に出力する。合成回路11は各
検波出力信号に合成係数を乗じた後、これらを合
成し、合成信号を識別判定回路13及びクロツク
再生回路14に出力する。クロツク再生回路14
で作られる再生クロツクに基づき識別判定回路1
3は合成信号の識別判定を行い、復調信号を出力
端子15に出力する。 As shown in Figure 1, a receiving device used in a diversity communication system in conventional digital mobile communication receives radio waves from a base station or a mobile device using m antennas A 1 to A n . The received radio waves are input to receivers B1 to Bn , respectively.
The receiver detects the received signal and outputs its output to the synthesis circuit 11, and also outputs a signal indicating the reception level (hereinafter referred to as a reception level signal) to the synthesis control circuit 12. The synthesis control circuit 12 determines a synthesis coefficient for the detected output signal based on the received level signal and outputs it to the synthesis circuit 11. The synthesis circuit 11 multiplies each detection output signal by a synthesis coefficient, synthesizes these signals, and outputs a synthesized signal to the identification determination circuit 13 and the clock recovery circuit 14. Clock regeneration circuit 14
Identification judgment circuit 1 based on the regenerated clock generated by
3 performs identification judgment on the composite signal and outputs the demodulated signal to the output terminal 15.
互いに受信信号強度の変動の相関が低いアンテ
ナA1〜Anを得る方法としては、従来、)互い
に半波長程度以上に距離を隔てて複数のアンテナ
を設置する空間ダイバーシテイ方式、)互いに
異なる偏波を受信する複数のアンテナを用いる偏
波ダイバーシテイ方式などがあるが、これらの方
法ではいずれも複数のアンテナ及び受信機を必要
としていた。 Conventionally, methods for obtaining antennas A 1 to A n that have low correlation in fluctuations in received signal strength are: a) spatial diversity method in which multiple antennas are installed at a distance of about half a wavelength or more from each other; There are polarization diversity methods that use multiple antennas to receive waves, but all of these methods require multiple antennas and receivers.
また、互いに異なる周波数の複数の搬送波を用
い、これらをダイバーシテイ枝として用いる周波
数ダイバーシテイ方式もあるが、この方式では複
数の搬送波を送信するために複数の送信機を必要
とする。このため、従来のダイバーシテイ通信方
式では、移動機及び基地局設備が大規模なものと
なり、移動通信で重要な装置の小形化、経済化に
反するという欠点があつた。 There is also a frequency diversity method that uses a plurality of carrier waves of different frequencies and uses these as diversity branches, but this method requires a plurality of transmitters to transmit the plurality of carrier waves. Therefore, in the conventional diversity communication system, the mobile equipment and the base station equipment are large-scale, which is disadvantageous in that it is contrary to the miniaturization and economicalization of equipment that is important in mobile communication.
(発明の要約)
本発明はこのような欠点を除去するために、符
号を一定時間間隔で2回以上インターレース送信
し、受信側にて各回の符号をそれぞれの受信レベ
ルに応じて選択・合成することにより、きわめて
高い信頼度を持つ伝送路を1個のアンテナ、送受
信装置、周波数だけで構成できるようにしたもの
で、以下図面について詳細に説明する。(Summary of the Invention) In order to eliminate such drawbacks, the present invention interlacedly transmits codes two or more times at regular time intervals, and selects and combines the codes each time on the receiving side according to the respective reception levels. As a result, a highly reliable transmission path can be constructed using only one antenna, transmitter/receiver, and frequency.The drawings will be described in detail below.
(実施例)
第2図は本発明の時間ダイバーシテイ通信方式
における送受信信号の時間割当て方法の実施例で
ある。なお、簡単のためインターレース送信回数
は2回の場合について説明する。(Embodiment) FIG. 2 is an embodiment of a method for allocating time for transmitted and received signals in the time diversity communication system of the present invention. For the sake of simplicity, a case will be described in which the number of interlaced transmissions is two.
符号化された音声信号やフアクシミリ信号等の
伝送すべき信号のデータ系列20を{ai}(iは
整数)、実際に送信機から送出される信号のデー
タ系列21を{bj}(jは整数)、受信装置から出
力される復調出力信号のデータ系列22を{ci}
と表現する。{ai}はクロツク周波数cのデータ
系列であり、インターレース回数がN回のとき
{bj}のクロツク周波数c′はNcに設定する必要
がある。本実施例では2回であるため、c′=2c
としてある。{ai}は後述する送信装置内の符号
器において次の様に{bj}へと符号化される。
{bj}の偶数タイムスロツト{b2i}には、そのと
き入力されているデータ{ai}がそのまま割当て
られる。即ちb2i=aiとする。一方、{bj}の奇数
タイムスロツト{b2i-1}にはインターレース送信
されるnビツト遅延データ{ai-o}が割当てられ
る。即ちb2i-1=ai-oとする。遅延量nビツトはフ
エージングの半周期程度以上の任意の値に設定す
る。このようにして、{ai}はインターレース配
置された後、送出される。以上の様な符号化を行
うと図に示すようにa1はb2及びb2o+1のタイムス
ロツトに割当てられ、b2o+1の両隣りb2o,b2o+2に
はそれぞれao,ao+1が割当てられ、遅延無しと遅
延有りのデータが交互に送信される。 The data sequence 20 of the signal to be transmitted, such as an encoded voice signal or facsimile signal, is {a i } (i is an integer), and the data sequence 21 of the signal actually sent from the transmitter is {b j } (j is an integer), and the data sequence 22 of the demodulated output signal output from the receiving device is {c i }
Expressed as. {a i } is a data series of clock frequency c, and when the number of interlaces is N, the clock frequency c' of {b j } must be set to Nc. In this example, it is twice, so c′=2c
It is as follows. {a i } is encoded into {b j } in the following manner by an encoder in the transmitting device, which will be described later.
The data {a i } input at that time is assigned as is to the even time slot {b 2i } of {b j }. That is, b 2i =a i . On the other hand, n-bit delay data {a io } to be interlace transmitted is assigned to odd time slot {b 2i-1 } of {b j }. That is, b 2i-1 = a io . The delay amount n bits is set to an arbitrary value equal to or more than about half a period of fading. In this way, {a i } is interlaced and then sent out. When the above encoding is performed , as shown in the figure, a 1 is assigned to the time slots of b 2 and b 2o+1 , and a o is assigned to b 2o and b 2o+2 on both sides of b 2o+1, respectively. , a o+1 are assigned, and data without delay and data with delay are transmitted alternately.
一方、受信装置では受信機検波出力から{bj}、
クロツク再生回路出力から2cの周波数の再生ク
ロツクが得られ、各クロツクタイミングでのデー
タbjは2o-1ビツト以前に得られたデータbj-(2o-1)と
各々の受信レベルに応じて合成され、識別判定回
路を通つた後復調データ出力{ci}となる。{ci}
は互いに符号誤り率の相関が低い2個のデータbj
とbj-2o-1から選択・合成されて得られるため、
{ai}をそのまま伝送した場合よりも低い付号誤
り率が得られる。{bj}の組合せとしては、図か
らもわかるように偶数タイムスロツト、及び奇数
タイムスロツトの2通りの組合せがあり、後述す
る組合せ検出回路でいずれが正しい組合せかを検
出する。 On the other hand, in the receiving device, {b j },
A recovered clock with a frequency of 2c is obtained from the clock recovery circuit output, and the data b j at each clock timing is the same as the data b j -(2o-1) obtained before 2 o-1 bits and each reception level. The data are synthesized accordingly, and after passing through an identification/determination circuit, become demodulated data output {c i }. {c i }
are two pieces of data b j whose bit error rates have low correlation with each other
Since it is obtained by selecting and synthesizing from and b j-2o-1 ,
A lower coding error rate can be obtained than when {a i } is transmitted as is. As can be seen from the figure, there are two combinations of {b j }: even time slots and odd time slots, and a combination detection circuit described later detects which combination is correct.
以上の説明は2回インターレース送信の場合に
ついて述べたが、一般にN回インターレース送信
の場合には、{bj}がクロツク周波数Ncの信号
系列となり、{ai}の1ビツト分の時間内にNビ
ツトのタイムスロツトを持つ。各タイムスロツト
にはai,ai-o,ai-2o,…,ai-(N-1)oのNビツトが入
り、受信側ではN通りのNビツトからなるタイム
スロツトの組合せの中から正しい組合せを検出し
復調する。この組合せ検出は、N通りの組合せの
うち最も組合せ内のNビツトの一致度の高い組合
せを選ぶという方法により実現できる。正しい組
合せ以外の組合せでは異なるデータビツトの組合
せとなるため、0と1がランダムに組も合わされ
一致度が高くなることはなく、組合せ検出を誤る
ことは少なく、かつ一度引込めばクロツク同期が
はずれない限り、組合せ検出がはずれることもな
い。また、組合せ検出が正しく動作するまでの過
渡時間には、{bj}をNビツトおきにサンプルし、
{ci}とすることによつて正しい復調出力が得ら
れる。従つて本発明はきわめて安定な、かつ高信
頼度の動作が期待できる。 The above explanation has been given for the case of two-time interlaced transmission, but in general, in the case of N-time interlaced transmission, {b j } becomes a signal sequence of clock frequency Nc, and is transmitted within the time of one bit of {a i }. It has a time slot of N bits. Each time slot contains N bits a i , a io , a i-2o , ..., a i-(N-1)o , and the receiving side selects one of the N combinations of time slots consisting of N bits. Detect and demodulate the correct combination. This combination detection can be realized by selecting the combination with the highest degree of matching among the N bits among N combinations. Combinations other than the correct combination result in different combinations of data bits, so 0s and 1s will not be combined randomly and the degree of matching will not be high, and it is unlikely that the combination will be detected incorrectly. Unless otherwise specified, the combination detection will not fail. Also, during the transient time until the combination detection works correctly, {b j } is sampled every N bits,
By setting {c i }, a correct demodulated output can be obtained. Therefore, the present invention can be expected to operate extremely stable and with high reliability.
第3図は本発明の時間ダイバーシテイ通信方式
における送受信系の一実施例である。端子30か
ら入力された送信信号は符号器31でN回くり返
しのインターレース信号に変換された後、変調器
32に搬送波発生器から出力される搬送波信号と
ともに加えられ、NSK等の変調を受け電力増幅
器33で所要送信電力にまで増幅されて、送信ア
ンテナ35から送出される。受信アンテナ40で
受信された電波は受信機41で検波され展開回路
42及びクロツク再生回路14に入力される。展
開回路ではインターレース信号から各タイムスロ
ツトに割当てられたN個のデータを取り出し、合
成回路43に出力する。合成回路は各タイムスロ
ツトにおける受信レベルに応じた合成係数を合成
制御回路44から受けとり、N個のデータを選
択・合成し合成信号を出力する。合成信号は識別
判定回路13で識別判定され、復調信号を出力端
子45に出力する。 FIG. 3 shows an embodiment of a transmitting/receiving system in the time diversity communication system of the present invention. The transmission signal input from the terminal 30 is converted into an interlaced signal repeated N times by the encoder 31, and then applied to the modulator 32 together with the carrier signal output from the carrier wave generator, where it is modulated by NSK or the like and sent to the power amplifier. 33, the signal is amplified to the required transmission power and sent out from the transmitting antenna 35. Radio waves received by the receiving antenna 40 are detected by the receiver 41 and input to the expansion circuit 42 and the clock regeneration circuit 14. The expansion circuit extracts N pieces of data assigned to each time slot from the interlaced signal and outputs them to the synthesis circuit 43. The combining circuit receives a combining coefficient corresponding to the reception level in each time slot from the combining control circuit 44, selects and combines N pieces of data, and outputs a combined signal. The composite signal is discriminated by a discrimination circuit 13 and a demodulated signal is outputted to an output terminal 45.
このように本発明ではN回くり返しのインター
レース信号をN枝のダイバーシテイ枝からの出力
信号として用いこれらをその受信レベルに応じて
選択合成することにより、符号誤り率特性の改善
を図ることがきる。しかも1台の送受信機、送受
信アンテナでダイバーシテイ通信方式が構成で
き、小形でかつ経済的なシステムが実現できる。 In this way, in the present invention, the bit error rate characteristics can be improved by using the interlaced signal repeated N times as the output signal from the N diversity branches and selectively combining them according to the reception level. . Moreover, a diversity communication system can be configured with a single transmitter/receiver and transmitting/receiving antenna, making it possible to realize a compact and economical system.
また、くり返し回数Nを大きく設定するほど符
号誤り率特性の改善度を大きくとれるため、フア
クシミリやデータ通信など高い信頼度の伝送路を
必要とする通信に対しても容易に適用できる。 Furthermore, the larger the number of repetitions N is set, the greater the degree of improvement in the bit error rate characteristic can be achieved, so it can be easily applied to communications that require highly reliable transmission paths, such as facsimile and data communications.
第4図は、第3図に示した本発明の実施例中の
符号器31の一構成例である。入力端子30から
入力された送信データは、(N−1)個のnビツ
トシフトレジスタ54〜56を通してN個の入力
端子を持つゲート回路57に加えられる。シフト
レジスタは送信クロツク(周波数c)でシフトさ
れる。ゲート回路は、周波数Ncの高速クロツク
に基づいてN個の入力を順次切り替え、符号器出
力信号を出力端子53に出力する。なお、送信デ
ータと高速クロツクの同期をとるために、分周器
58において高速クロツクをN分周し、送信クロ
ツクを出力端子52に出力する。このように、シ
フトレジスタ、ゲート回路を用いることにより、
N回インターレース信号が得られる。 FIG. 4 shows an example of the configuration of the encoder 31 in the embodiment of the present invention shown in FIG. Transmission data input from the input terminal 30 is applied to a gate circuit 57 having N input terminals through (N-1) n-bit shift registers 54 to 56. The shift register is shifted by the transmit clock (frequency c). The gate circuit sequentially switches N inputs based on a high speed clock of frequency Nc and outputs an encoder output signal to an output terminal 53. In order to synchronize the transmission data and the high-speed clock, the frequency of the high-speed clock is divided by N in the frequency divider 58, and the transmission clock is outputted to the output terminal 52. In this way, by using shift registers and gate circuits,
An N-times interlaced signal is obtained.
第5図は、第3図に示した本発明の実施例中の
展開回路42、合成回路43、合成制御回路44
の一構成例である。入力端子62から入力された
受信レベル信号は遅延回路70〜72を通つた
後、インターレース信号の各ビツトに対応するN
個の受信レベル信号として合成制御信号発生回路
73に加えられる。合成制御信号発生回路は予め
定められたアルゴリズムに従つて受信レベルに応
じた合成係数を求め、合成制御信号7として合成
回路43に出力する。一方、受信機検波出力は受
信信号入力端子60から入力され、(N−1)個
のnビツトシフトレジスタ65〜67を通してN
個の入力端子を持つ組合せ検出回路68及び合成
回路43に加えられる。組合せ検出回路ではN個
のタイムスロツトの組合せのうち、正しい組合せ
を検出し、このタイミングを示すリセツト信号を
分周器69に出力する。分周器はこのリセツトタ
イミングを用いて入力端子61から入力された再
生クロツクをN分周し、後述する合成回路出力信
号に同期した受信クロツク8を合成回路43及び
出力端子64に出力する。合成回路は受信クロツ
クタイミングにおいて、N個の受信信号を合成制
御信号7に基づき合成して、合成回路出力信号9
を出力端子63に出力する。上記の説明からわか
るように、この図の回路はN個のタイムスロツト
においてインターレース送信された信号を各々の
受信レベルに応じて合成するので、合成出力信号
は合成する前のいずれの信号よりも低い符号誤り
率を持つこととなる。 FIG. 5 shows an expansion circuit 42, a synthesis circuit 43, and a synthesis control circuit 44 in the embodiment of the present invention shown in FIG.
This is an example of a configuration. The received level signal input from the input terminal 62 passes through delay circuits 70 to 72, and then outputs the N signal corresponding to each bit of the interlaced signal.
The received level signals are applied to the composite control signal generation circuit 73 as individual reception level signals. The synthesis control signal generation circuit determines a synthesis coefficient according to the reception level according to a predetermined algorithm, and outputs it to the synthesis circuit 43 as a synthesis control signal 7. On the other hand, the receiver detection output is inputted from the received signal input terminal 60 and passed through (N-1) n-bit shift registers 65 to 67.
It is added to a combination detection circuit 68 and a combination circuit 43 having input terminals. The combination detection circuit detects a correct combination among the N time slot combinations and outputs a reset signal indicating this timing to the frequency divider 69. Using this reset timing, the frequency divider divides the frequency of the reproduced clock input from the input terminal 61 by N, and outputs the reception clock 8 synchronized with the synthesis circuit output signal, which will be described later, to the synthesis circuit 43 and the output terminal 64. The combining circuit combines the N received signals based on the combining control signal 7 at the receiving clock timing, and generates the combining circuit output signal 9.
is output to the output terminal 63. As can be seen from the above explanation, the circuit shown in this figure combines the interlace transmitted signals in N time slots according to the reception level of each, so the combined output signal is lower than any of the signals before combining. This results in a bit error rate.
以上説明したように、本発明の時間ダイバーシ
テイ通信方式は従来のダイバーシテイ通信方式に
比べ、)送受信機、送受信アンテナが一台で済
む、)構成上余分に必要となると考えられる回
路は第4図、第5図の回路であるが、これらは殆
んどデイジタル回路で構成でき、LSI化により小
形・経済化が容易である、)フレーム同期を必
要とせず通信システムの安定性が良い、)イン
ターレース回数を変化させることにより所要符号
誤り率を得られるため、符号化された音声信号の
みならず、フアクシミリ、データ通信等にも容易
に適用できるなど多くの利点を有する。 As explained above, compared to the conventional diversity communication method, the time diversity communication method of the present invention requires only one transmitter/receiver and one transmitting/receiving antenna. The circuits shown in Figures 1 and 5 can be constructed almost entirely from digital circuits, and can be easily made smaller and more economical by converting them to LSI.) They do not require frame synchronization and the communication system has good stability.) Since the required bit error rate can be obtained by changing the number of interlaces, it has many advantages such as being easily applicable not only to encoded audio signals but also to facsimile, data communications, etc.
(発明の効果)
以上説明したように、本発明の時間ダイバーシ
テイ通信方式はデイジタル移動通信において異な
る時刻に受信された信号の符号誤り率特性が互い
に低相関であることを利用し、これらの信号をダ
イバーシテイ枝とみなして選択あるいは合成する
ダイバーシテイ通信方式であるから、きわめて良
好な伝送特性を有するデイジタル移動通信システ
ムが単一のアンテナ系、送受信装置、周波数で構
成でき、移動通信で不可欠の条件である装置の小
形・経済化を図れること、ダイバーシテイ回路が
殆んどデイジタル回路で構成できるためLSI化に
適していること、通常の音声通信のみならずフア
クシミリ等の画像通信及びデータ通信など高品質
の伝送路を必要とする通信に対しても、信号の繰
返し回数を所要品質が得られる値に設定すること
により容易に適用できること、などの利点があ
る。(Effects of the Invention) As explained above, the time diversity communication system of the present invention takes advantage of the fact that the bit error rate characteristics of signals received at different times in digital mobile communication have a low correlation with each other. Since this is a diversity communication method that selects or combines the following diversity branches, it is possible to construct a digital mobile communication system with extremely good transmission characteristics using a single antenna system, transmitter/receiver, and frequency, which is essential for mobile communication. The requirements are that the equipment can be made smaller and more economical, and that the diversity circuit can be constructed mostly of digital circuits, making it suitable for LSI implementation.In addition to normal voice communications, it also supports image communications such as facsimile, and data communications. This method has the advantage that it can be easily applied to communications that require a high-quality transmission path by setting the number of signal repetitions to a value that provides the required quality.
第1図は従来のダイバーシテイ通信方式用受信
機の構成を示すブロツク図、第2図は送受信信号
の時間割当て構成例を示す図、第3図は本発明に
よる時間ダイバーシテイ通信方式における送受信
装置の一実施例の構成を示すブロツク図、第4図
は符号器の一構成例を示すブロツク図、第5図は
展開回路、合成制御回路及び合成回路の一構成例
を示すブロツク図である。
A1〜An…アンテナ、B1〜Bn…受信機、11…
合成回路、12…合成制御回路、13…識別判定
回路、14…クロツク再生回路、15…復調信号
出力端子、16…再生クロツク出力端子、20…
送信データ系列、21…符号器出力信号、22…
復合器出力信号、3…送信装置、4…受信装置、
30…送信データ入力端子、31…符号器、32
…変調器、33…電力増幅器、34…搬送波発生
器、35…送信アンテナ、40…受信アンテナ、
41…受信機、42…展開回路、43…合成回
路、44…合成制御回路、45…復調信号出力端
子、51…高速クロツク入力端子、52…送信ク
ロツク出力端子、53…符号器出力端子、54〜
56…シフトレジスタ、57…ゲート回路、58
…分周器、60…受信信号入力端子、61…再生
クロツク入力端子、62…受信レベル入力端子、
63…合成回路出力信号端子、64…受信クロツ
ク出力端子、65〜67…シフトレジスタ、68
…組合せ検出回路、69…分周器、6…リセツト
信号、7…合成制御信号、8…受信クロツク、9
…合成回路出力信号、70〜72…遅延回路、7
3…合成制御信号発生回路。
FIG. 1 is a block diagram showing the configuration of a conventional receiver for diversity communication system, FIG. 2 is a diagram showing an example of time allocation configuration of transmitted and received signals, and FIG. 3 is a transmitting/receiving device in time diversity communication system according to the present invention. FIG. 4 is a block diagram showing an example of the structure of an encoder, and FIG. 5 is a block diagram showing an example of the structure of an expansion circuit, a synthesis control circuit, and a synthesis circuit. A 1 to A n ...Antenna, B 1 to B n ... Receiver, 11...
Synthesis circuit, 12...Synthesis control circuit, 13...Identification determination circuit, 14...Clock regeneration circuit, 15...Demodulated signal output terminal, 16...Regenerated clock output terminal, 20...
Transmission data sequence, 21... Encoder output signal, 22...
Decoder output signal, 3... transmitting device, 4... receiving device,
30... Transmission data input terminal, 31... Encoder, 32
...Modulator, 33...Power amplifier, 34...Carrier wave generator, 35...Transmission antenna, 40...Reception antenna,
41...Receiver, 42...Development circuit, 43...Composition circuit, 44...Composition control circuit, 45...Demodulated signal output terminal, 51...High speed clock input terminal, 52...Transmission clock output terminal, 53...Encoder output terminal, 54 ~
56...Shift register, 57...Gate circuit, 58
... Frequency divider, 60... Received signal input terminal, 61... Regenerated clock input terminal, 62... Received level input terminal,
63...Composition circuit output signal terminal, 64...Reception clock output terminal, 65-67...Shift register, 68
...Combination detection circuit, 69...Frequency divider, 6...Reset signal, 7...Composition control signal, 8...Reception clock, 9
...Synthesizing circuit output signal, 70-72...Delay circuit, 7
3...Composition control signal generation circuit.
Claims (1)
バーシテイを行うデイジタル移動通信において、
送信側では入力デイジタル信号列AをN倍に速度
変換して信号列Bを生成し、該信号列Bは前記信
号列Aのあるビツトaiに対応するタイムスロツト
の(bi1,…,biN)が前記信号列Aのaiからnビ
ツトごとの前のビツトにより(ai-(N-1)o,…,ai)
となるようにインターレースされて送信され、受
信側では受信した信号列Bのnビツト毎にN個の
ビツトとその時点の受信レベルを検出し、このN
個のビツトを各々のダイバーシテイ枝に現われる
受信ビツトとして前記受信レベルに応じて重み付
け合成するか又は最大受信レベルのビツトを選択
すると共に、この合成または選択したビツトを
1/Nに速度変換することを特徴とする時間ダイ
バーシテイ通信方式。1 In digital mobile communication that performs time diversity with N branches (N is a positive integer of 2 or more),
On the transmitting side, the input digital signal sequence A is speed-converted by N times to generate a signal sequence B, and this signal sequence B is generated from the timeslot (b i1 ,..., b iN ) is determined by every n bits before a i of the signal sequence A (a i-(N-1)o ,..., a i )
The receiving side detects N bits and the reception level at that time for every n bits of the received signal sequence B.
The bits appearing in each diversity branch are weighted and combined according to the reception level, or the bit with the maximum reception level is selected, and the speed of this combination or the selected bit is converted to 1/N. A time diversity communication method featuring:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19181481A JPS5895446A (en) | 1981-12-01 | 1981-12-01 | Time diversity communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19181481A JPS5895446A (en) | 1981-12-01 | 1981-12-01 | Time diversity communication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5895446A JPS5895446A (en) | 1983-06-07 |
| JPS6337540B2 true JPS6337540B2 (en) | 1988-07-26 |
Family
ID=16280962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19181481A Granted JPS5895446A (en) | 1981-12-01 | 1981-12-01 | Time diversity communication system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895446A (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6081938A (en) * | 1983-10-12 | 1985-05-10 | Nec Corp | Diversity reception system |
| JPS62117422A (en) * | 1985-11-18 | 1987-05-28 | Nippon Telegr & Teleph Corp <Ntt> | Sound encoding system |
| US4856025A (en) * | 1985-12-26 | 1989-08-08 | Matsushita Electric Industrial Co., Ltd. | Method of digital signal transmission |
| JP2672506B2 (en) * | 1987-04-06 | 1997-11-05 | 株式会社東芝 | Digital wireless communication system |
| JP2572765B2 (en) * | 1987-05-19 | 1997-01-16 | 日本電信電話株式会社 | Transmission path diversity transmission method |
| JP2907104B2 (en) * | 1996-03-27 | 1999-06-21 | 日本電気株式会社 | Time diversity communication method and communication device |
| JP4152370B2 (en) * | 2004-09-28 | 2008-09-17 | 三洋電機株式会社 | Diversity method and apparatus |
| JP5799702B2 (en) * | 2011-09-21 | 2015-10-28 | 日本電気株式会社 | Wireless communication system, receiver, frame synchronization method, and program |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011862B2 (en) * | 1977-06-09 | 1985-03-28 | 日本電気株式会社 | signal detection circuit |
-
1981
- 1981-12-01 JP JP19181481A patent/JPS5895446A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5895446A (en) | 1983-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2532835B2 (en) | Circuitry for synchronizing receivers in a digital multiplex system. | |
| JP3135417B2 (en) | Broadcasting system, broadcast transmitting / receiving system and broadcast receiver | |
| US5859842A (en) | Antenna diversity techniques | |
| JP3224541B2 (en) | Data signal multiplexing method and apparatus | |
| JPH0799511A (en) | Coding modulation system | |
| JPS609239A (en) | Code transmission system | |
| JP2572765B2 (en) | Transmission path diversity transmission method | |
| US3777062A (en) | Transmission system for a time-divisional multiplex psk signal | |
| JPS6337540B2 (en) | ||
| JP3336836B2 (en) | Synchronization determination circuit, demodulator and communication system | |
| WO1999038271A1 (en) | System for discrete data transmission with noise-like, broadband signals | |
| JPH09261209A (en) | Time diversity communication method and communication equipment | |
| EP0793370B1 (en) | Phase ambiguity resolution circuit for BPSK communication system | |
| JP2693758B2 (en) | Frame pulse generation method | |
| US6075793A (en) | High efficiency spread spectrum system and method | |
| JPH08298498A (en) | Multi-carrier transmitter and receiver | |
| JPS6342456B2 (en) | ||
| JPH11331133A (en) | Bidirectional digital transmission method and apparatus | |
| JPH11177528A (en) | Hierarchical delay multiplex spread spectrum communication equipment | |
| JP2778509B2 (en) | Time diversity communication method and device | |
| CN112910532B (en) | Multi-antenna receiving system and method for PCMFM | |
| JPS61101134A (en) | Diversity reception method | |
| JPS6342457B2 (en) | ||
| JPS58177048A (en) | Diversity communication system | |
| JP2787793B2 (en) | Spread spectrum communication system |