JPS6338734B2 - - Google Patents

Description

請求の範囲 １ デイジタル通信ネツトワーク中の送信源から
のデータ信号およびクリア信号を受信し、これら
の信号を２つの異なる転送先のうちのひとつに伝
送する選択スイツチであつて、前記スイツチは、 前記送信源からの前記データ信号および前記ク
リア信号を受信する入力ポート、 それぞれが前記入力ポートからの前記データ信
号および前記クリア信号を受信するに適した２個
の出力ポート、 後の伝送のために、２つの出力ポートのうちの
いずれが選ばれるべきかを特定するルーチン・ビ
ツト信号に続いて、前記データ信号を受信し、前
記出力ポートのうちの対応する１つに信号を送り
出す選択回路手段、および 前記送信源からの前記クリア信号を受信し、前
記出力ポートと前記選択回路手段とをリセツトす
るクリア回路手段、を備える、選択スイツチ。 ２ 前記クリア回路手段は、それぞれのポートお
よび選択回路手段がアイドル状態にないときに、
前記クリア信号を、事前に選択された出力ポート
に伝送する、請求の範囲第１項記載の選択スイツ
チ。 ３ 前記選択回路手段は、受信されたルーチン信
号の最初のビツトに基づいて選択を行なうように
され、その最初のビツトは、その後に消され、残
りのルーチン信号およびデータは後の伝送のため
に選ばれた出力ポートに伝送される、請求の範囲
第１項記載の選択スイツチ。 ４ 前記入力ポートと前記出力ポートとは、複数
の入力およびひとつの出力を持つコンセンサス・
ゲート手段を含み、その入力のすべてが他の状態
に変化した場合にのみ、前記コンセンサス・ゲー
ト手段は、その出力を、１つの状態から前記他の
状態へと変化させる、請求の範囲第１項記載の選
択スイツチ。 ５ 前記コンセンサス・ゲート手段はラツチ回路
を含み、前記ラツチ回路は、入力のすべてが他の
状態に変化するまで、前の状態を保つ、請求の範
囲第３項記載の選択スイツチ。 ６ デイジタル通信ネツトワーク中の送信源から
のデータ信号およびクリア信号を受信し、これら
の信号を２つの異なる転送先のうちのひとつに伝
送する選択スイツチであつて、前記スイツチは、 前記送信源からの前記データ信号および前記ク
リア信号を受信する入力ポート、 それぞれが前記入力ポートからの前記データ信
号および前記クリア信号を受信するに適した２個
の出力ポート、 後の伝送のために、２つの出力ポートのうちの
いずれが選ばれるべきかを特定するルーチン・ビ
ツト信号に続いて、前記データ信号を受信し、前
記出力ポートのうちの対応する１つの信号を送り
出す選択回路手段、および 前記送信源からの前記クリア信号を受信し、前
記出力ポートと前記選択回路手段とをリセツトす
るクリア回路手段、 前記送信源に結合され、前記クリア信号を送出
した前記送信源に、前記クリア信号が受信された
ことを送信するようにされた、クリア肯定応答手
段、 を備える、選択スイツチ。 ７ 前記クリア回路手段は、それぞれのポートお
よび選択回路手段がアイドル状態にないときに、
前記クリア信号を、事前に選択された出力ポート
に伝送する、請求の範囲第６項記載の選択スイツ
チ。 ８ 前記選択回路手段は、受信されたルーチン信
号の最初のビツトに基づいて選択を行なうように
され、その最初のビツトは、その後に消され、残
りのルーチン信号およびデータは後の伝送のため
に選ばれた出力ポートに伝送される、請求の範囲
第６項記載の選択スイツチ。 ９ 前記入力ポートと前記出力ポートとは、複数
の入力およびひとつの出力を持つコンセンサス・
ゲート手段を含み、その入力のすべてが他の状態
に変化した場合にのみ前記コンセンサス・ゲート
手段は、その出力を、１つの状態から前記他の状
態へと変化させる、請求の範囲第６項記載の選択
スイツチ。 １０ 前記コンセンサス・ゲート手段はラツチ回
路を含み、前記ラツチ回路は、入力のすべてが他
の状態に変化するまで、前の状態を保つ、請求の
範囲第８項記載の選択スイツチ。 アメリカ合衆国関連特許出願 本出願に直接または間接に関連するアメリカ合
衆国特許出願は以下のとおりである：Brent C.
Bolton等によつて1981年12月10日に、“プロセツ
サの並行ネツトワークにおけるアービタ・スイツ
チ”という名称で出願された連続番号第329424
号。 発明の背景 発明の分野 本発明は、並行プロセツサの非同期ネツトワー
クにおけるセレクタ・スイツチに関するもので、
特に、ネツトワークの中を通過するメツセージに
よつてネツトワークが妨害を受けてしまつた場合
に、そのネツトワーク中に存在するノードの一部
分であるようなときには、クリアされるように構
成されたスイツチに関するものである。 先行技術の説明 アービタ・スイツチ（arbiter switch）および
セレクタ・スイツチ（selector switch）は、ネ
ツトワーク中の１つのソース・ノードから多数の
転送先のうちの１つへと非同期伝送を行なうよう
なネツトワークを構成する際に採用される。アー
ビタ・スイツチは、２つの異なつた入力ポートの
うちの１つからの、このような非同期伝送を受信
し、そのメツセージを非同期方式でその出力ポー
トに転送するようなスイツチまたはノードであ
る。このようなアービタ・スイツチは、Clarkの
アメリカ合衆国特許第4251879号において詳細に
開示されており、これは、本発明の承継人に承継
されている。セレクタ・スイツチは、その入力ポ
ート上のメツセージを受信し、受信されるべき直
列伝送の最初のビツトに基づいて、２つの出力ポ
ートのうちの１つにそれを伝送するようなスイツ
チである。このようなセレクタ・スイツチは、
Clarkのアメリカ合衆国第4237447号において開
示されており、これは本発明の承継人に承継され
ている。これらの２つのスイツチを採用すること
により、種々の配列を持つた様々なネツトワーク
を作り出すことができ、これは、Barton等の
1979年２月２日出願の特許出願連続番号第035314
号において開示されている。この出願も、本発明
の承継人に承継されている。 上述の特許において開示されている手段におい
ては、メツセージを、１つのノードから他のノー
ドへと伝送する必要があるときには、それぞれの
ノードの間の経路を確立して伝送を開始する。こ
の経路は、メツセージ終了信号が転送先で受信さ
れ、肯定応答のメツセージ終了信号が、発振源へ
の経路を構成するネツトワークの種々のスイツチ
を通して送り返されるまで、その伝送に提供され
たものである。これは、異なつた伝送経路を確立
するためにネツトワークを開放するにあたつて、
遅延をもたらす。それは、メツセージ終了信号が
転送先に到着し、肯定応答のメツセージ終了信号
が送信源に送り戻されるにあたつて、時間がかか
つているためである。並行ネツトワークにおいて
これと同程度に重要なことは、異なつたノード間
に二、三の経路が確立された後は、ネツトワーク
中の他の送信源が、転送先の１つに伝送を行なう
ための伝送経路を確立することは次第に困難とな
ることである。実際問題としては、ネツトワーク
のかなりの部分を束縛してしまうという問題は、
ノードまたはスイツチのうちの１つにおけるコン
ポーネントの誤り動作の可能性によつて増加し、
したがつて、特定のメツセージ終了肯定応答信号
に対して反応しなくなる。 上述のClarkの特許においては、上述した特有
の問題を有する、肯定応答メツセージ終了信号を
受信した場合にのみ、特定のノードがクリアされ
る。したがつて、特定の伝送経路中の１またはそ
れ以上のスイツチがもはや活動していないこと
を、伝送中のプロセツサが検知した場合はいつで
も、“クリアされ”またはリセツトされるような
スイツチのネツトワークを入手することができれ
ば有利である。 したがつて、本発明の１つの目的は、並行プロ
セツサの非同期ネツトワークにおける改良された
セレクタ・スイツチを提供することである。 本発明の他の目的は、特定の伝送経路が、その
経路に沿つた特定のメツセージ伝送が行なわれて
いる間、継続的に提供されていないような非同期
ネツトワークにおける、改良されたセレクタ・ス
イツチを提供することにある。 本発明のさらに他の目的は、ネツトワーク中の
特定の経路が本来の機能を果たしていないことを
検出したときには、クリアされまたはリセツトさ
れるような非同期ネツトワークにおける改良され
たセレクタ・スイツチを提供することである。 発明の概要 上に特定した事項を達成するために、本発明
は、その入力ポート上に存在する伝送を受信し、
そのメツセージを２つの異なつた出力ポートのう
ちのひとつに転送するためのセレクタ・スイツチ
を対象としている。このようなメツセージを受信
することに加えて、このセレクタ・スイツチはそ
の入力ポート上に存在するクリア信号を受信する
ものとなつている。これは、このスイツチをリセ
ツトしてアイドル状態とし、このスイツチがアイ
ドル状態にないときには、このクリア信号を、選
択された出力ポート上に伝送するものである。 したがつて、本発明の本質は、その入力ポート
上で受信したクリア信号によつてアイドル状態に
セツトされ、そのクリア信号を、事前に選択され
た出力ポート上に伝送するセレクタ・スイツチに
存在する。

【図面の簡単な説明】

本発明の上述の目的および他の目的、利点、本
質は、図面を参照して行なう以下の明細書の説明
によつてより容易に明確となろう。図面におい
て、 第１図は、本発明を採用した、並行プロセツサ
の非同期ネツトワークを示す図である。 第２図は、本発明のアービタ・スイツチをセレ
クタ・スイツチに相互接続する方法を示す図であ
る。 第３Ａ図は、本発明を採用したネツトワーク中
を伝送されるべきメツセージを示す図である。 第３Ｂ図は、本発明のアービタ・スイツチと他
のスイツチとの間のポート・インターフエイスを
示す図である。 第４Ａ図および第４Ｂ図は、本発明のアービ
タ・スイツチの詳細な構成を示す図である。 第５Ａ図および第５Ｂ図は、本発明とともに採
用されたセレクタ・スイツチの詳細な構成を示す
図である。 第６Ａ図から第６Ｅ図までは、本発明中で採用
されたそれぞれのコンセンサス・ゲート
（consensus gate）の概要を示す図である。 発明の一般的説明 プロセツサ、特に、プロセツサ記憶モジユール
の並行ネツトワークを第１図に示す。ここでは、
それぞれのプロセツサ記憶モジユール１０が、最
近接スイツチング・ネツトワークによつて互いに
結合されており、これは独立した速度を持つアー
ビタ・スイツチとセレクタ・スイツチの六角配列
１１によつて構成されている。第１図において、
３個の六角配列１１は、対応するプロセツサ記憶
モジユール１０をネツトワークに結合するために
必要とされるものである。それぞれの六角配列の
詳細は第２図に示してあり、３個のアービタ・ス
イツチ１２および３個のセレクタ・スイツチ１３
が採用されている。このような六角配列は３個の
異なつた送信源からの伝送を受信し、３個の異な
つた転送先に伝送を供給する。これゆえに、この
配列は、第１図において三角形１１によつて表現
されているものであり、また、３個のこれらの配
列は、それそれのプロセツサ記憶モジユールを、
直角マトリツクス・タイプのネツトワークにおけ
る、その４つの最近接モジユールに結合させるた
めに必要なものである。このような直角マトリツ
クスは、Hagenmaier等によつて1981年７月７日
に出願された特許出願連続番号第281065号におい
て開示されており、これは本発明の承継人に承継
されている。前に指摘したように、前に引用した
Barton等の特許出願において他のタイプのネツ
トワークが記述されている。 ノード間の伝送は、非同期的かつ直列的であ
り、それぞれのセレクタ・スイツチによるスイツ
チングは、伝送されているメツセージのルーチ
ン・フイールド（routing field）における最初の
ビツトに基づいている。このビツトは、メツセー
ジおよびそのルーチン・フイールドがセレクタ・
スイツチを通つて通過すると、取除かれる。した
がつて、ルーチン・フイールドは、ネツトワーク
を横切る際において、メツセージに対するルーチ
ン・マツプ（routing map）として機能する。そ
れぞれの直列伝送に適応するように、第１図のそ
れぞれのプロセツサ記憶モジユールは、対応する
通信インターフエイス１０ａが付加されており、
これは、プロセツサとそれぞれのモジユールのメ
モリとの間のデータ転送が通常並列的に行なわれ
るため、並列から直列へのバツフア・レジスタを
含むものである。 このようなメツセージ伝送の構成を第３Ａ図に
示してあり、このメツセージ伝送は、右から左へ
向かう方向に、ルーチン・フイールドから始ま
り、その後、転送先の名称、送信源の名称、伝送
されているデータ、エラー検査フイールドおよび
メツセージ終了信号が続く。それぞれのスイツチ
の間のインターフエイスは第３Ｂ図に示されてお
り、互いに反対方向の伝送を行なうためにはこの
ようなインターフエイスが２つ必要であることが
理解される。それぞれのインターフエイスは、信
号ラインのデータ・グループと信号ラインのクリ
ア・グループとを含む。 データ・グループは、順方向の３個の信号ライ
ンによつて構成されており、それは、“Ｔ”（真）、
“Ｆ”（偽）およびメツセージ終了を合図する、
“Ｅ”（終）である。逆方向においても、データ・
グループは、“VEFT”（空・終、偽、真）を含
み、これによつて、それぞれのデータ・キヤラク
タの伝送に対して肯定応答を行なう。この肯定応
答は、それぞれのスイツチの間に必要とされ、非
同期伝送に適応させている。 信号ラインのクリア・グループは、順方向の信
号“Ｃ”（クリア）および逆方向の信号“VC”
（空・クリア）を採用する。メツセージ伝送の完
了を妨げるような、すべての誤り動作によつて、
伝送経路がロツク・インまたは“スタツク
（stuck）”されるようになつた場合に、１または
それ以上の伝送経路をクリアし、またはリセツト
するために、信号のクリア・グループが用いられ
ている。“クリア”の性質が存在しない場合には、
システムは、まだ発生していない（が、発生する
かもしれない）事象と、発生し得ない事象とを、
区別することができないために、純枠に非同期的
などのようなシステムも“スタツク”され得るこ
とがわかるであろう。したがつて、伝送を行なつ
ているプロセツサが、所望の伝送経路が“スタツ
ク”されたことを検出したときにはいつでも、プ
ロセツサは、クリア信号を発生し、ネツトワーク
中の経路をクリアする。クリアによつて変造され
るようなどのメツセージも、結局は、それらの送
信側によつて再伝送されることになる。

【発明の詳細な説明】

上述したように、本発明のアービタは、コンセ
ンサス・ゲートまたはＣ−エレメントを広く用い
ており、これは、本質的には、２またはそれ以上
の入力と１つの出力を有する記憶デバイスであつ
て、Ｃ−エレメントは、その入力が互いに一致し
ない限り前の状態を保つているが、それらが同一
の値を含んでいるときには、いつでも、入力の状
態へと変化する。すなわち、このようなＣ−エレ
メントは、その入力のすべてが変化して同じ状態
になるまで、前の状態を保つている、ラツチ・タ
イプのデバイスである。 本発明のアービタ・スイツチは、第４Ａ図およ
び第４Ｂ図に示されており、ここで説明する。ア
ービタ・スイツチは、２個の異なつた入力からの
信号を受信し、それらを１個の出力に導いている
ことは記憶しておくべきことである。本発明にお
いては、アービタ・スイツチは、それ自身の現実
の電圧レベルから区別したときに、信号レベル中
の変化に応答する。すなわち、入力ポートはエツ
ジ検出能力を持つている。このために、第４Ａ図
において、入力コンセンサス・ゲート２０および
２０ａは、ORゲート２１および２１ａを通し
て、それぞれ入力ラインFO、TOおよびＴ１，
Ｆ１上の信号の変化に応答する、コンセンサス・
ゲートとなつている。コンセンサス・ゲート２０
および２０ａの特定の回路を、第６Ａ図に示す。 それぞれの入力回路２０および２０ａの反転出
力は、対応する入力信号に沿つて、それぞれコン
センサス・ゲート２２および２２ａに供給され
る。この位置でエツジ検出が行なわれる。第６Ｅ
図に、コンセンサス・ゲート２２および２２ａの
現実の回路を示す。 アービトレーシヨン回路（arbitration
circuit）２３は、それぞれのエツジ検出器２２
および２２ａの出力信号を受信し、２個の出力信
号のうちの１つを発生する。これによつて、エツ
ジ検出器２２および２２ａのうちのいずれが、最
初に、対応する入力ライン上の信号の変化を検出
したかがわかる。その後、アービテイシヨン回路
２３の出力が、信号をアービタを通して出力ポー
トに転送するに適した入力ポートを選択する。そ
れぞれのＣ−ゲート２４および２４ａは、それぞ
れ、真または偽信号、T₀またはF₀（もしくはT₁ま
たはF₁）のいずれをも受信し、記憶するための
ものである。Ｃ−ゲート２５および２５ａは、そ
れぞれ、対応するメツセージ終了信号E₀または
E₁を受信するためのものである。第６Ｅ図に、
これらのＣ−ゲートに対する現実の回路を示す。
次のノードへの伝送の目的で選択された、対応す
る信号は、ORゲート２６を通じてそれに供給さ
れる。 対応する出力Ｃ−ゲートがセツトされたとき
に、その反転出力がANDゲート２７または２７
ａを通して前のスイツチに送り返され、信号が受
信されたことを知らせる。 アービタのクリア回路２８は２つの入力ポート
のうちの１つからクリア信号COまたはＣ１を受
信するが、これは、それぞれ、クリア入力Ｃ−ゲ
ート２９または２９ａをセツトするとともに、こ
の信号を、クリア能動Ｃ−ゲート３０および３０
ａに転送する。そして、これらのＣ−ゲートのう
ちの任意の１つからの出力信号は、ORゲート３
１を通して回路をリセツトし、クリア受信肯定応
答が、それぞれのコンセンサス・ゲート２９また
は２９ａのうちの１つの反転出力によつて送り返
される。すなわち、たとえばクリア信号COが発
生され、Ｃゲート２９がセツト状態となると、応
じてクリア肯定応答信号VCOが送信源へ送り返
される。次に送信源がクリア信号COを、クリア
肯定応答信号VCOに応答して変化させると、イ
ンバータの機能によりCEゲート３０が能動化さ
れセツト状態のＣゲート２９出力によりセツト状
態となり、ORゲート３１を介して各回路のゲー
トをクリアする。 本発明のセレクタ・スイツチは、第５Ａ図およ
び第５Ｂ図において詳細に示されている。セレク
タ・スイツチは、その単一の入力ポート上のメツ
セージを受信し、そのメツセージを、メツセージ
の直列伝送における最初のビツトに基づいて、２
つの出力ポートのうちの１つに導く。このビツト
は、選択の時点において消される。 ここで、第５Ａ図を参照すると、メツセージの
最初の入力ビツトは、それが、真または偽信号の
いずれであるかに応じて、コンセンサス・ゲート
４０または４０ａのいずれかで受信される。対応
するゲートは、肯定応答信号を発生し、これは、
ANDゲート４６を通して送信側に送り戻され、
また、対応するコンセンサス能動ゲート４１また
は４１ａをセツトする。これは、ルーチン・フイ
ールドおよびメツセージの残りの部分の伝送に適
した出力ポートを選択するものである。ここで、
この最初のビツトは消されている。Ｃ−ゲート４
０および４０ａの詳細な構成は、第６Ａ図におい
て示され、Ｃ−ゲート４１および４１ａの詳細な
構成は、第６Ｄ図に示されている。この出力ポー
ト選択動作について少し詳しく説明すると次のよ
うになる。今ルーチンビツトがＦの場合について
説明する。このとき、CCゲート４０がセツトさ
れ、応じてANDゲート４６より肯定応答信号
VEFTが送信源へ送り返される。次にこの信号Ｆ
の状態が変化すると、インバータの機能により
CECゲート４１が能動状態となり、セツト状態
のCCゲート４０出力に応答してセツトされ、信
号線SEL０を介してゲート４２ａ〜４２ｃを選択
する。CECゲート４１はラツチ回路であるため、
信号線SEL０のセツト状態をエンドオブメツセー
ジＥが送出されるか、またはクリア信号に応答し
てセレクタスイツチがクリアされるまで変化しな
い。したがつて、このルーチンビツトに続いて与
えられるデータ信号はそれぞれCECゲート４２
ｂ，４２ｃを介して次のノードへ伝達されること
になる。 ２つの出力ポートは第５Ｂ図に示され、それぞ
れ、Ｃ−ゲート４２ａ，４２ｂおよび４２ｃ、ま
たは４３ａ，４３ｂおよび４３ｃ、のうちのいず
れかである。ゲート４２ａおよび４３ａの構成
は、第６Ｅ図において示され、一方、Ｃ−ゲート
４２ｂおよび４２ｃ、ならびに４３ｂおよび４３
ｃは、第６Ｄ図において示す。 本発明の“クリア”信号が、セレクタ・スイツ
チにおいて受信されると、第５Ａ図のすべてのゲ
ートをクリアするように働き、また、選択された
出力ポートに対するＣ−ゲート４４ａまたは４４
ｂをセツトするように働く。これは、このクリア
信号を、出力ポートのうちの１つに対して伝送す
るように働く。この１つの出力ポートは、クリア
信号を、伝送経路中の次のスイツチに通過させる
ように選ばれたものである。 第５Ａ図から、クリア信号を受信すると、
NANDゲート４５を通して、空クリア信号を送
り戻すことによつて、肯定応答が行なわれること
がわかるであろう。もし、セレクタ・スイツチが
アイドル状態にあるときには、このクリア信号
は、どの出力ポートも選択されていないために、
さらに先まで伝搬することはできない。しかしな
がら、もし、セレクタ・スイツチが、その出力ポ
ートのうちのどちらかからの伝送を受けるように
セツトされている場合には、このクリア信号は、
その特定の出力ポートを通して通過する。このク
リア動作について少し詳しく説明すると次のよう
になる。 今セレクタスイツチがアイドル状態にある場合
には、CEゲート４４ａ，４４ｂはともに不能動
状態にあるため、クリア信号Ｃが与えられてもそ
の出力状態は変化しない。したがつてこのときに
はクリア信号Ｃは次のノードへ伝達されることは
ない。次にセレクタスイツチがいずれかの出力ポ
ートを介してデータ通信可能状態である場合につ
いて説明する。このときCEゲート４４ａ，４４
ｂのいずれかが能動状態とされている。したがつ
て、クリア信号Ｃが与えられるとデータ通信可能
状態となつている出力ポートを介してクリア信号
が次のノードへ伝達されるとともにCECゲート
４１，４１ａおよび3CCゲート４２ａ，４２ｂの
うちセツト状態にあるゲートはクリア状態とされ
る。同時にクリア信号Ｃに応答して各ゲートすな
わちCCゲート、CECゲートがすべてクリアされ
る。この結果、CECゲート４１，４１ａのクリ
ア状態に応答してNANDゲート４５よりクリア
肯定応答信号VCが送信源へ返送されることにな
る。 しかしながら、第４Ａ図および第４Ｂ図から、
クリア信号がアービタ・スイツチによつて受信さ
れたとき、これは、アービタがアイドル状態にあ
るか否かにかかわらず、伝送経路中にある次のス
イツチに伝送するための出力ポートへと通過する
ことがわかるであろう。 終わりに アービタ・スイツチおよびセレクタ・スイツチ
について説明してきたが、これによつて並行プロ
セツサの非同期ネツトワークを形成することがで
き、そこでは、アービタ・スイツチは、２つの入
力ポートのうちの１つからのメツセージを受信
し、それを出力ポートへと伝送する一方で、セレ
クタ・スイツチは１つの入力ポートからのメツセ
ージを受信し、それを、直列メツセージの最初の
ビツトに基づいて、２つの出力ポートのうちの１
つに伝送する。ネツトワーク中に確立された経路
は、もし、その特定の経路が、ネツトワーク中の
ノードまたはスイツチのうちの１つにおけるコン
ポーネントの誤り動作によつて、その特定の経路
がロツク・インされたことが判明すると、クリア
され得ることになる。 本発明の１つの実施例のみを開示したが、この
技術に熟練した人達には、請求された発明の精神
および範囲を逸脱しない限りにおいて、変形や変
化を加えてもよいことは明白であろう。