JPS6338767B2 - - Google Patents
Info
- Publication number
- JPS6338767B2 JPS6338767B2 JP54064614A JP6461479A JPS6338767B2 JP S6338767 B2 JPS6338767 B2 JP S6338767B2 JP 54064614 A JP54064614 A JP 54064614A JP 6461479 A JP6461479 A JP 6461479A JP S6338767 B2 JPS6338767 B2 JP S6338767B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- piezoelectric element
- switch
- input terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/56—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head support for the purpose of adjusting the position of the head relative to the record carrier, e.g. manual adjustment for azimuth correction or track centering
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/02—Driving or moving of heads
- G11B21/10—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following
- G11B21/106—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following on disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B5/584—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on tapes
- G11B5/588—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on tapes by controlling the position of the rotating heads
- G11B5/592—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on tapes by controlling the position of the rotating heads using bimorph elements supporting the heads
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
- G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B7/0925—Electromechanical actuators for lens positioning
- G11B7/0937—Piezoelectric actuators
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
Landscapes
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
- Control Of Position Or Direction (AREA)
- Electronic Switches (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Amplifiers (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は特に情報トラツクに対して記録素子お
よびまたは再生素子を位置決めするため、位置決
め用圧電素子の端子間に制御電圧を供給するため
の装置に関する。 例えばテープおよびデイスク形態の記録担体を
夫々有している磁気または光学読取装置において
記録およびまたは再生素子の位置決めを行なつて
例えばビデオカセツト記録装置の場合にはこれら
素子が情報トラツクを正確に確実に追従出来るよ
うにするため、或いは、例えばオーデイオカセツ
ト記録装置のアジマスコントロール（azimuth
control）の場合にはこれら素子を情報トラツク
に位置決め制御するため、圧電位置決め素子を用
いた多数のシステムがある。 斯様なシステムはドイツ特許出願第2711935号
から既知であつて、アナログ制御電圧を電圧増幅
器を経て圧電素子に供給している。これら圧電素
子は比較的高電圧で制御されるものであるので、
斯様な電圧増幅器は比較的高い供給電圧を生ずる
必要があり、前述のドイツ特許出願ではその電圧
を＋200Vおよび−200Vの対称供給電圧としてい
る。この高電圧自身は、斯様な増幅器を具えてい
る装置の他の構成成分が比較的低い供給電圧で作
動するため、有益なものではないので、この高電
圧を前述の電圧増幅器に対して個別的に発生させ
る必要があるが、そうすると蓄電池で電力を供給
する装置の場合には所要の直流変換が必要となつ
たり斯様な電圧増幅器での電力消費が比較的高い
ため特に不都合となる。 本出願人による同日の他の出願にはテープ形態
の記録担体に対する記録ヘツドの位置決め制御の
ためのシステムが開示されており、この場合には
このシステムはパルス状の制御信号を発生させて
いるものである。電圧増幅器を使用して圧電素子
の端子間に制御電圧を供給する場合には、この信
号は先ず第一に例えば積分によつてアナログ電圧
に変換することが必要である。 本発明の目的はパルス状制御信号によつて制御
するものであつて、比較的高い制御信号を必要と
せずしかも電力消費も最小限に押えた前述した如
き形の装置を提供することにある。 この目的のため、本発明はパルス状制御信号を
発生するための第一手段と、電荷源と、これら第
一手段および電荷源とに結合されこの第一手段の
指令に基づき前記圧電素子からおよび前記圧電素
子に対して電荷を流すためのスイツチング手段と
を具えることを特徴とする。 本発明は圧電素子が容量的に作用することおよ
び圧電素子自体、前述のパルス制御信号の指令に
基づいてこの圧電素子に対して電荷パルスを流出
入させることによつて積分素子として作動出来る
ことという点に基づいて成されたものである。こ
の場合、圧電素子の端子間電圧は装置に必要とさ
れる供給電圧よりも高い電圧を供給し得ない電圧
増幅器を経て供給されるものではなくて電荷の供
給によつて供給されるのであるから、この圧電素
子の端子間電圧はこの供給電圧に対して比較的大
きくなり得るので、この圧電素子の端子間電圧を
電荷の総量および圧電素子の容量によつて決定す
る。スイツチング手段の存在および圧電素子の積
分作用により、電圧維持のための電流は必要とな
らないし制御パルスの出現中のみ電流が流れる。
従つて、本発明装置は電力消費を最少限に押える
ことが出来る。 圧電素子と電荷源との間の絶縁を十分満足し得
るように行なうために、本発明の好適実施例にお
いては、一次回路および二次回路を有する変成器
を具えており；さらに前記スイツチング手段は第
１および第２スイツチング手段を具えており；さ
らに前記第１スイツチング手段と直列に接続した
前記圧電素子は前記変成器の二次回路に含まれて
おり；さらに前記電荷源は前記変成器の一次回路
において第２スイツチング手段を経て含まれてお
り；従つて前記第１手段の指令に基づき電流パル
スは前記二次回路を両方向に流れ得および斯様な
指令が無い場合には前記二次回路は中断されるよ
うにすることが出来る。 両方向への電荷の移送を簡単に行なわせるため
に、本発明の他の実施例においては、前記第２ス
イツチング手段は第１および第２スイツチを具え
ており、前記変成器は第１電源端子に接続させた
中間タツプを備えた一次巻線を有しており；前記
電荷源は電流源を具えており、前記一次巻線の一
端は前記第１スイツチを経て前記電流源に接続さ
せており、前記一次巻線の他端は前記第２スイツ
チを経て前記電流源に接続させることが出来る。 本発明の他の実施例においては、前記第１スイ
ツチは第１導電形の第１トランジスタによつて構
成し、該第１トランジスタのエミツタを前記電流
源に接続し、コレクタを前記変成器の一次巻線の
一端に接続しおよびベースを第１制御入力端子に
接続し；前記第２スイツチを前記第一導電形の第
２トランジスタによつて構成し、該第２トランジ
スタのエミツタを前記電流源に接続し、コレクタ
を前記変成器の一次巻線の他端に接続しおよびベ
ースを第２制御入力端子に接続することが出来
る。 一方向にのみ電流を通電し得るバイポーラトラ
ンジスタをスイツチとして使用する場合には、本
発明の他の好適実施例においては、前記第１スイ
ツチング手段は第１導電形の第３トランジスタと
第２導電形の第４トランジスタとを具えており、
これら第３および第４トランジスタのエミツタを
電源端子に接続させこれらのコレクタを前記二次
回路を経て前記電源端子に接続させ、前記第３ト
ランジスタのベースを第３制御入力端子に接続さ
せ、および前記第４トランジスタのベースを第４
制御入力端子に接続させることが出来る。 例えば情報の読出し期間中に情報トラツクを基
準として使用して記録された情報トラツクに対し
磁気ヘツドを位置決めするためのシステムに本発
明による装置を用いる場合には、この基準が誤つ
ている場合には情報を記録しようとしてもこのシ
ステムが作動しないこととなる。斯様な場合はも
とより他の場合においても、位置決め用圧電素子
が十分に規制された位置を占有することが望まし
い。このようにすることはこの圧電素子の端子間
に例えば零ボルトのような基準電圧を単に印加す
ることによつては簡単には行ない得るものではな
い。その理由はヒステリシス効果のために、その
位置が圧電素子の端子間電圧の大きさと極性によ
つて決まり、その電圧の直前の圧電素子のその位
置が基準値とされるからである。 この問題を解決すべき好適実施例においては、
前記第１手段は、前記第１、第２、第３および第
４制御入力端子に接続させた出力端子を具えてお
り、よつて前記第１および第３トランジスタは同
相でターンオンおよびターンオフし、さらに前記
第１手段は第１状態においては前記出力端子が低
出力インピーダンスを有して前記第１、第２、第
３および第４入力端子に制御信号を供給し得るよ
うにしさらに第２状態においては前記出力端子が
高出力インピーダンスを有して該出力端子が前記
第１、第２、第３および第４入力端子の電位を追
従するように構成されており、さらに前記第１お
よび第２トランジスタのベースを前記第２および
第１トランジスタのコレクタに退化的に夫々結合
させおよび前記第３および第４トランジスタのベ
ースを第１および第２抵抗を介して第１および第
２電位点に夫々接続し、よつて前記第１手段の出
力端子が前記第２状態では前記第３および第４ト
ランジスタが導通するようにし；他方前記変成器
の一次巻線の中間タツプと前記電流源の前記第１
および第２トランジスタのエミツタとは離れてい
る側の点との間に供給電圧を前記第１手段の出力
端子が第２状態にある時時間の関数として低減せ
しめるための第２手段を具えることが出来る。 前記第１手段の出力端子が浮動となる瞬時に、
前記第３および第４トランジスタをターンオンと
ししかも圧電素子の容量を放電させる。これと同
時に、第１および第２トランジスタのコレクタお
よびベース間の交差的負帰還も作動状態にされる
ので、これら２つのトランジスタ変成器と圧電素
子の容量とを共振回路としてマルチバイブレータ
として機能し始める。時間の関数として低減する
供給電圧はこの発振の振幅を時間的に減少せし
め、圧電素子は発振が減衰した時十分に規制され
た静止位置を取る。 供給電圧を時間の関数として減少させるための
手段に関して本発明の実施例においては、前記第
２手段は前記供給電圧をバツフアリングするため
のバツフアコンデンサと前記第１手段の出力が第
２状態にある時前記バツフアコンデンサから電源
の接続を断つための電源スイツチとを具えること
が出来る。 以下、図面につき本発明の実施例を説明する。 第１図はある二つの信号間の位相差の量を表わ
すパルス状制御信号を供給するための制御信号発
生装置を示す図である。この制御信号発生装置を
ある好適な増幅器と一緒に用いて圧電素子の制御
を行なうことが出来る。この好適実施例において
は、この信号発生装置を用いてテープ状記録担体
１に記録されている信号に対する読取ヘツド２の
位置決め制御を行なう（アジマスコントロール）。
ヘツドの空隙の方位が記録されている信号の方位
と一致しないときすなわちこの空隙の方位がテー
プに対してある方位を有してこの信号の記録に使
用したヘツドの空隙と平行とならない場合には、
テープを介する書込ヘツドから読取ヘツドへの信
号伝達特性が悪影響を受けてしまう。 テープ１に記録されている信号に対する読取ヘ
ツドの位置を制御可能とするために、読取ヘツド
２の空隙を二つの部分３，４に分割してこれらに
図示せずも個別のコイルを夫々備え、これらより
信号S1およびS2を夫々供給させる。これら両信号
を第２ａ図および第２ｂ図に夫々示す。この実施
例ではこれら両信号は時刻t1およびt2において異
なる極性の位相差を示す。これら信号S1およびS2
を回路５および６に夫々供給し、これら回路では
これら信号S1およびS2をきれいにして例えば雑音
の影響を除去して出力信号S3およびS4を夫々出力
させる。これら信号S3およびS4は矩形波であつて
信号S1およびS2の零通過と夫々同期している。こ
の矩形波は例えば信号S1およびS2を制限増幅器に
供給することによつて得られ得る。出力信号S3お
よびS4を第２ｃ図および第２ｄ図に夫々示す。こ
れら信号S3およびS4を回路７および８に夫々供給
する。これら回路は信号S3およびS4の正方向の零
通過と夫々同期してすなわち信号S1およびS2の正
方向の零通過と夫々同期して一定の、等しい持続
時間のパルスを供給する。これら回路７および８
を例えば単安定マルチバイブレータ或いは計数器
とし得る。第２ｅ図および第２ｆ図はこれらパル
ス信号S5およびS6を夫々示している。これら信号
S5およびS6をインバータ９および１０を介して
夫々反転させる。これら反転された信号S7および
S8を第２ｇ図および第２ｈ図に夫々示す。これら
信号S7およびS8をフリツプフロツプ１１および１
２の入力端子１３および１５に夫々供給し、他方
信号S6およびS5をフリツプフロツプ１１および１
２の入力端子１４および１６に夫々供給する。こ
のフリツプフロツプ１１は入力端子１４の信号S6
のレベルが低いときには出力端子１７に生ずる信
号S9（第２ｉ図）のレベルは低くしかも入力端子
１４の信号S6のレベルが高い場合には入力端子１
３の信号S7の立上り端縁で信号S9の状態を変化す
るように作動し、フリツプフロツプ１２は入力端
子１６の信号S5のレベルが低いときには出力端子
１８の信号S10（第２ｊ図）のレベルは低くしかも
入力端子１６の信号S5のレベルが高い場合には入
力端子１５の信号S8の立上り端縁で状態を変化す
るように作動する。尚、フリツプフロツプ１１お
よび１２に対して、入力端子１３および１５の信
号の立下り端縁時に切換わるフリツプフロツプを
使用する場合には、インバータ９および１０を省
略し得る。第２ｉ図に示す信号S9は信号S7の時刻
t4での立上り端縁では変化しないのは、この時刻
では信号S6は低いレベルにあるからである。時刻
t7ではこの信号S9は信号S7の立上り端縁に応じて
低いレベルから高いレベルへ変化し、信号S6が再
び低いレベルとなる時刻t8には高いレベルから低
いレベルへ戻る。このように、出力端子１７には
信号S1が信号S2よりも進んでいるときのみ両信号
S1およびS2間の位相差に応じた接続時間のパルス
を生じさせ得る。同様にして出力端子１８には、
信号S1が信号S2よりも遅れているときのみ斯様な
パルスを生じる。斯して第１図に示す装置は信号
S1およびS2間の位相差の程度に従つてヘツド２
の、記録された信号に対する位置の不正確の程度
を表わすパルスを生じさせる。この第１図の装置
は特願昭54−14597号に詳細に説明してある。 第３図は第１図の装置の出力信号を容量性素子
２９すなわち本例ではヘツド２を位置決めするた
めの圧電素子の端子間電圧に変換するための装置
を示す。 第４図は斯様な圧電素子の一例を示す図であ
る。この圧電素子は２つの圧電材料層３３および
３４を含み、これら層は反対方向に電界が印加さ
れると長さを変えてデフレクシヨンを生じさせ
る。これら層３３および３４を共通導電層３５上
に配置させ、この層３５に対向する側に電極３６
および３７を設ける。電気的にはこの圧電素子は
端子３０と３１との間で容量２９として作用す
る。 第３図に示す装置は２つの半部２１および２２
から成る一次巻線と二次巻線２４とを備えた変成
器２０を含み、一次巻線の中間タツプを給電端子
２３に接続してある。２つのスイツチ２６と２７
とを並列に接続させた回路と直列に接続させた圧
電素子２９を二次巻線２４と並列に接続させ、他
方、一次巻線２１および２２をスイツチ２５およ
び２８を夫々介して電流源３２に接続する。これ
らスイツチ２５および２６を例えば第１図に示す
ような装置１９の出力端子１７に生ずる信号S9に
よつて作動させ、スイツチ２７および２８を出力
端子１８に生ずる信号S10で作動させる。 第５図は第３図の装置の動作を説明するための
波形図であつて、第５ａ図は信号S9の一例を示
し、第５ｂ図は信号S10の一例を示し、第５ｃ図
は信号S9およびS10に応答して圧電素子２９の端
子間に生ずる電圧S11を示す。 第５図に示す時刻t0において、圧電素子２９の
両端子間には特定の電圧V0が現われる。今、時
刻t1に出力端子１７にパルスが現われると、スイ
ツチ２５および２６が閉成されて電流源３２から
給電端子２３へと電流Ｉが流れる。この電流は二
次巻線２４に伝達されてスイツチ２６を経て圧電
素子２９の容量を充電する。この場合二次電流を
I0とし、この容量２９の値をＣとしパルスの持続
時間をＴとすると、圧電素子の端子間電圧はdV
＝I0T／Ｃの値だけ増大する。例えばＴ＝10-6秒、I0 ＝10ｍＡ、Ｃ＝2.5×10-9FとすればdV＝4Vであ
る。 時刻t2において信号S9のパルスが終了してスイ
ツチ２５および２６が開放されると、容量２９の
充電が解除される。このように信号S1の別のパル
ス毎に容量２９の端子間電圧S11はさらに増大す
る。次に信号S10のパルスが時刻t3において現わ
れると、スイツチ２７および２８が閉成される。
この場合には、電流Ｉは一次巻線２１を経て流れ
て二次巻線２４に伝達されてスイツチ２７を経て
コンデンサ２９を放電させてこの放電は信号S10
のパルスが終了してスイツチ２７および２８が開
放するまで続く、信号S10の別のパルス毎に容量
２９はさらに放電される。 比較的高い供給電圧の電源を必要としないで電
荷の供給と排出とをパルス的に行なうことによつ
て容量として作用する圧電素子２９に比較的高い
制御電圧を供給出来るのは第３図に示す実施例に
のみ限定されるものではない。例えば、出力端子
１７または１８にパルスが現われるかどうかに応
じて切替えることによつて一次または二次巻線を
流れる電流方向を反転させる場合には変成器の中
間タツプを省略することが出来る。さらに、チヨ
ークとスイツチ、または整流素子の手助けを受け
て容量に電荷パルスを供給してこの容量の端子間
電圧を利用可能な供給電圧をはるかに越えるよう
にすることも可能である。電流源の使用は不可欠
なことではない。従つて充電抵抗と直列に接続さ
せた電源を使用することも可能である。さらに、
２つのスイツチ２６および２７を両者とも信号S9
および信号S10によつて制御する場合には、これ
らスイツチを使用する代わりに二次側には単一ス
イツチを使用し得る。さらにまた、二次側中間タ
ツプを備える変成器を用い、圧電素子をこの中間
タツプに接続すると共に制御信号に応じて二次巻
線の一方または他方の側にスイツチを経て接続す
ることも可能である。 例えば第１図の装置において、ヘツド２を書込
ヘツドとして使用して信号の再生を行なわない場
合には、装置１９が信号を供給しない場合も起り
得る。かかる場合には、例えば圧電素子の電圧を
除去するかまたはこれに基準電圧を印加すること
によつて、圧電素子が静止または基準位置を確実
に占有し得るようにすることが望ましい。しかし
ながら、斯様な圧電素子は場合によつては移送機
構を含んであり、この素子はヒステリシス特性を
示すので、この基準電圧時での静止位置が最終附
勢条件に依存するので良好に規制することが出来
ない。この問題の解決を図るために、圧電素子の
電圧をこの所要基準電圧の周囲で対称的に振動す
なわち発振させこの場合この発振の周波数を圧電
素子の共振周波数以下の周波数とししかもその振
幅を零に低減する振幅とする。この発振を、例え
ば時間の関数で低減する電圧で附勢されるマルチ
バイブレータで制御される形の共振回路にこの圧
電素子を容量として含ませて、行なうことができ
る。 第６図はマルチバイブレータの回路を示す回路
図である。この回路はトランジスタ４０および４
１を具えており、これらトランジスタは共通エミ
ツタ抵抗４６を有していると共に抵抗４２，４３
および４４，４５を経る交差的コレクターエミツ
タ負帰還を有している。圧電素子２９を２つのト
ランジスタ４０および４１のコレクタ電極間に含
ませてこのコレクタ回路に含まれている自己イン
ダクタンス３８および３９と相俟つて共振回路を
構成する。これら両トランジスタのコレクタを自
己インダクタンス３８および３９および電源スイ
ツチ４８を経て電源端子４９に接続する。電源バ
ツフアコンデンサ４７をマルチバイブレータと並
列に接続する。 第７図は圧電素子２９の端子間電圧S11を時間
の関数として示した図である。この圧電素子の端
子間には最初は電圧V0で現われる。時刻t0におい
ては、第６図に示されていない方法で、例えば共
振回路に圧電素子を含ませることにより或いは交
差的負帰還回路網を作動させることによつて、マ
ルチバイブレータを始動させる。これと同時に、
電源スイツチ４８を開く。この時刻t0後は、圧電
素子２９は２つの低オーミツクの自己インダクタ
ンスを経て放電されるので、この圧電素子の端子
間平均電圧は初期電圧V0から基準電圧Vrすなわ
ち第６図の例では０ボルトへと急激に低下し、よ
つてこの基準電圧に対して対称的に発振が生じ
る。初期電圧V0に対応する電圧が急激に放電し
ない。場合には、例えばツエナーダイオードを用
いてこの圧電素子の端子間電圧を基準電圧に対し
て対称的に制限することによつて対称的な発振を
得ることが出来る。この圧電素子の端子間の発振
電圧の振幅は時間の関数として低減するがその理
由はスイツチ４８を開いた後はマルチバイブレー
タがバツフアコンデンサ４７から附勢されるから
である。最終的にこの圧電素子の電圧は基準電圧
Vrに等しくなつてその空間位置は電圧Vrに対応
する位置に良好に規制され、ヒステリシス効果も
発振によつて除去される。この発振が生じない場
合には、圧電素子２９が電圧Vrに放電した後の
圧電素子の空間位置はヒステリシス効果のために
電圧V0の値と極性とに依存するであろう。 時間の関数として減衰する発振を発生する回路
は第６図に示す例にのみ限定されるものではな
い。マルチバイブレータを使用する代わりに、多
数の発振回路を得ることが可能である。さらに発
振振幅を別の方法例えば可変リミツタまたは出力
増幅器によつて低減させることも出来る。 第８図は第３図に従がう基本的回路配置の実用
上の実施例を示し、第６図の原理の使用を可能と
したものである。スイツチ２５および２８をトラ
ンジスタ４１および４０を用いて夫々形成し、こ
れらのコレクタを変成器２０の一次巻線の一方の
半部２１および他方の半部２２に夫々接続する。
この一次巻線の中間タツプを電圧Vbを有する電
源端子４９に結合する。トランジスタ４０および
４１のエミツタを電流源３２に接続する。この電
流源はエミツタ抵抗５７を有するトランジスタ５
６を含み、このトランジスタは抵抗５８，５９お
よび６０を含んでいる分圧器を経て直流電圧源
（＋5V）からベース基準電圧を受ける。トランジ
スタ４０および４１のベースを抵抗６４および６
５を夫々経て制御入力端子５２および５３に夫々
制続し、さらに、抵抗４３および４５を夫々経て
本例では大地である負の電源端子に夫々接続す
る。 入力端子５３の電圧レベルが高くて入力端子５
２のレベルが低い場合には、トランジスタ４１は
変成器２０の一次巻線の半部２１に電流Ｉを流
す。さらに、入力端子５３の電圧レベルが低くて
入力端子５２の電圧レベルが高い場合には、トラ
ンジスタ４０が一次巻線の半部２２に電流Ｉを流
す。制御入力端子５３および５２に信号S9および
S10を夫々供給することによつて、第８図の回路
のこの部分は第３図による基本的回路配置の一次
側と同様に機能する。 変成器２０の二次巻線２４の一端をスイツチ２
６および２７を経てまたその他端子を圧電素子２
９を経て電源端子（＋5V）に夫々接続する。ス
イツチ２６および２７はnpnトランジスタ７８お
よびpnpトランジスタ７９を夫々含み、これらト
ランジスタ７８および７９のエミツタを電源端子
（＋5V）に夫々接続する。逆動作に対する保護を
行なうために、トランジスタ７８および７９のコ
レクタ回路にダイオード１１７および１１８を設
ける。過剰電圧に対する保護のために、二次巻線
と並列にツエナ降伏方向を対向させて２つのツエ
ナダイオード１００と１０１とを直列に接続す
る。これらトランジスタ７８および７９のベース
電極を抵抗８０および８３を夫々経て制御入力端
子５０および５１に夫々接続する。制御入力端子
５０および５１の電圧が高い場合には、トランジ
スタ７８は二次巻線２４に生じた電流を転送さ
せ、制御入力端子５０および５１の電圧が低い場
合には、トランジスタ７９は反対方向に電流を転
送する。信号S9およびS10の反転された信号すな
わち10を入力端子５０および５１に夫々供給す
ると、この二次側の動作は第３図の回路の二次側
の動作と同等となる。 圧電素子の容量としての品質は良くない場合が
あり、その場合には漏れ抵抗も比較的大きいこと
もあり、このため例えばRC時定数を増大させる
ため圧電素子２９と並列にコンデンサ１０９を含
ませることが望ましい。このコンデンサを第８図
に破線で示すように永久接続させ得るが、このコ
ンデンサ１０９を所要に応じて含ませ得るように
するためスイツチを介して接続することも出来
る。第８図に示す回路が第６図および第７図につ
き説明したと同様に確実に動作するようさせるた
めに、入力端子５２とトランジスタ４１のコレク
タ間に抵抗４２をおよび入力端子５３とトランジ
スタ４０のコレクタとの間に抵抗５３を夫々含ま
せ、さらに入力端子５１と大地との間に抵抗８２
をおよび入力端子５０と電源端子４９との間に抵
抗８１を含ませる。 これら入力端子５０，５１，５２および５３を
信号S9，10およびS10で附勢させても、これら
抵抗４２，４４，８１および８２は回路の動作に
は何ら影響を及ぼさない。しかしながら、これら
入力端子が浮動し始めると、トランジスタ７８お
よび７９がターンオンするので、圧電素子２９が
変成器を経て放電し得トランジスタ４０および４
１のベースおよびコレクタ電極間に抵抗４２およ
び４４を経る時計方向の負帰還が作動し始めるの
で、圧電素子２９の変換された容量および変圧器
２０のインダクタンスが共振回路となつて各トラ
ンジスタがマルチバイブレータとし作動する。こ
の場合、この共振回路は第６図の回路と同様に振
舞う。この場合、ツエナダイオード１００および
１０１とがこの発振の振幅を二次側のOVの周囲
で対称的な値に制限する。 第６図につき説明した通り、この発振振幅を時
間の関数として確実に低減させるために、バツフ
アコンデンサ４７と電源スイツチ４８とを含ませ
る。このスイツチ４８をpnpトランジスタ７１を
以つて構成し、そのエミツタを正の電源端子４９
に接続すると共に抵抗７２を経てそのベースにも
接続する。トランジスタ７１を抵抗７５を介して
制御入力端子５５に接続する。 この制御入力端子５５の電圧が低いと、トラン
ジスタ７１が導通して回路の一次側に電圧Vbが
附勢され、その場合バツフアコンデンサ４７の端
子間にも電圧Vbが生じる。入力端子５５（入力
端子５０〜５３も同時に）が浮動し始めると、ト
ランジスタ７１がターンオフとなり、回路の一次
側はバツフアコンデンサ４７から附勢されること
となり、従つて、発振の振幅が時間の関数として
低減する。 この発振の再始動を可能とするために、トラン
ジスタ７１のベースと大地との間に押ボタンスイ
ツチ７７を含ませる。このスイツチを短期間押す
と、トランジスタ７１が短時間ターンオンとな
り、バツフアコンデンサ４７を再び充電する。第
８図に示す実施例では、この押ボタンスイツチ７
７にパルス整形器を追加して、この押ボタンスイ
ツチ７７を押す時間とは無関係にトランジスタ７
１のターンオンを確実に行なわせる。この目的の
ため、スイツチ７７と、トランジスタ７１のベー
スと、このスイツチおよび電源端子４９間の抵抗
１１６との間に抵抗１１４とコンデンサ１１５と
を有するRC回路網を含ませる。 スイツチ７７が開き、入力端子５５が浮動する
と、コンデンサ１１５の端子間電圧が零ボルトと
なる。スイツチ７７を閉じると、トランジスタ７
１のベースは零ボルトとなり、トランジスタ７１
がターンオンとなる。これと同時に、コンデンサ
１１５は抵抗１１４を経て充電され、RC回路網
１１４，１１５の時定数で決まるある特定時間後
にトランジスタ７１がターンオフとなる。 カセツトレコーダに応用する上述した実施例の
場合には、例えば記録スイツチと同時にスイツチ
７７を作動させ得るので、装置をスイツチオンさ
せた後に再生が行なわれない場合には圧電素子を
その静止位置にもたらす。 第９図は第８図の回路の制御入力端子５０，５
１，５２，５３および５５に信号を供給する場合
の例を示す線図である。この実施例では入力端子
に生じた信号を低オーミツク出力端子に送つてこ
の出力端子を浮動すなわち高オーミツクにするこ
とが出来る論理回路１１０を使用する。斯様な論
理回路の一例としてはオランダのフイルツプス社
から市販されている商品型名HEF4104Bの集積回
路ICがある。第９図に示す集積回路IC110の入力
端子および出力端子の表示はこのIC HEF
4104Bの記載と対応しており、この記載は1977年
10月発行の「Philips data handbook、
Semicondnctors and integrated circuits」の第
６章の記載による。 次にIC110の動作につき説明する。入力端子E0
の電圧が高い場合には、出力端子Z0、Z1、Z2およ
びZ3に生じる信号は入力端子I0、I1、I2およびI3
の信号に対応し、出力端子0、1、2および
Ｚ3の信号は入力端子I0、I1、I2およびI3の信号を
反転させた反転信号である。入力端子E0の電圧
が低い場合には、出力端子Z0、Z1、Z2、Z3、0、
Ｚ1、2および3が浮動する。 第８図の回路を所望の如く確実に動作させるた
めに、制御入力端子５０，５１，５２，５３およ
び５５を入力端子Z3、2、Z2、Z1およびZ0に
夫々接続する。信号S10を入力端子I2に供給し信
号S9を入力端子I1およびI3に供給する。入力端子
I0を大地（低いレベル）に接続し、入力端子E0を
スイツチ１１１に接続する。このスイツチ１１１
は大地または正の電源端子Vbのいずれにも接続
できる。 この入力端子E0を電源端子Vbに接続させると、
制御入力端子５０，５１，５２および５３の信号
は信号S9，10，S10およびS9に夫々対応する。
このとき制御入力端子の電圧は低くなるので、第
８図の回路は電源スイツチ４８の作動により前述
したように動作する。 スイツチ１１１を切換えて入力端子E0を大地
端子１１２に接続させると、電源スイツチ４８が
開き、回路は振幅が減少しつつ発振する。 第８図および第９図の回路配置に使用する回路
構成成分の定格は一例として次の通りである。
よびまたは再生素子を位置決めするため、位置決
め用圧電素子の端子間に制御電圧を供給するため
の装置に関する。 例えばテープおよびデイスク形態の記録担体を
夫々有している磁気または光学読取装置において
記録およびまたは再生素子の位置決めを行なつて
例えばビデオカセツト記録装置の場合にはこれら
素子が情報トラツクを正確に確実に追従出来るよ
うにするため、或いは、例えばオーデイオカセツ
ト記録装置のアジマスコントロール（azimuth
control）の場合にはこれら素子を情報トラツク
に位置決め制御するため、圧電位置決め素子を用
いた多数のシステムがある。 斯様なシステムはドイツ特許出願第2711935号
から既知であつて、アナログ制御電圧を電圧増幅
器を経て圧電素子に供給している。これら圧電素
子は比較的高電圧で制御されるものであるので、
斯様な電圧増幅器は比較的高い供給電圧を生ずる
必要があり、前述のドイツ特許出願ではその電圧
を＋200Vおよび−200Vの対称供給電圧としてい
る。この高電圧自身は、斯様な増幅器を具えてい
る装置の他の構成成分が比較的低い供給電圧で作
動するため、有益なものではないので、この高電
圧を前述の電圧増幅器に対して個別的に発生させ
る必要があるが、そうすると蓄電池で電力を供給
する装置の場合には所要の直流変換が必要となつ
たり斯様な電圧増幅器での電力消費が比較的高い
ため特に不都合となる。 本出願人による同日の他の出願にはテープ形態
の記録担体に対する記録ヘツドの位置決め制御の
ためのシステムが開示されており、この場合には
このシステムはパルス状の制御信号を発生させて
いるものである。電圧増幅器を使用して圧電素子
の端子間に制御電圧を供給する場合には、この信
号は先ず第一に例えば積分によつてアナログ電圧
に変換することが必要である。 本発明の目的はパルス状制御信号によつて制御
するものであつて、比較的高い制御信号を必要と
せずしかも電力消費も最小限に押えた前述した如
き形の装置を提供することにある。 この目的のため、本発明はパルス状制御信号を
発生するための第一手段と、電荷源と、これら第
一手段および電荷源とに結合されこの第一手段の
指令に基づき前記圧電素子からおよび前記圧電素
子に対して電荷を流すためのスイツチング手段と
を具えることを特徴とする。 本発明は圧電素子が容量的に作用することおよ
び圧電素子自体、前述のパルス制御信号の指令に
基づいてこの圧電素子に対して電荷パルスを流出
入させることによつて積分素子として作動出来る
ことという点に基づいて成されたものである。こ
の場合、圧電素子の端子間電圧は装置に必要とさ
れる供給電圧よりも高い電圧を供給し得ない電圧
増幅器を経て供給されるものではなくて電荷の供
給によつて供給されるのであるから、この圧電素
子の端子間電圧はこの供給電圧に対して比較的大
きくなり得るので、この圧電素子の端子間電圧を
電荷の総量および圧電素子の容量によつて決定す
る。スイツチング手段の存在および圧電素子の積
分作用により、電圧維持のための電流は必要とな
らないし制御パルスの出現中のみ電流が流れる。
従つて、本発明装置は電力消費を最少限に押える
ことが出来る。 圧電素子と電荷源との間の絶縁を十分満足し得
るように行なうために、本発明の好適実施例にお
いては、一次回路および二次回路を有する変成器
を具えており；さらに前記スイツチング手段は第
１および第２スイツチング手段を具えており；さ
らに前記第１スイツチング手段と直列に接続した
前記圧電素子は前記変成器の二次回路に含まれて
おり；さらに前記電荷源は前記変成器の一次回路
において第２スイツチング手段を経て含まれてお
り；従つて前記第１手段の指令に基づき電流パル
スは前記二次回路を両方向に流れ得および斯様な
指令が無い場合には前記二次回路は中断されるよ
うにすることが出来る。 両方向への電荷の移送を簡単に行なわせるため
に、本発明の他の実施例においては、前記第２ス
イツチング手段は第１および第２スイツチを具え
ており、前記変成器は第１電源端子に接続させた
中間タツプを備えた一次巻線を有しており；前記
電荷源は電流源を具えており、前記一次巻線の一
端は前記第１スイツチを経て前記電流源に接続さ
せており、前記一次巻線の他端は前記第２スイツ
チを経て前記電流源に接続させることが出来る。 本発明の他の実施例においては、前記第１スイ
ツチは第１導電形の第１トランジスタによつて構
成し、該第１トランジスタのエミツタを前記電流
源に接続し、コレクタを前記変成器の一次巻線の
一端に接続しおよびベースを第１制御入力端子に
接続し；前記第２スイツチを前記第一導電形の第
２トランジスタによつて構成し、該第２トランジ
スタのエミツタを前記電流源に接続し、コレクタ
を前記変成器の一次巻線の他端に接続しおよびベ
ースを第２制御入力端子に接続することが出来
る。 一方向にのみ電流を通電し得るバイポーラトラ
ンジスタをスイツチとして使用する場合には、本
発明の他の好適実施例においては、前記第１スイ
ツチング手段は第１導電形の第３トランジスタと
第２導電形の第４トランジスタとを具えており、
これら第３および第４トランジスタのエミツタを
電源端子に接続させこれらのコレクタを前記二次
回路を経て前記電源端子に接続させ、前記第３ト
ランジスタのベースを第３制御入力端子に接続さ
せ、および前記第４トランジスタのベースを第４
制御入力端子に接続させることが出来る。 例えば情報の読出し期間中に情報トラツクを基
準として使用して記録された情報トラツクに対し
磁気ヘツドを位置決めするためのシステムに本発
明による装置を用いる場合には、この基準が誤つ
ている場合には情報を記録しようとしてもこのシ
ステムが作動しないこととなる。斯様な場合はも
とより他の場合においても、位置決め用圧電素子
が十分に規制された位置を占有することが望まし
い。このようにすることはこの圧電素子の端子間
に例えば零ボルトのような基準電圧を単に印加す
ることによつては簡単には行ない得るものではな
い。その理由はヒステリシス効果のために、その
位置が圧電素子の端子間電圧の大きさと極性によ
つて決まり、その電圧の直前の圧電素子のその位
置が基準値とされるからである。 この問題を解決すべき好適実施例においては、
前記第１手段は、前記第１、第２、第３および第
４制御入力端子に接続させた出力端子を具えてお
り、よつて前記第１および第３トランジスタは同
相でターンオンおよびターンオフし、さらに前記
第１手段は第１状態においては前記出力端子が低
出力インピーダンスを有して前記第１、第２、第
３および第４入力端子に制御信号を供給し得るよ
うにしさらに第２状態においては前記出力端子が
高出力インピーダンスを有して該出力端子が前記
第１、第２、第３および第４入力端子の電位を追
従するように構成されており、さらに前記第１お
よび第２トランジスタのベースを前記第２および
第１トランジスタのコレクタに退化的に夫々結合
させおよび前記第３および第４トランジスタのベ
ースを第１および第２抵抗を介して第１および第
２電位点に夫々接続し、よつて前記第１手段の出
力端子が前記第２状態では前記第３および第４ト
ランジスタが導通するようにし；他方前記変成器
の一次巻線の中間タツプと前記電流源の前記第１
および第２トランジスタのエミツタとは離れてい
る側の点との間に供給電圧を前記第１手段の出力
端子が第２状態にある時時間の関数として低減せ
しめるための第２手段を具えることが出来る。 前記第１手段の出力端子が浮動となる瞬時に、
前記第３および第４トランジスタをターンオンと
ししかも圧電素子の容量を放電させる。これと同
時に、第１および第２トランジスタのコレクタお
よびベース間の交差的負帰還も作動状態にされる
ので、これら２つのトランジスタ変成器と圧電素
子の容量とを共振回路としてマルチバイブレータ
として機能し始める。時間の関数として低減する
供給電圧はこの発振の振幅を時間的に減少せし
め、圧電素子は発振が減衰した時十分に規制され
た静止位置を取る。 供給電圧を時間の関数として減少させるための
手段に関して本発明の実施例においては、前記第
２手段は前記供給電圧をバツフアリングするため
のバツフアコンデンサと前記第１手段の出力が第
２状態にある時前記バツフアコンデンサから電源
の接続を断つための電源スイツチとを具えること
が出来る。 以下、図面につき本発明の実施例を説明する。 第１図はある二つの信号間の位相差の量を表わ
すパルス状制御信号を供給するための制御信号発
生装置を示す図である。この制御信号発生装置を
ある好適な増幅器と一緒に用いて圧電素子の制御
を行なうことが出来る。この好適実施例において
は、この信号発生装置を用いてテープ状記録担体
１に記録されている信号に対する読取ヘツド２の
位置決め制御を行なう（アジマスコントロール）。
ヘツドの空隙の方位が記録されている信号の方位
と一致しないときすなわちこの空隙の方位がテー
プに対してある方位を有してこの信号の記録に使
用したヘツドの空隙と平行とならない場合には、
テープを介する書込ヘツドから読取ヘツドへの信
号伝達特性が悪影響を受けてしまう。 テープ１に記録されている信号に対する読取ヘ
ツドの位置を制御可能とするために、読取ヘツド
２の空隙を二つの部分３，４に分割してこれらに
図示せずも個別のコイルを夫々備え、これらより
信号S1およびS2を夫々供給させる。これら両信号
を第２ａ図および第２ｂ図に夫々示す。この実施
例ではこれら両信号は時刻t1およびt2において異
なる極性の位相差を示す。これら信号S1およびS2
を回路５および６に夫々供給し、これら回路では
これら信号S1およびS2をきれいにして例えば雑音
の影響を除去して出力信号S3およびS4を夫々出力
させる。これら信号S3およびS4は矩形波であつて
信号S1およびS2の零通過と夫々同期している。こ
の矩形波は例えば信号S1およびS2を制限増幅器に
供給することによつて得られ得る。出力信号S3お
よびS4を第２ｃ図および第２ｄ図に夫々示す。こ
れら信号S3およびS4を回路７および８に夫々供給
する。これら回路は信号S3およびS4の正方向の零
通過と夫々同期してすなわち信号S1およびS2の正
方向の零通過と夫々同期して一定の、等しい持続
時間のパルスを供給する。これら回路７および８
を例えば単安定マルチバイブレータ或いは計数器
とし得る。第２ｅ図および第２ｆ図はこれらパル
ス信号S5およびS6を夫々示している。これら信号
S5およびS6をインバータ９および１０を介して
夫々反転させる。これら反転された信号S7および
S8を第２ｇ図および第２ｈ図に夫々示す。これら
信号S7およびS8をフリツプフロツプ１１および１
２の入力端子１３および１５に夫々供給し、他方
信号S6およびS5をフリツプフロツプ１１および１
２の入力端子１４および１６に夫々供給する。こ
のフリツプフロツプ１１は入力端子１４の信号S6
のレベルが低いときには出力端子１７に生ずる信
号S9（第２ｉ図）のレベルは低くしかも入力端子
１４の信号S6のレベルが高い場合には入力端子１
３の信号S7の立上り端縁で信号S9の状態を変化す
るように作動し、フリツプフロツプ１２は入力端
子１６の信号S5のレベルが低いときには出力端子
１８の信号S10（第２ｊ図）のレベルは低くしかも
入力端子１６の信号S5のレベルが高い場合には入
力端子１５の信号S8の立上り端縁で状態を変化す
るように作動する。尚、フリツプフロツプ１１お
よび１２に対して、入力端子１３および１５の信
号の立下り端縁時に切換わるフリツプフロツプを
使用する場合には、インバータ９および１０を省
略し得る。第２ｉ図に示す信号S9は信号S7の時刻
t4での立上り端縁では変化しないのは、この時刻
では信号S6は低いレベルにあるからである。時刻
t7ではこの信号S9は信号S7の立上り端縁に応じて
低いレベルから高いレベルへ変化し、信号S6が再
び低いレベルとなる時刻t8には高いレベルから低
いレベルへ戻る。このように、出力端子１７には
信号S1が信号S2よりも進んでいるときのみ両信号
S1およびS2間の位相差に応じた接続時間のパルス
を生じさせ得る。同様にして出力端子１８には、
信号S1が信号S2よりも遅れているときのみ斯様な
パルスを生じる。斯して第１図に示す装置は信号
S1およびS2間の位相差の程度に従つてヘツド２
の、記録された信号に対する位置の不正確の程度
を表わすパルスを生じさせる。この第１図の装置
は特願昭54−14597号に詳細に説明してある。 第３図は第１図の装置の出力信号を容量性素子
２９すなわち本例ではヘツド２を位置決めするた
めの圧電素子の端子間電圧に変換するための装置
を示す。 第４図は斯様な圧電素子の一例を示す図であ
る。この圧電素子は２つの圧電材料層３３および
３４を含み、これら層は反対方向に電界が印加さ
れると長さを変えてデフレクシヨンを生じさせ
る。これら層３３および３４を共通導電層３５上
に配置させ、この層３５に対向する側に電極３６
および３７を設ける。電気的にはこの圧電素子は
端子３０と３１との間で容量２９として作用す
る。 第３図に示す装置は２つの半部２１および２２
から成る一次巻線と二次巻線２４とを備えた変成
器２０を含み、一次巻線の中間タツプを給電端子
２３に接続してある。２つのスイツチ２６と２７
とを並列に接続させた回路と直列に接続させた圧
電素子２９を二次巻線２４と並列に接続させ、他
方、一次巻線２１および２２をスイツチ２５およ
び２８を夫々介して電流源３２に接続する。これ
らスイツチ２５および２６を例えば第１図に示す
ような装置１９の出力端子１７に生ずる信号S9に
よつて作動させ、スイツチ２７および２８を出力
端子１８に生ずる信号S10で作動させる。 第５図は第３図の装置の動作を説明するための
波形図であつて、第５ａ図は信号S9の一例を示
し、第５ｂ図は信号S10の一例を示し、第５ｃ図
は信号S9およびS10に応答して圧電素子２９の端
子間に生ずる電圧S11を示す。 第５図に示す時刻t0において、圧電素子２９の
両端子間には特定の電圧V0が現われる。今、時
刻t1に出力端子１７にパルスが現われると、スイ
ツチ２５および２６が閉成されて電流源３２から
給電端子２３へと電流Ｉが流れる。この電流は二
次巻線２４に伝達されてスイツチ２６を経て圧電
素子２９の容量を充電する。この場合二次電流を
I0とし、この容量２９の値をＣとしパルスの持続
時間をＴとすると、圧電素子の端子間電圧はdV
＝I0T／Ｃの値だけ増大する。例えばＴ＝10-6秒、I0 ＝10ｍＡ、Ｃ＝2.5×10-9FとすればdV＝4Vであ
る。 時刻t2において信号S9のパルスが終了してスイ
ツチ２５および２６が開放されると、容量２９の
充電が解除される。このように信号S1の別のパル
ス毎に容量２９の端子間電圧S11はさらに増大す
る。次に信号S10のパルスが時刻t3において現わ
れると、スイツチ２７および２８が閉成される。
この場合には、電流Ｉは一次巻線２１を経て流れ
て二次巻線２４に伝達されてスイツチ２７を経て
コンデンサ２９を放電させてこの放電は信号S10
のパルスが終了してスイツチ２７および２８が開
放するまで続く、信号S10の別のパルス毎に容量
２９はさらに放電される。 比較的高い供給電圧の電源を必要としないで電
荷の供給と排出とをパルス的に行なうことによつ
て容量として作用する圧電素子２９に比較的高い
制御電圧を供給出来るのは第３図に示す実施例に
のみ限定されるものではない。例えば、出力端子
１７または１８にパルスが現われるかどうかに応
じて切替えることによつて一次または二次巻線を
流れる電流方向を反転させる場合には変成器の中
間タツプを省略することが出来る。さらに、チヨ
ークとスイツチ、または整流素子の手助けを受け
て容量に電荷パルスを供給してこの容量の端子間
電圧を利用可能な供給電圧をはるかに越えるよう
にすることも可能である。電流源の使用は不可欠
なことではない。従つて充電抵抗と直列に接続さ
せた電源を使用することも可能である。さらに、
２つのスイツチ２６および２７を両者とも信号S9
および信号S10によつて制御する場合には、これ
らスイツチを使用する代わりに二次側には単一ス
イツチを使用し得る。さらにまた、二次側中間タ
ツプを備える変成器を用い、圧電素子をこの中間
タツプに接続すると共に制御信号に応じて二次巻
線の一方または他方の側にスイツチを経て接続す
ることも可能である。 例えば第１図の装置において、ヘツド２を書込
ヘツドとして使用して信号の再生を行なわない場
合には、装置１９が信号を供給しない場合も起り
得る。かかる場合には、例えば圧電素子の電圧を
除去するかまたはこれに基準電圧を印加すること
によつて、圧電素子が静止または基準位置を確実
に占有し得るようにすることが望ましい。しかし
ながら、斯様な圧電素子は場合によつては移送機
構を含んであり、この素子はヒステリシス特性を
示すので、この基準電圧時での静止位置が最終附
勢条件に依存するので良好に規制することが出来
ない。この問題の解決を図るために、圧電素子の
電圧をこの所要基準電圧の周囲で対称的に振動す
なわち発振させこの場合この発振の周波数を圧電
素子の共振周波数以下の周波数とししかもその振
幅を零に低減する振幅とする。この発振を、例え
ば時間の関数で低減する電圧で附勢されるマルチ
バイブレータで制御される形の共振回路にこの圧
電素子を容量として含ませて、行なうことができ
る。 第６図はマルチバイブレータの回路を示す回路
図である。この回路はトランジスタ４０および４
１を具えており、これらトランジスタは共通エミ
ツタ抵抗４６を有していると共に抵抗４２，４３
および４４，４５を経る交差的コレクターエミツ
タ負帰還を有している。圧電素子２９を２つのト
ランジスタ４０および４１のコレクタ電極間に含
ませてこのコレクタ回路に含まれている自己イン
ダクタンス３８および３９と相俟つて共振回路を
構成する。これら両トランジスタのコレクタを自
己インダクタンス３８および３９および電源スイ
ツチ４８を経て電源端子４９に接続する。電源バ
ツフアコンデンサ４７をマルチバイブレータと並
列に接続する。 第７図は圧電素子２９の端子間電圧S11を時間
の関数として示した図である。この圧電素子の端
子間には最初は電圧V0で現われる。時刻t0におい
ては、第６図に示されていない方法で、例えば共
振回路に圧電素子を含ませることにより或いは交
差的負帰還回路網を作動させることによつて、マ
ルチバイブレータを始動させる。これと同時に、
電源スイツチ４８を開く。この時刻t0後は、圧電
素子２９は２つの低オーミツクの自己インダクタ
ンスを経て放電されるので、この圧電素子の端子
間平均電圧は初期電圧V0から基準電圧Vrすなわ
ち第６図の例では０ボルトへと急激に低下し、よ
つてこの基準電圧に対して対称的に発振が生じ
る。初期電圧V0に対応する電圧が急激に放電し
ない。場合には、例えばツエナーダイオードを用
いてこの圧電素子の端子間電圧を基準電圧に対し
て対称的に制限することによつて対称的な発振を
得ることが出来る。この圧電素子の端子間の発振
電圧の振幅は時間の関数として低減するがその理
由はスイツチ４８を開いた後はマルチバイブレー
タがバツフアコンデンサ４７から附勢されるから
である。最終的にこの圧電素子の電圧は基準電圧
Vrに等しくなつてその空間位置は電圧Vrに対応
する位置に良好に規制され、ヒステリシス効果も
発振によつて除去される。この発振が生じない場
合には、圧電素子２９が電圧Vrに放電した後の
圧電素子の空間位置はヒステリシス効果のために
電圧V0の値と極性とに依存するであろう。 時間の関数として減衰する発振を発生する回路
は第６図に示す例にのみ限定されるものではな
い。マルチバイブレータを使用する代わりに、多
数の発振回路を得ることが可能である。さらに発
振振幅を別の方法例えば可変リミツタまたは出力
増幅器によつて低減させることも出来る。 第８図は第３図に従がう基本的回路配置の実用
上の実施例を示し、第６図の原理の使用を可能と
したものである。スイツチ２５および２８をトラ
ンジスタ４１および４０を用いて夫々形成し、こ
れらのコレクタを変成器２０の一次巻線の一方の
半部２１および他方の半部２２に夫々接続する。
この一次巻線の中間タツプを電圧Vbを有する電
源端子４９に結合する。トランジスタ４０および
４１のエミツタを電流源３２に接続する。この電
流源はエミツタ抵抗５７を有するトランジスタ５
６を含み、このトランジスタは抵抗５８，５９お
よび６０を含んでいる分圧器を経て直流電圧源
（＋5V）からベース基準電圧を受ける。トランジ
スタ４０および４１のベースを抵抗６４および６
５を夫々経て制御入力端子５２および５３に夫々
制続し、さらに、抵抗４３および４５を夫々経て
本例では大地である負の電源端子に夫々接続す
る。 入力端子５３の電圧レベルが高くて入力端子５
２のレベルが低い場合には、トランジスタ４１は
変成器２０の一次巻線の半部２１に電流Ｉを流
す。さらに、入力端子５３の電圧レベルが低くて
入力端子５２の電圧レベルが高い場合には、トラ
ンジスタ４０が一次巻線の半部２２に電流Ｉを流
す。制御入力端子５３および５２に信号S9および
S10を夫々供給することによつて、第８図の回路
のこの部分は第３図による基本的回路配置の一次
側と同様に機能する。 変成器２０の二次巻線２４の一端をスイツチ２
６および２７を経てまたその他端子を圧電素子２
９を経て電源端子（＋5V）に夫々接続する。ス
イツチ２６および２７はnpnトランジスタ７８お
よびpnpトランジスタ７９を夫々含み、これらト
ランジスタ７８および７９のエミツタを電源端子
（＋5V）に夫々接続する。逆動作に対する保護を
行なうために、トランジスタ７８および７９のコ
レクタ回路にダイオード１１７および１１８を設
ける。過剰電圧に対する保護のために、二次巻線
と並列にツエナ降伏方向を対向させて２つのツエ
ナダイオード１００と１０１とを直列に接続す
る。これらトランジスタ７８および７９のベース
電極を抵抗８０および８３を夫々経て制御入力端
子５０および５１に夫々接続する。制御入力端子
５０および５１の電圧が高い場合には、トランジ
スタ７８は二次巻線２４に生じた電流を転送さ
せ、制御入力端子５０および５１の電圧が低い場
合には、トランジスタ７９は反対方向に電流を転
送する。信号S9およびS10の反転された信号すな
わち10を入力端子５０および５１に夫々供給す
ると、この二次側の動作は第３図の回路の二次側
の動作と同等となる。 圧電素子の容量としての品質は良くない場合が
あり、その場合には漏れ抵抗も比較的大きいこと
もあり、このため例えばRC時定数を増大させる
ため圧電素子２９と並列にコンデンサ１０９を含
ませることが望ましい。このコンデンサを第８図
に破線で示すように永久接続させ得るが、このコ
ンデンサ１０９を所要に応じて含ませ得るように
するためスイツチを介して接続することも出来
る。第８図に示す回路が第６図および第７図につ
き説明したと同様に確実に動作するようさせるた
めに、入力端子５２とトランジスタ４１のコレク
タ間に抵抗４２をおよび入力端子５３とトランジ
スタ４０のコレクタとの間に抵抗５３を夫々含ま
せ、さらに入力端子５１と大地との間に抵抗８２
をおよび入力端子５０と電源端子４９との間に抵
抗８１を含ませる。 これら入力端子５０，５１，５２および５３を
信号S9，10およびS10で附勢させても、これら
抵抗４２，４４，８１および８２は回路の動作に
は何ら影響を及ぼさない。しかしながら、これら
入力端子が浮動し始めると、トランジスタ７８お
よび７９がターンオンするので、圧電素子２９が
変成器を経て放電し得トランジスタ４０および４
１のベースおよびコレクタ電極間に抵抗４２およ
び４４を経る時計方向の負帰還が作動し始めるの
で、圧電素子２９の変換された容量および変圧器
２０のインダクタンスが共振回路となつて各トラ
ンジスタがマルチバイブレータとし作動する。こ
の場合、この共振回路は第６図の回路と同様に振
舞う。この場合、ツエナダイオード１００および
１０１とがこの発振の振幅を二次側のOVの周囲
で対称的な値に制限する。 第６図につき説明した通り、この発振振幅を時
間の関数として確実に低減させるために、バツフ
アコンデンサ４７と電源スイツチ４８とを含ませ
る。このスイツチ４８をpnpトランジスタ７１を
以つて構成し、そのエミツタを正の電源端子４９
に接続すると共に抵抗７２を経てそのベースにも
接続する。トランジスタ７１を抵抗７５を介して
制御入力端子５５に接続する。 この制御入力端子５５の電圧が低いと、トラン
ジスタ７１が導通して回路の一次側に電圧Vbが
附勢され、その場合バツフアコンデンサ４７の端
子間にも電圧Vbが生じる。入力端子５５（入力
端子５０〜５３も同時に）が浮動し始めると、ト
ランジスタ７１がターンオフとなり、回路の一次
側はバツフアコンデンサ４７から附勢されること
となり、従つて、発振の振幅が時間の関数として
低減する。 この発振の再始動を可能とするために、トラン
ジスタ７１のベースと大地との間に押ボタンスイ
ツチ７７を含ませる。このスイツチを短期間押す
と、トランジスタ７１が短時間ターンオンとな
り、バツフアコンデンサ４７を再び充電する。第
８図に示す実施例では、この押ボタンスイツチ７
７にパルス整形器を追加して、この押ボタンスイ
ツチ７７を押す時間とは無関係にトランジスタ７
１のターンオンを確実に行なわせる。この目的の
ため、スイツチ７７と、トランジスタ７１のベー
スと、このスイツチおよび電源端子４９間の抵抗
１１６との間に抵抗１１４とコンデンサ１１５と
を有するRC回路網を含ませる。 スイツチ７７が開き、入力端子５５が浮動する
と、コンデンサ１１５の端子間電圧が零ボルトと
なる。スイツチ７７を閉じると、トランジスタ７
１のベースは零ボルトとなり、トランジスタ７１
がターンオンとなる。これと同時に、コンデンサ
１１５は抵抗１１４を経て充電され、RC回路網
１１４，１１５の時定数で決まるある特定時間後
にトランジスタ７１がターンオフとなる。 カセツトレコーダに応用する上述した実施例の
場合には、例えば記録スイツチと同時にスイツチ
７７を作動させ得るので、装置をスイツチオンさ
せた後に再生が行なわれない場合には圧電素子を
その静止位置にもたらす。 第９図は第８図の回路の制御入力端子５０，５
１，５２，５３および５５に信号を供給する場合
の例を示す線図である。この実施例では入力端子
に生じた信号を低オーミツク出力端子に送つてこ
の出力端子を浮動すなわち高オーミツクにするこ
とが出来る論理回路１１０を使用する。斯様な論
理回路の一例としてはオランダのフイルツプス社
から市販されている商品型名HEF4104Bの集積回
路ICがある。第９図に示す集積回路IC110の入力
端子および出力端子の表示はこのIC HEF
4104Bの記載と対応しており、この記載は1977年
10月発行の「Philips data handbook、
Semicondnctors and integrated circuits」の第
６章の記載による。 次にIC110の動作につき説明する。入力端子E0
の電圧が高い場合には、出力端子Z0、Z1、Z2およ
びZ3に生じる信号は入力端子I0、I1、I2およびI3
の信号に対応し、出力端子0、1、2および
Ｚ3の信号は入力端子I0、I1、I2およびI3の信号を
反転させた反転信号である。入力端子E0の電圧
が低い場合には、出力端子Z0、Z1、Z2、Z3、0、
Ｚ1、2および3が浮動する。 第８図の回路を所望の如く確実に動作させるた
めに、制御入力端子５０，５１，５２，５３およ
び５５を入力端子Z3、2、Z2、Z1およびZ0に
夫々接続する。信号S10を入力端子I2に供給し信
号S9を入力端子I1およびI3に供給する。入力端子
I0を大地（低いレベル）に接続し、入力端子E0を
スイツチ１１１に接続する。このスイツチ１１１
は大地または正の電源端子Vbのいずれにも接続
できる。 この入力端子E0を電源端子Vbに接続させると、
制御入力端子５０，５１，５２および５３の信号
は信号S9，10，S10およびS9に夫々対応する。
このとき制御入力端子の電圧は低くなるので、第
８図の回路は電源スイツチ４８の作動により前述
したように動作する。 スイツチ１１１を切換えて入力端子E0を大地
端子１１２に接続させると、電源スイツチ４８が
開き、回路は振幅が減少しつつ発振する。 第８図および第９図の回路配置に使用する回路
構成成分の定格は一例として次の通りである。
【表】
ラツド
第１図は本発明装置に用いるパルス状制御信号
を発生させるための制御信号発生装置の一例を示
す線図、第２図は本発明装置の動作を説明するた
めの信号波形図、第３図は本発明装置の好適実施
例を示す回路図、第４図は位置決め用圧電素子の
基本的構造を示す線図、第５図は第３図の装置の
動作を説明するための信号波形図、第６図は位置
決め用圧電素子を静止位置にもたらすための装置
の基本的回路を示す回路図、第７図は第６図の装
置の動作を説明するための信号波形図、第８図は
本発明装置の実際上の実施例を示す回路図、第９
図は第８図の装置に制御信号を転送するための集
積回路を示す線図である。 １……記録担体、２……ヘツド、３，４……空
隙、５〜８……回路、９，１０……インバータ、
１１，１２……フリツプフロツプ、２０……変成
器、２１，２２……一次巻線、２３……給電端
子、２４……二次巻線、２５〜２８……スイツ
チ、２９……圧電素子（又は容量性素子）、３０，
３１……端子、３２……電流源、３３，３４……
圧電材料、３５……共通導電層、３６，３７……
電極、３８，３９……自己インダクタンス、４
０，４１，７１，７８，７９，１０３……トラン
ジスタ、４２〜４６，５８〜６０，６４，６５，
７２，７５，８０〜８３，１０６，１０７，１１
４，１１６……抵抗、４７……バツフアコンデン
サ、４８……電源スイツチ、４９……電源端子、
５０，５１，５２，５３，５５……制御入力端
子、７７……押ボタンスイツチ、１１７，１１８
……ダイオード、１００，１０１……ツエナダイ
オード、１０９，１１５……コンデンサ、１１０
……論理回路（又は集積回路）、１１１……スイ
ツチ。
を発生させるための制御信号発生装置の一例を示
す線図、第２図は本発明装置の動作を説明するた
めの信号波形図、第３図は本発明装置の好適実施
例を示す回路図、第４図は位置決め用圧電素子の
基本的構造を示す線図、第５図は第３図の装置の
動作を説明するための信号波形図、第６図は位置
決め用圧電素子を静止位置にもたらすための装置
の基本的回路を示す回路図、第７図は第６図の装
置の動作を説明するための信号波形図、第８図は
本発明装置の実際上の実施例を示す回路図、第９
図は第８図の装置に制御信号を転送するための集
積回路を示す線図である。 １……記録担体、２……ヘツド、３，４……空
隙、５〜８……回路、９，１０……インバータ、
１１，１２……フリツプフロツプ、２０……変成
器、２１，２２……一次巻線、２３……給電端
子、２４……二次巻線、２５〜２８……スイツ
チ、２９……圧電素子（又は容量性素子）、３０，
３１……端子、３２……電流源、３３，３４……
圧電材料、３５……共通導電層、３６，３７……
電極、３８，３９……自己インダクタンス、４
０，４１，７１，７８，７９，１０３……トラン
ジスタ、４２〜４６，５８〜６０，６４，６５，
７２，７５，８０〜８３，１０６，１０７，１１
４，１１６……抵抗、４７……バツフアコンデン
サ、４８……電源スイツチ、４９……電源端子、
５０，５１，５２，５３，５５……制御入力端
子、７７……押ボタンスイツチ、１１７，１１８
……ダイオード、１００，１０１……ツエナダイ
オード、１０９，１１５……コンデンサ、１１０
……論理回路（又は集積回路）、１１１……スイ
ツチ。
Claims (1)
- 【特許請求の範囲】 １ 情報トラツクに対して記録素子および／また
は再生素子を位置決めするために、位置決め用圧
電素子の端子間に制御電圧を供給する装置であつ
て、パルス状制御信号を発生するための第１手段
と、電荷源と、前記第１手段の指令に基づき圧電
素子からおよび圧電素子に対して電荷を流すため
に前記第１手段および前記電荷源とに結合された
スイツチング手段を有し、前記装置は一次巻線お
よび二次巻線を有する変成器を具えており、前記
スイツチング手段は第１および第２スイツチング
手段を具え、さらに前記第１スイツチング手段に
直列に接続された圧電素子が前記変成器の二次回
路に含まれ、かつ電荷源が前記第２スイツチング
手段と共に前記変成器の一次回路に含まれている
装置において、 前記第１手段の指令に基づき電流パルスが前記
二次回路を両方向に流れることができるように前
記第１スイツチング手段あるいは第２スイツチン
グ手段のいずれかが配設され、かつかかる指令が
無い場合には前記二次回路が中断されるように第
１スイツチング手段が配設されていることを特徴
とする圧電素子用制御電圧供給装置。 ２ 前記第２スイツチング手段は第１スイツチ２
５および第２スイツチ２８を具え、前記変成器２
０は給電端子２３に接続された中間タツプを備え
た一次巻線２１，２２を有しており、前記電荷源
は電流源３２を具えており、前記一次巻線の一端
は前記第１スイツチ２５を経て前記電流源３２に
接続されており、前記一次巻線の他端は前記第２
スイツチ２８を経て前記電流源３２に接続されて
いることを特徴とする特許請求の範囲第１項に記
載の圧電素子用制御電圧供給装置。 ３ 前記第１スイツチ２５は第１導電形の第１ト
ランジスタ４１によつて構成され、前記第１トラ
ンジスタ４１のエミツタを前記電流源３２に接続
し、コレクタを前記変成器２０の一次巻線の一端
に接続し、かつベースを第１制御入力端子５３に
接続し、前記第２スイツチ２８を前記第１導電形
の第２トランジスタ４０によつて構成し、前記第
２トランジスタ４０のエミツタを前記電流源３２
に接続し、コレクタを前記変成器２０の一次巻線
の他端に接続し、かつベースを第２制御入力端子
５２に接続することを特徴とする特許請求の範囲
第２項に記載の圧電素子用制御電圧供給装置。 ４ 前記第１スイツチング手段は第１導電形の第
３トランジスタ７８と第２導電形の第４トランジ
スタ７９とを具えており、これら第３７８および
第４トランジスタ７９のエミツタを電源端子に接
続させ、これらのコレクタを前記二次回路２４を
介して前記電源端子に接続させ、前記第３トラン
ジスタ７８のベースを第３制御入力端子５０に接
続させ、および前記第４トランジスタ７９のベー
スを第４制御入力端子５１に接続させることを特
徴とする特許請求の範囲第３項に記載の圧電素子
用制御電圧供給装置。 ５ 前記第１手段は、前記第１５３、第２５２、
第３５０、および第４制御入力端子５１に接続さ
れた出力端子を具えており、よつて前記第１４１
および第３トランジスタ７８は同相でターンオン
およびターンオフし、かつ第２４０および第４ト
ランジスタ７９は同相でターンオンおよびターン
オフし、さらに前記第１手段は第１状態において
は前記出力端子が低出力インピーダンスを有して
前記第１５３、第２５２、第３５０、および第４
入力端子５１に制御信号を供給し得るようにし、
さらに第２状態においては前記出力端子が高出力
インピーダンスを有して前記出力端子が前記第１
５３、第２５２、第３５０、および第４入力端子
５１の電位に追従するように構成されており、さ
らに前記第１４１および第２トランジスタ４０の
ベースを前記第２４０および第１トランジスタ４
１のコレクタに退化的にそれぞれ結合させ、かつ
前記第３７８および第４７９トランジスタのベー
スを第１８０および第２抵抗８３を介して第1S9
および第２電位点10にそれぞれ接続し、よつて
前記第１手段の出力端子が前記第２状態では前記
第３７８および第４トランジスタ７９が導通する
ようにし、他方、前記変成器２０の一次巻線の中
間タツプと前記電流源の前記第１４１および第２
トランジスタ４０のエミツタとは離れている側の
点との間の供給電圧を前記第１手段の出力端子が
第２状態にある時に時間の関係として低減せしめ
るための第２手段４７，４８，４９を具えること
を特徴とする特許請求の範囲第４項に記載の圧電
素子用制御電圧供給装置。 ６ 前記第２手段は前記供給電圧をバツフアリン
グするためのバツフアコンデンサ４７と前記第１
手段の出力が第２状態にある時に前記バツフアコ
ンデンサ４７から電源の接続を断つための電源ス
イツチ４８とを具えることを特徴とする特許請求
の範囲第５項に記載の圧電素子用制御電圧供給装
置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7805804A NL7805804A (nl) | 1978-05-29 | 1978-05-29 | Inrichting voor het aanleggen van een stuurspanning over een pieezo-elektrisch positioneringselement. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54156514A JPS54156514A (en) | 1979-12-10 |
| JPS6338767B2 true JPS6338767B2 (ja) | 1988-08-02 |
Family
ID=19830936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6461479A Granted JPS54156514A (en) | 1978-05-29 | 1979-05-26 | Device for supplying control voltage to piezooelectric element |
Country Status (15)
| Country | Link |
|---|---|
| US (1) | US4258282A (ja) |
| JP (1) | JPS54156514A (ja) |
| AT (1) | AT364548B (ja) |
| AU (1) | AU524065B2 (ja) |
| BE (1) | BE876590A (ja) |
| CA (1) | CA1132230A (ja) |
| CH (1) | CH649643A5 (ja) |
| DE (1) | DE2921132C2 (ja) |
| ES (1) | ES480910A1 (ja) |
| FR (1) | FR2427661A1 (ja) |
| GB (1) | GB2022901B (ja) |
| IT (1) | IT1118701B (ja) |
| NL (1) | NL7805804A (ja) |
| NO (1) | NO150375C (ja) |
| NZ (1) | NZ190546A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02253554A (ja) * | 1989-03-28 | 1990-10-12 | Sumitomo Cement Co Ltd | 紫外線遮蔽ランプ及びその製法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2918259A1 (de) * | 1979-05-07 | 1980-11-20 | Sony Corp | Verfahren und vorrichtung zum beseitigen der remanenten auslenkung in einer piezokeramischen kopfhalterung eines video-rekorders |
| US4323998A (en) * | 1980-08-21 | 1982-04-06 | Rca Corporation | Video disc locked groove corrector |
| DE3048631A1 (de) | 1980-12-23 | 1982-07-22 | Siemens AG, 1000 Berlin und 8000 München | Stellglied mit piezokeramischem koerper |
| DE3048632A1 (de) | 1980-12-23 | 1982-07-22 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung fuer piezoelektrisches stellglied und dergleichen |
| JPS58130427A (ja) * | 1982-01-29 | 1983-08-03 | Hitachi Ltd | 磁気記録再生装置 |
| AT379269B (de) * | 1982-05-13 | 1985-12-10 | Philips Nv | Schaltungsanordnung zur erzeugung einer steuerspannung fuer ein piezoelektrisches element einer positionierungseinrichtung |
| US4577302A (en) * | 1983-03-14 | 1986-03-18 | Dolby Laboratories Licensing Corporation | Apparatus for reproducing motion picture film photographic sound-tracks to correct reproduction errors and reduce noise |
| JPS60237869A (ja) * | 1984-05-11 | 1985-11-26 | Nippon Soken Inc | 圧電素子駆動装置 |
| US5430341A (en) * | 1992-09-28 | 1995-07-04 | Summer; Steven | Miniaturized power supply for an electroactive actuator |
| CH687115B5 (fr) * | 1994-11-08 | 1997-03-27 | Smh Management Services Ag | Circuit de commande d'un vibreur piezo-electrique. |
| US5691592A (en) * | 1995-09-14 | 1997-11-25 | Motorola, Inc. | Actuator drive and energy recovery system |
| FR2801644B1 (fr) * | 1999-11-29 | 2002-06-21 | Peugeot Citroen Automobiles Sa | Systeme de commande de l'alimentation electrique d'un actionneur d'un injecteur de carburant dans un cylindre de moteur de vehicule |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2938962A (en) * | 1955-07-12 | 1960-05-31 | Konins | Azimuth seeking reproducing head |
| US2937239A (en) * | 1956-02-13 | 1960-05-17 | Gen Electric | Skew servo for multiple channel recording system |
| US3296467A (en) * | 1964-04-20 | 1967-01-03 | Gordon L Locher | Micrometric linear actuator |
| GB1193503A (en) * | 1967-03-10 | 1970-06-03 | Int Computers Ltd | Actuators |
| US3551764A (en) * | 1969-02-28 | 1970-12-29 | Lockheed Aircraft Corp | Piezoelectric linear actuator |
| US3678220A (en) * | 1971-05-26 | 1972-07-18 | Ibm | Angulated positioning marks for moving web |
| US3900888A (en) * | 1972-10-03 | 1975-08-19 | Nakamichi Research | Process for detecting and adjusting a vertical orientation of magnetic heads and apparatus therefor |
| US3919934A (en) * | 1973-05-14 | 1975-11-18 | Burroughs Corp | Power minimization for electrostrictive actuated printers |
| GB1465904A (en) * | 1973-06-28 | 1977-03-02 | Cav Ltd | Control circuits |
| DE2344065C2 (de) * | 1973-08-31 | 1975-10-30 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Anordnung zum Betätigen von punkterzeugenden Druckelementen in einem Mosaikdruckkopf |
| US4093885A (en) * | 1976-03-19 | 1978-06-06 | Ampex Corporation | Transducer assembly vibration sensor |
| US4055849A (en) * | 1976-04-15 | 1977-10-25 | Eastman Kodak Company | Magnetic head positioning and playback apparatus utilizing a split head for self-tracking and selective reproduction |
| US4099211A (en) * | 1976-09-13 | 1978-07-04 | Ampex Corporation | Positionable transducing mounting structure and driving system therefor |
| US4099876A (en) * | 1977-03-14 | 1978-07-11 | Rockwell International Corporation | Phase-coded control for ring laser gyro |
-
1978
- 1978-05-29 NL NL7805804A patent/NL7805804A/xx not_active Application Discontinuation
-
1979
- 1979-05-21 US US06/041,022 patent/US4258282A/en not_active Expired - Lifetime
- 1979-05-23 AU AU47354/79A patent/AU524065B2/en not_active Ceased
- 1979-05-24 CA CA328,298A patent/CA1132230A/en not_active Expired
- 1979-05-25 DE DE2921132A patent/DE2921132C2/de not_active Expired
- 1979-05-25 ES ES480910A patent/ES480910A1/es not_active Expired
- 1979-05-25 IT IT68131/79A patent/IT1118701B/it active
- 1979-05-25 CH CH4905/79A patent/CH649643A5/de not_active IP Right Cessation
- 1979-05-25 GB GB7918353A patent/GB2022901B/en not_active Expired
- 1979-05-25 NZ NZ190546A patent/NZ190546A/xx unknown
- 1979-05-26 JP JP6461479A patent/JPS54156514A/ja active Granted
- 1979-05-28 NO NO791746A patent/NO150375C/no unknown
- 1979-05-28 BE BE0/193431A patent/BE876590A/xx not_active IP Right Cessation
- 1979-05-29 AT AT0392479A patent/AT364548B/de not_active IP Right Cessation
- 1979-05-29 FR FR7913647A patent/FR2427661A1/fr active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02253554A (ja) * | 1989-03-28 | 1990-10-12 | Sumitomo Cement Co Ltd | 紫外線遮蔽ランプ及びその製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU4735479A (en) | 1979-12-06 |
| US4258282A (en) | 1981-03-24 |
| CH649643A5 (de) | 1985-05-31 |
| FR2427661A1 (fr) | 1979-12-28 |
| AT364548B (de) | 1981-10-27 |
| NO150375B (no) | 1984-06-25 |
| NZ190546A (en) | 1982-03-16 |
| JPS54156514A (en) | 1979-12-10 |
| NO791746L (no) | 1979-11-30 |
| GB2022901B (en) | 1982-11-17 |
| FR2427661B1 (ja) | 1985-02-15 |
| DE2921132C2 (de) | 1987-03-19 |
| DE2921132A1 (de) | 1979-12-06 |
| GB2022901A (en) | 1979-12-19 |
| CA1132230A (en) | 1982-09-21 |
| ES480910A1 (es) | 1980-01-01 |
| BE876590A (fr) | 1979-11-28 |
| IT7968131A0 (it) | 1979-05-25 |
| IT1118701B (it) | 1986-03-03 |
| AU524065B2 (en) | 1982-08-26 |
| NO150375C (no) | 1984-10-03 |
| ATA392479A (de) | 1981-03-15 |
| NL7805804A (nl) | 1979-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6338767B2 (ja) | ||
| US4259605A (en) | Circuit for controlling a piezo-electric positioning element | |
| US4821127A (en) | Demagnetizing apparatus for erasing signals recorded on concentric tracks | |
| CA1319986C (en) | Magneto-optical recording apparatus and energizing circuit for use in such a magneto-optical recording apparatus | |
| US4249219A (en) | Current drive circuit for an induction coil | |
| US4514773A (en) | Circuit arrangement for generating an actuating signal for a piezo-electric element of a positioning device | |
| US8503127B2 (en) | Method and circuitry for programmably controlling degauss write current decay in hard disk drives | |
| JPH0447881B2 (ja) | ||
| US5233577A (en) | Magneto-optical recording apparatus and energizing circuit for use in such a magneto-optical recording apparatus | |
| JPH0740330B2 (ja) | 磁気消去装置 | |
| JP2615663B2 (ja) | バイアス発振回路 | |
| JPS6214882B2 (ja) | ||
| JPH0216673B2 (ja) | ||
| JPH0648581Y2 (ja) | 頭出し信号記録回路 | |
| JPS6123592B2 (ja) | ||
| JPH07118045B2 (ja) | 電圧昇圧回路 | |
| JPS62145503A (ja) | 磁気消去装置 | |
| SU1571655A1 (ru) | Устройство дл магнитной записи-воспроизведени аналогового сигнала | |
| JPS61131207A (ja) | 録音用交流バイアス回路 | |
| JPS6049377B2 (ja) | ドライブ回路 | |
| JPS61260716A (ja) | 駆動回路 | |
| JPS63253507A (ja) | 磁気記録再生装置 | |
| JPS608526B2 (ja) | テ−プレコ−ダ | |
| JPS58152031U (ja) | 発振回路 | |
| JPH0618315B2 (ja) | フリップフロップを有する回路装置 |