JPS6341090B2 - - Google Patents
Info
- Publication number
- JPS6341090B2 JPS6341090B2 JP56012539A JP1253981A JPS6341090B2 JP S6341090 B2 JPS6341090 B2 JP S6341090B2 JP 56012539 A JP56012539 A JP 56012539A JP 1253981 A JP1253981 A JP 1253981A JP S6341090 B2 JPS6341090 B2 JP S6341090B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- console
- control device
- branch switch
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/023—Arrangements for converting discrete items of information into a coded form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
本発明はコンソール制御装置、特に中央制御装
置とコンソールとの間の情報伝達を制御するコン
ソール制御装置に関す。
電子交換機等の中央制御装置がプログラムに従
つて処理を進めて行く場合に、コンソールに設け
られたブランチスイツチの動作状態により、以後
の処理過程を変更する場合がある。第1図は、前
記中央制御装置がブランチスイツチの動作状態を
参照する従来ある方法の一例を示す図である。第
1図において、コンソールBには16個のブランチ
スイツチD0乃至D15が設けられている。各ブ
ランチスイツチDi(iは0乃至15)は、3つの動
作状態を持ち、それぞれON状態、OFF状態およ
びSTOP状態と呼ぶ。該動作状態は各ブランチス
イツチ毎に操作信号bにより、コンソール制御装
置Aに入力され、記憶されている。中央制御装置
Cがプログラムに従つて、ブランチスイツチD0
の動作状態により処理過程を変更する命令0を実
行すると、該中央制御装置Cはコンソール制御装
置Aに参照すべきブランチスイツチD0を指定す
るブランチスイツチ単位指定信号cを伝達する
(以後命令が参照する対象とする1組の3動作状
態をブランチスイツチ単位と称す。)。コンソール
制御装置Aは、記憶している指定されたブランチ
スイツチD0の動作状態を、動作状態出力信号
doおよびdsの表に示す如き論理値の組合せで中
央制御装置Cに伝達する。中央制御装置Cは、受
信した動作状態
The present invention relates to a console control device, and more particularly to a console control device that controls information transmission between a central control device and a console. When a central control device such as an electronic exchange advances processing according to a program, the subsequent processing steps may be changed depending on the operating state of a branch switch provided in the console. FIG. 1 is a diagram showing an example of a conventional method in which the central controller refers to the operating status of a branch switch. In FIG. 1, console B is provided with 16 branch switches D0 to D15. Each branch switch Di (i is 0 to 15) has three operating states, which are respectively referred to as an ON state, an OFF state, and a STOP state. The operating state is input to the console control device A by the operation signal b for each branch switch and is stored therein. The central controller C switches the branch switch D0 according to the program.
When the central control unit C executes the instruction 0 that changes the processing process depending on the operating state of A set of three target operating states is referred to as a branch switch unit.) The console control device A outputs the stored operating state of the designated branch switch D0 as an operating state output signal.
A combination of logical values as shown in the do and ds table is transmitted to the central controller C. The central controller C receives the received operating status.
【表】
出力信号doおよびdsがON状態を示す場合に
は、プログラムの命令2にジヤンプして実行し、
またOFF状態を示す場合にはプログラムの命令
1を実行し、更にSTOP状態を示す場合には動作
を停止する。
以上の説明から明らかな如く、従来あるコンソ
ール制御装置においては、16種類の命令0を実行
するには、16個のブランチスイツチD0乃至D1
5を設える必要があり、コンソールBの所要寸法
も大きくなり、また価格も上昇する。特にシート
キーの如きノンロツクスイツチを使用する場合に
は、1個のプランチスイツチに2個のノンロツク
スイツチを必要とし、前記欠点は益々増大する。
本発明の目的は、前述の如き従来あるコンソー
ル制御装置の欠点を除去し、コンソール上のブラ
ンチスイツチの個数を極力減少させることにあ
る。
この目的は、中央制御装置とコンソールとの間
の情報伝達を制御するコンソール制御装置におい
て、前記コンソールから入力されるブランチスイ
ツチ種別を表示する操作信号と、ブランチスイツ
チ単位を表示する操作信号と、該ブランチスイツ
チ単位の動作状態を表示する操作信号とを格納す
る記憶手段を設け、前記中央制御装置からブラン
チスイツチ単位を指定する信号を受信することに
より、前記記憶手段の記憶する指定されたブラン
チスイツチ単位の動作状態を出力することにより
達成される。
以下、本発明の一実施例を第2図乃至第5図に
より説明する。第2図は本発明の一実施例による
コンソール制御装置に併用するコンソールの電鍵
盤の一例を示す図であり、第3図は本発明の一実
施例によるコンソール制御装置の構成を示す図で
あり、第4図は本発明の他の実施例によるコンソ
ール制御装置の構成を示す図であり、第5図は第
4図における信号シーケンス図である。第2図に
おいて、スイツチD,X,YおよびZは入力され
るスイツチ種別を指定するスイツチで、スイツチ
Dはブランチスイツチ種別を、スイツチX,Yお
よびZはその他のスイツチ種別を指定するスイツ
チである。スイツチEは各スイツチ種別内のスイ
ツチ単位を指定し、スイツチFは各スイツチ単位
の状態を指定する。従つてブランチスイツチDを
操作後スイツチE0乃至E15を操作することに
より、16個のブランチスイツチ単位D0乃至D1
5が指定される。ブランチスイツチ単位Di(iは
0乃至15)を指定した後、更にスイツチF0,F
1またはF2を操作することにより、該ブランチ
スイツチ単位DiがOFF状態、ON状態または
STOP状態に設定される。以上の各スイツチD,
E0乃至15,F0,F1およびF2が操作され
る度に、コンソールBから操作信号bがコンソー
ル制御装置Aに入力される。第3図において、コ
ンソールBからスイツチDの操作信号bが入力さ
れると、コンソール制御装置Aのスイツチ信号作
成回路AAが動作し、信号dを出力すると同時に
時限回路ABを起動する。時限回路ABは所定時
期にスイツチD用の設定信号tdを出力する。信号
dおよび設定信号tdを入力されたフリプフロツプ
ADはセツト状態となる。次にコンソールBから
スイツチE0の操作信号bが入力されると、スイ
ツチ信号作成回路AAが動作し、信号e0を出力
すると同時に時限回路ABからスイツチE用の設
定信号teを出力させる。その結果フリプフロツプ
AC0がセツト状態となる。セツト状態となつた
フリプフロツプADおよびAC0の出力により、
ゲートAG0およびAH0が導通状態となる。更
にコンソールBからスイツチF1の操作信号bが
入力されると、スイツチ信号作成回路AAが動作
し、信号f0を出力すると同時に時限回路ABか
らスイツチF用の設定信号tfを出力させる。その
結果フリプフロツプAE0がセツト状態となる。
以上により、ブランチスイツチ単位D0のON状
態が、フリプフロツプAE0がセツト状態、フリ
プフロツプAF0がリセツト状態となることによ
り、コンソール制御装置A内に記憶される。な
お、コンソールBにおいては、表示器G0に数字
1が表示されることにより、ブランチスイツチ単
位D0のON状態がコンソール制御装置Aに記憶
されていることを示すが、第3図においては表示
器関係回路は省略されている。かゝる状態におい
て、中央制御装置Cからブランチスイツチ単位D
0の動作状態を参照するために、ブランチスイツ
チ単位指定信号c0が到来すると、コンソール制
御装置Aの16―1選択回路AIおよびAJがフリ
プフロツプAE0およびAF0を選択し、セツト状
態にあるフリプフロツプAE0に対応して論理値
1の動作状態出力信号doを、またリセツト状態
にあるフリプフロツプAF0に対応して論理値0
の動作状態出力信号dsを中央制御装置Cに出力す
る。
以上の説明から明らかな如く、本実施例によれ
ば、スイツチD,E0乃至E15およびF0,F
1またはF2の操作により、16のブランチスイツ
チ単位D0乃至D15の動作状態をコンソール制
御装置A内に記憶することが出来、中央制御装置
Cからの参照に常時応答することが出来る。な
お、第2図に示されるスイツチE,Fおよび表示
器Gはブランチスイツチ以外の種別にも共用され
るもので、ブランチスイツチ関係専用に設けられ
ているのはスイツチDのみで、コンソールBの小
形化および経済化に寄与している。
なお、第3図はあく迄本発明の一実施例に過ぎ
ず、例えば各ブランチスイツチ単位D0乃至D1
5の動作状態を記憶する手段に、フリプフロツプ
AE0及至AE15およびAF0乃至AF15を用い
る代りに、より経済的な記憶装置を用いることも
考慮される。第4図はこの記憶手段を用いた本発
明の他の実施例によるコンソール制御装置の構成
を示す図である。第4図において、第1記憶部
ANおよび第2記憶部AOがブランチスイツチD
0乃至D15の記憶手段として設けられている。
前述の如くコンソールBからスイツチDおよびE
0の操作信号bが入力され、スイツチ信号作成回
路AAおよび時限回路ABの動作により、フリプ
フロツプADおよびAC0がセツト状態となつた
後、更にスイツチF1の操作信号bが入力される
と、スイツチ信号作成回路AAから信号f0が、
また時限回路ABから設定信号tfが出力される。
セツト状態にあるフリプフロツプADの出力と、
設定回路tfとが入力されたゲートARは、信号ts
により制御回路ASを起動する制御回路ASの出力
する各種信号のシーケンスは第5図に示される。
第5図において、時点t0に起動された制御回路
ASは、信号tlおよびtmを出力し、2―1選択回
路ALおよびAMを共に入力S側に設定する。時
点t1において、信号tlが停止し、2―1選択回
路ALを入力r側に設定する。従つて設定状態に
あるフリプフロツプAC0の出力が、符号化回路
AKにより符号化された後、2―1選択回路AL
を経由して、第1記憶部ANの端子aに番地情報
として入力される。一方スイツチ信号回路AAか
ら出力された信号foは、第1記憶部ANおよび第
2記憶部AOの端子ioに書込情報として入力され
る。時点t2において、制御回路ASは信号tnを
第1記憶部ANの端子WEに入力し、端子aに入
力されている番地情報に基づき、端子ioおよびis
に入力されている信号fo(論理値1)および信号
fs(論理値0)を書込む。次に時点t3において、
制御回路ASは信号tlを送出し、信号tmを停止さ
せる。その結果、2―1選択回路ALは入力S側
に、2―1選択回路ALは入力S側に、2―1選
択回路AMは入力r側に設定される。従つて符号
化回路の出力は2―1選択回路AMを経由して、
第2記憶部AOの端子aに番地情報として入力さ
れ、時点t4に信号toが入力されることにより、
第1記憶部ANと同様に書込みが行われる。一方
中央制御装置Cからブランチスイツチ単位D0の
動作状態を参照するために、ブランチスイツチ指
定信号c0が到来すると、入力S側に設定されて
いる2―1選択回路ALまたはAMを経由して、
第1記憶部ANまたは第2記憶部AOの端子aに
番地情報として入力されて読出しが行われ、信号
foによる書込情報(論理値1)が端子ooに出力
され、また信号fsによる書込情報(論理値0)が
端子osに出力される。然し2―1選択回路APお
よびAQは、制御回路ASから信号tpが入力されて
いない時は、何れも入力r側に設定されているの
で、第1記憶部ANの端子ooからの出力が2―1
選択回路APを経由して動作状態信号doとして中
央制御装置Cに出力され、また第1記憶部ANの
端子osからの出力が2―1選択回路AQを経由し
て動作状態信号dsとして中央制御装置Cに出力さ
れる。なお以上の中央制御装置Cからの参照が時
点t3乃至t5である場合には、信号tmの停止
により第2記憶部AOに、前述の如きブランチス
イツチ単位D0の動作状態を示す信号foおよびfs
が書込まれるが、前記動作状態出力信号doおよ
びdsの出力には何等悪影響を及ぼさない。また時
点t1乃至t3に中央制御装置Cからブランチス
イツチ単位D0の動作状態が参照された場合に
は、2―1選択回路APおよびAQは信号tpの入
力により、何れもs側に設定されるので、第2記
憶部AOの端子ooおよびosからの出力が2―1選
択回路APおよびAQを経由して、動作状態出力
信号doおよびdsとして中央制御装置Cに出力さ
れる。なおその間、信号tlの停止により第1記憶
部ANに、前述の如きブランチスイツチ単位D0
の動作状態の書込みが行われるが、前記動作状態
出力信号doおよびdsの出力には何等悪影響は及
ぼさない。なお、第3図同様、第4図においても
表示器関係回路は省略されている。更に第3図お
よび第4図において、ブランチスイツチ単位の個
数は16に限定されることは無く、任意の複数であ
つてもスイツチDおよびスイツチEの個数を適当
に選ぶことにより、本発明の効果は変らない。
以上、本発明によれば、中央制御装置が処理過
程を変更するために参照するブランチスイツチ単
位と同数のブランチスイツチをコンソールに設け
る必要が無く、極く少数の専用スイツチを設ける
のみで済むことゝとなり、コンソールの小形化お
よび経済化を促進する。[Table] When the output signals do and ds indicate the ON state, jump to instruction 2 of the program and execute it.
Further, when the OFF state is indicated, instruction 1 of the program is executed, and when the STOP state is indicated, the operation is stopped. As is clear from the above explanation, in a conventional console control device, in order to execute 16 types of instructions 0, 16 branch switches D0 to D1 are required.
5, the required dimensions of the console B become larger, and the price also increases. Particularly when a non-locking switch such as a seat key is used, two non-locking switches are required for one plant switch, and the above-mentioned drawbacks are further exacerbated. SUMMARY OF THE INVENTION An object of the present invention is to eliminate the drawbacks of conventional console control devices as described above and to reduce the number of branch switches on the console as much as possible. This purpose is to provide a console control device that controls information transmission between a central control device and a console with an operation signal input from the console that displays the branch switch type, an operation signal that displays the branch switch unit, and an operation signal that displays the branch switch unit. A storage means is provided for storing an operation signal indicating the operating state of each branch switch, and by receiving a signal specifying a branch switch unit from the central control device, the specified branch switch unit stored in the storage means is stored. This is achieved by outputting the operating status of the An embodiment of the present invention will be described below with reference to FIGS. 2 to 5. FIG. 2 is a diagram showing an example of an electric keyboard of a console used in conjunction with a console control device according to an embodiment of the present invention, and FIG. 3 is a diagram showing the configuration of a console control device according to an embodiment of the present invention. , FIG. 4 is a diagram showing the configuration of a console control device according to another embodiment of the present invention, and FIG. 5 is a signal sequence diagram in FIG. 4. In Fig. 2, switches D, X, Y, and Z are switches for specifying the input switch type, switch D is a switch type for branch switch types, and switches X, Y, and Z are switches for specifying other switch types. . Switch E specifies the switch unit within each switch type, and switch F specifies the status of each switch unit. Therefore, by operating the switches E0 to E15 after operating the branch switch D, 16 branch switch units D0 to D1 can be set.
5 is specified. After specifying the branch switch unit Di (i is 0 to 15), further switch F0, F
By operating 1 or F2, the branch switch unit Di is set to OFF state, ON state or
Set to STOP state. Each of the above switches D,
Each time E0 to 15, F0, F1, and F2 are operated, an operation signal b is input from console B to console control device A. In FIG. 3, when the operation signal b of the switch D is input from the console B, the switch signal generation circuit AA of the console control device A operates, outputs the signal d, and at the same time activates the time limit circuit AB. Time limit circuit AB outputs a setting signal td for switch D at a predetermined time. Flip-flop inputted with signal d and setting signal td
AD becomes set state. Next, when the operation signal b for the switch E0 is input from the console B, the switch signal generating circuit AA operates, outputting the signal e0, and at the same time outputs the setting signal te for the switch E from the timer circuit AB. The result is a flip-flop
AC0 enters the set state. By the output of flip-flop AD and AC0 which are in the set state,
Gates AG0 and AH0 become conductive. Furthermore, when the operation signal b of the switch F1 is input from the console B, the switch signal generating circuit AA operates and outputs the signal f0, and at the same time causes the time limit circuit AB to output a setting signal tf for the switch F. As a result, flip-flop AE0 enters the set state.
As described above, the ON state of the branch switch unit D0 is stored in the console control device A by bringing the flip-flop AE0 into the set state and flip-flop AF0 into the reset state. In the console B, the number 1 is displayed on the display G0, indicating that the ON state of the branch switch unit D0 is stored in the console control device A. However, in FIG. Circuits are omitted. In such a state, the branch switch unit D is transferred from the central controller C to the branch switch unit D.
When branch switch unit designation signal c0 arrives in order to refer to the operating state of flip-flop 0, 16-1 selection circuits AI and AJ of console control device A select flip-flops AE0 and AF0, corresponding to flip-flop AE0 in the set state. The operating state output signal do has a logic value of 1, and it also has a logic value of 0 corresponding to the flip-flop AF0 in the reset state.
The operating state output signal ds of is outputted to the central control device C. As is clear from the above description, according to this embodiment, switches D, E0 to E15 and F0, F
1 or F2, the operating states of the 16 branch switch units D0 to D15 can be stored in the console control device A, and can always respond to references from the central control device C. Note that switches E, F and display G shown in Fig. 2 are also used for types other than branch switches; only switch D is provided exclusively for branch switches; It contributes to economicization and economicization. Note that FIG. 3 is only one embodiment of the present invention, and for example, each branch switch unit D0 to D1
A flip-flop is used as a means to store the operating status of 5.
Instead of using AE0 to AE15 and AF0 to AF15, it is also conceivable to use more economical storage devices. FIG. 4 is a diagram showing the configuration of a console control device according to another embodiment of the present invention using this storage means. In FIG. 4, the first storage section
AN and second memory AO are branch switch D
It is provided as a storage means for 0 to D15.
As mentioned above, from console B to switches D and E
After the operation signal b of switch F1 is input and the flip-flops AD and AC0 are set by the operation of the switch signal generation circuit AA and time limit circuit AB, when the operation signal b of switch F1 is further input, the switch signal generation circuit starts. The signal f0 from circuit AA is
Further, a setting signal tf is output from the time limit circuit AB.
The output of the flip-flop AD in the set state,
The gate AR to which the setting circuit tf is input is the signal ts
The sequence of various signals output by the control circuit AS that starts the control circuit AS is shown in FIG.
In FIG. 5, the control circuit activated at time t0
AS outputs signals tl and tm, and sets both 2-1 selection circuits AL and AM to the input S side. At time t1, the signal tl stops and the 2-1 selection circuit AL is set to the input r side. Therefore, the output of the flip-flop AC0 in the setting state is output to the encoding circuit.
After being encoded by AK, 2-1 selection circuit AL
The address information is input as address information to terminal a of the first storage unit AN. On the other hand, the signal fo output from the switch signal circuit AA is input as write information to the terminals io of the first storage section AN and the second storage section AO. At time t2, the control circuit AS inputs the signal tn to the terminal WE of the first storage part AN, and based on the address information input to the terminal a, the control circuit AS inputs the signal tn to the terminal WE of the first storage part AN, and inputs the signal tn to the terminal io and is based on the address information input to the terminal a.
The signal fo (logical value 1) and the signal input to
Write fs (logical value 0). Next, at time t3,
The control circuit AS sends out the signal tl and stops the signal tm. As a result, the 2-1 selection circuit AL is set to the input S side, the 2-1 selection circuit AL is set to the input S side, and the 2-1 selection circuit AM is set to the input r side. Therefore, the output of the encoding circuit passes through the 2-1 selection circuit AM,
By inputting address information to terminal a of the second storage unit AO and inputting signal to at time t4,
Writing is performed in the same manner as in the first storage part AN. On the other hand, when the branch switch designation signal c0 arrives from the central control device C in order to refer to the operating state of the branch switch unit D0, it is sent via the 2-1 selection circuit AL or AM set on the input S side.
The address information is input to the terminal a of the first storage unit AN or the second storage unit AO and read out, and the signal
Write information (logic value 1) by fo is output to the terminal oo, and write information (logic value 0) by the signal fs is output to the terminal os. However, the 2-1 selection circuits AP and AQ are both set to the input r side when the signal tp is not input from the control circuit AS, so the output from the terminal oo of the first storage section AN is 2. -1
The operating state signal do is output to the central control unit C via the selection circuit AP, and the output from the terminal os of the first memory section AN is output to the central control unit C via the 2-1 selection circuit AQ as the operating state signal ds. It is output to device C. In addition, when the reference from the central controller C is from time t3 to t5, the signals fo and fs indicating the operating state of the branch switch unit D0 as described above are stored in the second storage unit AO due to the stop of the signal tm.
is written, but does not have any adverse effect on the output of the operating state output signals do and ds. Furthermore, when the operating state of the branch switch unit D0 is referenced from the central controller C from time t1 to t3, the 2-1 selection circuits AP and AQ are both set to the s side by the input of the signal tp. , the outputs from the terminals oo and os of the second storage unit AO are outputted to the central controller C as operating state output signals do and ds via the 2-1 selection circuits AP and AQ. Meanwhile, due to the stop of the signal tl, the above-mentioned branch switch unit D0 is stored in the first memory section AN.
Although the operating state is written, there is no adverse effect on the output of the operating state output signals do and ds. Note that, similar to FIG. 3, the display related circuits are omitted in FIG. 4 as well. Furthermore, in FIGS. 3 and 4, the number of branch switch units is not limited to 16, and even if the number of branch switches is arbitrary, the effects of the present invention can be achieved by appropriately selecting the number of switches D and E. remains unchanged. As described above, according to the present invention, there is no need to provide the same number of branch switches in the console as there are branch switch units that the central control unit refers to in order to change the processing process, and only a small number of dedicated switches can be provided. This will help make consoles more compact and economical.
第1図は中央制御装置がブランチスイツチの動
作状態を参照する従来ある方法の一例を示す図、
第2図は本発明の一実施例によるコンソール制御
装置に併用するコンソールの電鍵の一例を示す
図、第3図は本発明の一実施例によるコンソール
制御装置の構成を示す図、第4図は本発明の他の
実施例によるコンソール制御装置の構成を示す
図、第5図は第4図における信号シーケンス図で
ある。
図において、Aはコンソール制御装置、Bはコ
ンソール、Cは中央制御装置、D,E,F,X,
YおよびZはスイツチ、Gは表示器、AAはスイ
ツチ信号作成回路、ABは時限回路、AC0乃至
AC15,AD,AE0乃至AE15およびAF0乃
至AF15はフリプフロツプ、AG0乃至AG1
5,AH0乃至AH15およびARはゲート、AI
およびAJは16―1選択回路、AKは符号化回
路、AL,AM,APおよびAQは2―1選択回路、
ANは第1記憶部、AOは第2記憶部、ASは制御
回路、io,is,a,WE,oo,os,rおよびsは
端子、bは操作信号、cはブランチスイツチ単位
指定信号、doおよびdsは動作状態出力信号、d,
e0乃至e15,fo,fs,te,td,tf,ts,tl,
tm,tn,toおよびtpは信号、t0乃至t5は時
点、を示す。
FIG. 1 is a diagram showing an example of a conventional method in which a central controller refers to the operating status of a branch switch;
FIG. 2 is a diagram showing an example of a console electric key used in combination with a console control device according to an embodiment of the present invention, FIG. 3 is a diagram showing the configuration of a console control device according to an embodiment of the present invention, and FIG. FIG. 5 is a diagram showing the configuration of a console control device according to another embodiment of the present invention, and FIG. 5 is a signal sequence diagram in FIG. 4. In the figure, A is a console control device, B is a console, C is a central control device, D, E, F, X,
Y and Z are switches, G is a display, AA is a switch signal generation circuit, AB is a timer circuit, AC0 to
AC15, AD, AE0 to AE15 and AF0 to AF15 are flip-flops, AG0 to AG1
5, AH0 to AH15 and AR are gates, AI
and AJ are 16-1 selection circuits, AK is encoding circuits, AL, AM, AP and AQ are 2-1 selection circuits,
AN is the first storage section, AO is the second storage section, AS is the control circuit, io, is, a, WE, oo, os, r and s are terminals, b is the operation signal, c is the branch switch unit designation signal, do and ds are operating status output signals, d,
e0 to e15, fo, fs, te, td, tf, ts, tl,
tm, tn, to, and tp indicate signals, and t0 to t5 indicate time points.
Claims (1)
伝達を制御するコンソール制御装置Aにおいて、 前記コンソールBからコンソール制御装置Aに
入力される操作信号bは、 ブランチスイツチ種別Dを指定する操作信号
と、ブランチスイツチ単位Eを指定する操作信号
と、ブランチスイツチ単位の動作状態Fを指定す
る操作信号とからなり、 前記入力されたブランチスイツチ単位の動作状
態を指定する操作信号を格納する記憶手段をコン
ソール制御装置Aに設け、該記憶手段はフリプフ
ロツプまたはメモリよりなる第1記憶部および第
2記憶部を有し、前記ブランチスイツチ単位の動
作状態は前記第1記憶部に格納した後続いて第2
記憶部にも格納し、 前記中央制御装置Cからのブランチスイツチ単
位指定信号cを受信して、指定されたブランチス
イツチ単位の動作状態出力信号doおよびdsを前
記第1記憶部から中央制御装置Aに出力し、前記
第1記憶部が格納動作中は第2記憶部から出力
し、該第2記憶部が格納動作を開始する場合は前
記第1記憶部から引続き出力することを特徴とす
るコンソール制御装置。[Scope of Claims] 1. In a console control device A that controls information transmission between a central control device C and a console B, an operation signal b input from the console B to the console control device A is a branch switch type D. , an operation signal that specifies the branch switch unit E, and an operation signal that specifies the operating state F of the branch switch unit, and the operating signal that specifies the input operating state of the branch switch unit A storage means for storing is provided in the console control device A, the storage means has a first storage section and a second storage section made of a flip-flop or a memory, and the operating state of each branch switch is stored in the first storage section. 2nd one after that
receiving the branch switch unit designation signal c from the central controller C, and transmitting the operating state output signals do and ds of the designated branch switch unit from the first storage unit to the central controller A; A console characterized in that the output is output from a second storage unit when the first storage unit is in storage operation, and the output is continued from the first storage unit when the second storage unit starts the storage operation. Control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56012539A JPS57127248A (en) | 1981-01-30 | 1981-01-30 | Console control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56012539A JPS57127248A (en) | 1981-01-30 | 1981-01-30 | Console control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57127248A JPS57127248A (en) | 1982-08-07 |
| JPS6341090B2 true JPS6341090B2 (en) | 1988-08-15 |
Family
ID=11808128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56012539A Granted JPS57127248A (en) | 1981-01-30 | 1981-01-30 | Console control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57127248A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010338A (en) * | 1983-06-29 | 1985-01-19 | Fujitsu Ltd | Method for executing program module |
| JPS6113335A (en) * | 1984-06-28 | 1986-01-21 | Fujitsu Ltd | Controlling system of input display |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51149481A (en) * | 1975-06-18 | 1976-12-22 | Yokogawa Hokushin Electric Corp | Sequen ce control device |
| JPS5342533A (en) * | 1976-09-30 | 1978-04-18 | Toshiba Corp | Interlock unit for memory content alteration |
-
1981
- 1981-01-30 JP JP56012539A patent/JPS57127248A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57127248A (en) | 1982-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6341090B2 (en) | ||
| JPH01169669A (en) | High-speed numeric value arithmetic device | |
| JP3253770B2 (en) | Test mode setting circuit for integrated circuits | |
| JP3317819B2 (en) | Control method for two-port access of single-port RAM | |
| JP2731263B2 (en) | Display system | |
| JPH01246647A (en) | Memory cycle selecting system | |
| JPS6214856B2 (en) | ||
| JPH01239485A (en) | Large-scale integrated circuit | |
| JPH0855477A (en) | Memory device | |
| JP2901454B2 (en) | Programmable controller | |
| JPH05324315A (en) | Program controller | |
| JPH0675653A (en) | Computer redundancy control system | |
| JPH07281917A (en) | Cpu switchin circuit | |
| JPH031669B2 (en) | ||
| JPS5949609A (en) | Programmable controller equipped with simulation performing function | |
| JPS6150336B2 (en) | ||
| JPS5916069A (en) | memory controller | |
| JPS58144245A (en) | Man-machine data processing equipment | |
| JPS6112587B2 (en) | ||
| JPS6326889B2 (en) | ||
| JPS59140530A (en) | Electronic apparatus | |
| JPS6210741A (en) | Memory device | |
| JPH01283635A (en) | Buffer control circuit | |
| JPS62276636A (en) | memory control circuit | |
| JPH04277803A (en) | Program controller |