JPS634212B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、上位装置とインタフエースを持つ制
御装置に障害が発生したときの障害内容を上位装
置に報告する手段に係り、複数の制御装置間を１
つのマイクロプロセツサを経由して論理的に接続
することにより、制御装置が上位装置に障害内容
を報告できないような障害発生時にも、正確な障
害内容を他の制御装置から上位に報告するエラー
報告方式に関する。

従来の制御装置は、制御装置に障害が発生する
と、処理の途中又は処理の終了時に、障害の内容
を上位装置に報告するために障害内容の編集を行
ない、上位装置に編集された障害内容を報告しよ
うとする。しかし、障害発生部分が制御装置の機
能を著しく失なわせる中枢部分である場合や、上
位装置とのインタフエース部分である時は、障害
内容を上位装置に報告できなくなる。このような
障害が発生した場合には、上位装置からのリトラ
イが正しく行なわれない等、復旧作業においても
多くの時間を要することとなる。

また、制御装置の障害発生による影響を少なく
し、システムの信頼度を高めるために、二重化を
計つているシステムにおいては、一方の制御装置
に障害が発生し、障害内容が上位装置に報告され
た時は、OS（オペレーテイング・システム）によ
り障害のない交代パスを介してリトライが実行さ
れ、障害パスの閉塞が行われる。

しかし、二重化を計つたシステムにおいても、
制御装置の障害内容が上位装置に報告できない場
合は、OSによる適切なリトライが行われず、復
旧が遅れる欠点となる。

本発明の目的は、マイクロプロセツサを使用し
て、各制御装置間のパスを確立し、マイクロプロ
セツサによる障害内容の解析及び編集を行うこと
により、従来のエラー報告方法では、上位装置に
報告できない障害についても正しい障害内容を他
の制御装置を通して報告することができるもので
OSの適切なリトライを促し、システムに与える
影響を最少限にすることを第一の目的とする。

さらに、第二の目的は、前記方式により上位装
置に報告された障害内容より、障害発生制御装置
の復旧を短時間で行うことにある。

本発明は、各制御装置間を、マイクロプロセツ
サを介して論理的に接続し制御装置に障害が発生
し、その障害を制御装置が上位装置に報告できな
いと判断したとき又は、制御装置の機能を著しく
損う障害の時に、制御装置からの信号によりマイ
クロプロセツサが障害発生制御装置の障害内容を
受信又は、障害解析により障害内容編集を行ない
マイクロプロセツサから他の正常に動作している
制御装置に対して、障害内容保持の割込み信号を
発生させ、制御装置からの応答信号を持つ、正常
に動作している制御装置は、処理の終了時に前記
割込み信号を確認すると、マイクロプロセツサに
対して、障害発生装置の障害内容を受信するため
に、マイクロプロセツサに対して、転送命令を出
し、障害内容を受信する。障害内容を受け取つた
制御装置は、障害発生の制御装置を示すコードと
供に、障害内容を上位装置に報告する。

このようにして、従来報告できなかつた障害に
ついても、上位装置に報告することにより、従来
の欠点をなくし、システムの信頼度を著しく向上
させることができるものである。

以下磁気デイスク制御装置を例に本発明を詳述
する。現在、磁気デイスク等の記憶装置は、単な
る入出力装置として使用されるだけではなくシス
テムの補助記憶装置としてなくてはならないもの
である。

それだけに、フアイルサブシステムとして高い
信頼性を要求されている。

このようなフアイルの制御装置に本発明を使用
することは、信頼性を高める上でひじように効果
がある。

本発明の一実施例を説明する。第１図は、従来
のフアイル・サブシステムの一部を示したもので
１は、CPU、２は、チヤネル３は、制御装置４
は、クロスコール・アダプタ５は、デイスク装置
であり、CPUからデイスク装置をアクセスする
パスは、完全に２重化されている。

第２図は、本発明によるフアイル・サブシステ
ムの一実施例を示すもので、１〜５は、第１図と
同じであるが、制御装置３，３３間を６のマイク
ロプロセツサを介して接続している点が異なる。

第３図は、制御装置３，３３とマイクロプロセ
ツサ６とのインタフエース及び構成を示すもので
あり、１０と１１は、制御装置とマイクロプロセ
ツサを接続するためのアダプタであり、１２は、
マイクロプロセツサの共通バス１３は、マイクロ
プロセツサ、１４は、マイクロプロセツサの制御
用メモリである。

制御装置とマイクロプロセツサのインタフエー
スは、情報線と制御線より構成されている。

通常の動作において、１のCPUは、デイスク
５をアクセスするためにチヤネル２、制御装置
３、アダプタ４を選択して命令を出す。ところ
が、制御装置３に障害が発生すると、制御装置３
は障害の内容を解析し、障害内容を編集して
CPU１に報告する。CPU１は障害内容を解析し、
交代パスリトライを行なうためにチヤネル２２、
制御装置３３、アダプタ４を選択してデイスク５
をアクセスする。このようにデイスクへのパスを
二重化することにより、システムの信頼度を高め
ている。

しかし、制御装置３で発生した障害を、制御装
置３がCPU１へ報告できない場合には、適切な
交代パスリトライが行なわれない。また、制御装
置３の障害原因も解らないため復旧に多大な時間
を必要とする。

そこで第２図のようにマイクロプロセツサ６を
制御装置３，３３の間に接続する。

CPU１が制御装置３を通してデイスク５をア
クセスしている最中に、制御装置３で障害が発生
した場合、障害の内容により処理の途中又は、処
理の終了時に、障害内容を解析し編集して上位装
置に報告しようとする。このとき３の制御装置の
障害が著しく機能を損うものであるときは、障害
発生時にマイクロプロセツサ６に割込み信号を発
生させ、マイクロプロセツサ６に障害解析と編集
を依頼する。

即ち制御装置３ではデータ転送時等にエラーを
検出すると、リトライを行なうが、それでもエラ
ーが解消しないときには、上位装置に対して障害
内容を通知する。しかし例えば上位装置とのイン
タフエース部のハード的故障のような場合、上位
装置への通知もうまくゆかないことになる（例え
ば上位装置へ信号を送出してもそれに対する応答
が受信できない等）。このようなとき、本発明で
は制御装置３がマイクロプロセツサ６に対して割
込み信号を発生する。尚、制御装置３において、
上位装置とのインタフエイス部は高速の素子を用
いた比較的複雑なものであるのに対し、マイクロ
プロセツサ６とのインタフエイス部は中・低速で
もよく、また比較的単純なものにすることができ
る。よつて、上位装置側とのインタフエイス部に
比べて、マイクロプロセツサ６とのインタフエイ
ス部の障害発生率は低くすることができる。

さらに両者が同時に故障することは確率的に十
分小さいと考えられる。

さて、割込みを受けたマイクロプロセツサ６
は、制御装置３に対して障害内容の解析・編集を
行なわせ、その結果をマイクロプロセツサ６に転
送させる。

マイクロプロセツサ６が制御装置３の障害内容
を保持すると、マイクロプロセツサ６は制御装置
３３に対して割込み信号を発生する。制御装置３
３がマイクロプロセツサ６よりの割込み信号を確
認すると、マイクロプロセツサ６に対して障害内
容転送の命令を出し、制御装置３３が制御装置３
の障害内容を受け取る。制御装置３３は制御装置
３の障害内容を、制御装置３のものである旨の
IDを付して上位装置に報告し、適切なリトライ
を促すものである。

このように、制御装置の障害を解析するマイク
ロプロセツサを持ち、さらに、そのマイクロプロ
セツサを介して制御装置間を論理的に接続するこ
とは、正しい障害内容を上位装置に報告する上で
きわめて有効な手法であり、OSの適切なリトラ
イを促し、障害制御装置の復旧時間を短縮し、シ
ステムの信頼度を高める効果が大きいものであ
る。

【図面の簡単な説明】

第１図は従来のフアイルシステムの一構成例ブ
ロツク図、第２図は本発明の一実施例フアイルシ
ステムの構成ブロツク図、第３図は第２図におけ
る一部詳細ブロツク図である。 図中、１はCPU、２，２２はチヤネル、３，
３３はデイスク制御装置、４はクロスコールアダ
プタ、５はデイスク装置、６はマイクロプロセツ
サである。

Claims (1)

【特許請求の範囲】
1. １ 上位装置とのインタフエースを持つ複数の制
   御装置により共通の下位装置を制御するシステム
   において、複数の制御装置とは独立なマイクロプ
   ロセツサと、該マイクロプロセツサと複数の制御
   装置とのインタフエースを備え、制御装置に障害
   が発生した場合、その障害内容を障害発生制御装
   置自身で上位装置に報告できないとき、前記制御
   装置とは独立なマイクロプロセツサが障害発生制
   御装置とのインタフエースを通して障害内容を受
   信又は解析し、その障害内容を、前記制御装置と
   独立なマイクロプロセツサと正常動作を行つてい
   る制御装置とのインタフエースを通して正常な制
   御装置に送信し、障害内容を受信した正常な制御
   装置が上位装置に報告することを特徴とするエラ
   ー報告方式。