Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6344230B2 - - Google Patents
[go: Go Back, main page]

JPS6344230B2 - - Google Patents

Info

Publication number
JPS6344230B2
JPS6344230B2 JP55175471A JP17547180A JPS6344230B2 JP S6344230 B2 JPS6344230 B2 JP S6344230B2 JP 55175471 A JP55175471 A JP 55175471A JP 17547180 A JP17547180 A JP 17547180A JP S6344230 B2 JPS6344230 B2 JP S6344230B2
Authority
JP
Japan
Prior art keywords
video signal
analog video
image
delay circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55175471A
Other languages
Japanese (ja)
Other versions
JPS57168290A (en
Inventor
Masao Ueda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinmaywa Industries Ltd
Original Assignee
Shin Meiva Industry Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Meiva Industry Ltd filed Critical Shin Meiva Industry Ltd
Priority to JP55175471A priority Critical patent/JPS57168290A/en
Publication of JPS57168290A publication Critical patent/JPS57168290A/en
Publication of JPS6344230B2 publication Critical patent/JPS6344230B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Description

【発明の詳細な説明】 本発明は、デイジタル映像信号をD/A変換器
によつてアナログ映像信号に変換して画像を表示
するべくした装置の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in an apparatus for displaying an image by converting a digital video signal into an analog video signal using a D/A converter.

デイジタル映像信号をD/A変換器によつて変
換したアナログ映像信号は、階段状にレベルが変
化するものであるため、従来、デイジタル映像信
号の量子化の階段数が少い場合、画面の明暗の不
連続が目立ち、ときには画像の明暗が等高線にな
つて為の輪廊が現れることにもなり画質が悪く見
にくいことがあつた。
An analog video signal obtained by converting a digital video signal by a D/A converter has a level that changes in a stepwise manner. Discontinuities were noticeable, and sometimes the brightness and darkness of the image became contour lines, creating circular corridors, resulting in poor image quality and difficulty in viewing.

本発明は、デイジタル映像信号をD/A変換器
によつてアナログ映像信号に変換して画像を表示
するべくした装置において、前記デイジタル映像
信号またはアナログ映像信号の階段数を増加させ
ることによつて画質を向上させる装置を提供する
ことを目的とする。
The present invention provides an apparatus for displaying an image by converting a digital video signal into an analog video signal using a D/A converter, by increasing the number of steps of the digital video signal or the analog video signal. The purpose is to provide a device that improves image quality.

本発明の特徴は、デイジタル映像信号をD/A
変換器によつてアナログ映像信号に変換して画像
を表示する装置に対して遅延回路、および加算器
を設けた点にある。
The feature of the present invention is to convert digital video signals into D/A
The present invention is characterized in that a delay circuit and an adder are provided for a device that displays an image by converting it into an analog video signal using a converter.

以下、発明の実施例について図面を参照して説
明する。
Embodiments of the invention will be described below with reference to the drawings.

第1図は、実施例について構成を示すものであ
り、1はデイジタル映像信号源、2はD/A変換
器である。
FIG. 1 shows the configuration of an embodiment, where 1 is a digital video signal source and 2 is a D/A converter.

3は遅延回路であり、入力する映像信号に対し
て1水平走査時間に、1画素間を水平走査する時
間の1/2を加えた時間だけの遅延を与える。
Reference numeral 3 denotes a delay circuit, which delays the input video signal by a time equal to one horizontal scanning time plus 1/2 of the horizontal scanning time between one pixel.

4は加算器、5は減衰回路、6はテレビ受像機
である。
4 is an adder, 5 is an attenuation circuit, and 6 is a television receiver.

次に、以上の構成について作用を説明する。デ
イジタル映像信号源1からのデイジタル映像信号
は、D/A変換器2に入力し、階段状のレベル変
化をもつたアナログ映像信号に変換されて出力す
る。このアナログ映像信号の一部はそのまま加算
器4に入力し、他の一部は遅延回路3に入力す
る。遅延回路3に入力したアナログ映像信号は、
1水平走査時間に、1画素間を水平走査する時間
の1/2を加えた時間だけ遅延されて出力し、加算
器4に入力する。加算器4では、階段状のレベル
変化をもちしかも時間のずれのある二つのアナロ
グ映像信号が加算されるので、加算器4から出力
したアナログ映像信号は階段数が増加している。
このアナログ映像信号は、減衰回路5において1/
2のレベルに低下してテレビ受像機6に入力し、
画像として表示される。
Next, the operation of the above configuration will be explained. A digital video signal from a digital video signal source 1 is input to a D/A converter 2, where it is converted into an analog video signal having stepwise level changes and output. A part of this analog video signal is input to the adder 4 as is, and the other part is input to the delay circuit 3. The analog video signal input to the delay circuit 3 is
The output is delayed by one horizontal scanning time plus 1/2 of the horizontal scanning time between pixels, and is input to the adder 4. Since the adder 4 adds two analog video signals that have a step-like level change and a time lag, the number of steps in the analog video signal output from the adder 4 is increased.
This analog video signal is converted to 1/1 in the attenuation circuit 5.
2 level and input to the television receiver 6,
Displayed as an image.

第2図は、実施例についてアナログ映像信号の
階段数が増加する推移を示すものである。
FIG. 2 shows the transition in which the number of steps of the analog video signal increases in the example.

第2図aにおける11は同心円的に一様な輝度
レベル変化をもつた実像の輝度レベルであり、4
階段の輝度レベルで示してある。H0,H-1,H-2
等はそれぞれ代表的に選んだ水平走査線である。
V1は代表的に選んだ垂直位置線である。水平走
査線と垂直線との交点は画素を示す。
11 in FIG. 2a is the brightness level of a real image with uniform brightness level changes concentrically, and 4
It is indicated by the brightness level of the stairs. H 0 , H -1 , H -2
etc. are representatively selected horizontal scanning lines.
V 1 is a representatively selected vertical position line. The intersection of the horizontal scan line and the vertical line indicates a pixel.

第2図bにおける12は第2図aにおいて水平
走査線H0に沿つて実像の輝度レベル11を表わ
すアナログ映像信号である。
Reference numeral 12 in FIG. 2b is an analog video signal representing the brightness level 11 of the real image along the horizontal scanning line H 0 in FIG. 2a.

第2図cにおける13は第2図aの水平走査線
H-1に沿つて輝度レベル11を表わすアナログ映
像信号を、1画素間を水平走査する時間の1/2だ
け遅延して第2図aの水平走査線H0に沿つて輝
度レベル11を表わすアナログ映像信号に加えた
後、平均したものである。
13 in Figure 2c is the horizontal scanning line of Figure 2a
The analog video signal representing a brightness level 11 along H -1 is delayed by 1/2 of the horizontal scanning time between pixels to represent a brightness level 11 along the horizontal scanning line H0 in FIG. 2a. It is added to the analog video signal and then averaged.

第2図bおよびcにおいて垂直軸は輝度レベル
11を表わすアナログ映像信号のレベルを、水平
軸は画素間隔を示す。
In FIGS. 2b and 2c, the vertical axis shows the level of an analog video signal representing a brightness level 11, and the horizontal axis shows the pixel spacing.

第2図dにおける14は第2図aの各水平走査
線H0,H-1,H-2等に沿つて輝度レベル11を表
わすアナログ映像信号の垂直位置線V1上でプロ
ツトしたものである。
14 in FIG. 2d is plotted on the vertical position line V 1 of the analog video signal representing the brightness level 11 along each horizontal scanning line H 0 , H -1 , H -2 etc. of FIG. 2a. be.

第2図eにおける15は、第2図aの各水平走
査線H0,H-1,H-2等に沿つて輝度レベル11を
表わすアナログ映像信号に対して、それぞれ1回
前の水平走査線H-1,H-2,H-3等に沿つて輝度
レベル11を表わすアナログ映像信号を1画素間
を水平走査する時間の1/2だけ遅延したものを加
えて平均したアナログ映像信号をそれぞれ水平走
査線H0,H-1,H-2等に沿つて表示させたときに
垂直位置線V1上でプロツトしたものである。
15 in FIG. 2e indicates the previous horizontal scanning for each analog video signal representing the brightness level 11 along each horizontal scanning line H 0 , H -1 , H -2 , etc. in FIG. 2a. The analog video signal representing the brightness level 11 along the lines H -1 , H -2 , H -3, etc., delayed by 1/2 of the horizontal scanning time between pixels, is added to the averaged analog video signal. They are plotted on the vertical position line V 1 when displayed along the horizontal scanning lines H 0 , H -1 , H -2 , etc., respectively.

第2図dおよびeにおける水平軸は輝度レベル
11を表わすアナログ映像信号のレベルを、垂直
軸は画素間隔を示す。
The horizontal axis in FIGS. 2d and 2e represents the level of an analog video signal representing a brightness level 11, and the vertical axis represents the pixel spacing.

前述の作用説明において、D/A変換器2の出
力は、例えば第2図bの12のようなアナログ映
像信号であるのに対して遅延回路5の出力は第2
図cの13のように階段数が増加したアナログ映
像信号になつており、画質向上装置を具備しない
場合は第2図bの12のようなアナログ映像信号
で画像が表示されるのに対して画質向上装置を具
備した場合は第2図cの13のようなアナログ映
像信号で画像が表示されるので一般に水平方向に
ついて明暗の不連続が目立たなくなる。
In the above explanation of the operation, the output of the D/A converter 2 is an analog video signal such as 12 in FIG.
The image is an analog video signal with an increased number of steps as shown in 13 in Figure c, whereas if an image quality improvement device is not installed, the image is displayed as an analog video signal as shown in 12 in Figure 2 b. When an image quality improvement device is provided, the image is displayed using an analog video signal such as 13 in FIG.

また、第1図aにおいて例えば垂直位置線V1
上で観測されるアナログ映像信号は、前記画質向
上装置を具備しない場合は第2図dの14である
のに対して前記画質向上装置を具備した場合は第
2図eの15のように階段数が増加しているの
で、一般に垂直方向についてもまた明暗の不連続
が目立たなくなる。
Also, in FIG. 1a, for example, the vertical position line V 1
The analog video signal observed above is 14 in FIG. 2 d when the image quality improvement device is not installed, whereas it is a staircase signal as shown in 15 in FIG. 2 e when the image quality improvement device is installed. As the number increases, discontinuities in brightness and darkness are generally less noticeable in the vertical direction as well.

以上のとおり、水平方向および垂直方向のいず
れについても明暗の不連続が目立たなくなり、画
質が全体的に向上する。
As described above, discontinuities in brightness and darkness become less noticeable in both the horizontal and vertical directions, and the overall image quality improves.

他の実施例として、第3図に示すように遅延回
路3a,3b,3cを増加して回路構成を変える
と階段数を4倍にできる。さらに回路構成を変え
ると階段数を任意に倍加でき、画質は更に向上す
る。
As another embodiment, as shown in FIG. 3, the number of steps can be quadrupled by increasing the number of delay circuits 3a, 3b, and 3c and changing the circuit configuration. Furthermore, by changing the circuit configuration, the number of steps can be arbitrarily doubled, further improving image quality.

また、他の実施例として第4図に示すように、
デイジタル映像信号の一部を遅延回路3に入力
し、遅延回路3の出力デイジタル映像信号をD/
A変換器2aに入力すると共に遅延しない前記デ
イジタル映像信号をD/A変換器2bに入力し
て、D/A変換器2aおよび2bの出力アナログ
映像信号を加算器4に入力することもできる。ま
た、第5図に示すようにデイジタル映像信号の一
部を遅延回路3に入力し、遅延回路3の出力デイ
ジタル映像信号および遅延しない前記デイジタル
信号を加算器4に入力して加算器4の出力デイジ
タル映像信号をD/A変換器に入力することもで
きる。これらの実施例の作用、効果は、D/A変
換、遅延および加算の順序が異なる以外、最初の
実施例の作用、効果と同じである。
Moreover, as shown in FIG. 4 as another example,
A part of the digital video signal is input to the delay circuit 3, and the output digital video signal of the delay circuit 3 is
It is also possible to input the digital video signal that is input to the A converter 2a and not delayed to the D/A converter 2b, and input the analog video signal output from the D/A converters 2a and 2b to the adder 4. Further, as shown in FIG. 5, a part of the digital video signal is input to the delay circuit 3, and the output digital video signal of the delay circuit 3 and the undelayed digital signal are input to the adder 4, and the output of the adder 4 is inputted to the adder 4. A digital video signal can also be input to a D/A converter. The functions and effects of these embodiments are the same as those of the first embodiment except that the order of D/A conversion, delay, and addition is different.

本発明は、前記の実施例に限るものでなく、均
等物との置換は可能であり、すべて本発明の技術
的範囲に含まれるものである。
The present invention is not limited to the above-described embodiments, and replacement with equivalents is possible, all of which are within the technical scope of the present invention.

以上、詳述したとおり、本発明によればデイジ
タル映像信号をアナログ映像信号に変換して画像
を表示する場合、前記画質向上装置によつて映像
信号の階段数を増加するので、量子化の階段数の
少ないデイジタル映像信号に対しても明暗の不連
続の目立たない画像として表示し、画質を向上で
きる。
As described in detail above, according to the present invention, when converting a digital video signal into an analog video signal and displaying an image, the number of steps of the video signal is increased by the image quality improvement device, so that the number of steps of the quantization step is increased. Even a small number of digital video signals can be displayed as an inconspicuous image with discontinuous brightness and darkness, and the image quality can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

図面は本発明の各個別の実施例を示すものであ
り、第1図はブロツク図、第2図は作用図、第3
図、第4図および第5図はブロツク図である。 1……デイジタル映像信号源、2,2aおよび
2b……D/A変換器、3,3a,3bおよび3
c……遅延回路、4……加算器、5……減衰回
路、6……テレビ受像機。
The drawings show individual embodiments of the present invention, and FIG. 1 is a block diagram, FIG. 2 is an operational diagram, and FIG.
4 and 5 are block diagrams. 1...Digital video signal source, 2, 2a and 2b...D/A converter, 3, 3a, 3b and 3
c... Delay circuit, 4... Adder, 5... Attenuation circuit, 6... Television receiver.

Claims (1)

【特許請求の範囲】 1 デイジタル映像信号をD/A変換器によつて
アナログ映像信号に変換して画像を表示するべく
した装置において、前記映像信号を入力する遅延
回路、およびこの遅延回路の出力映像信号と遅延
しない前記映像信号を入力する加算器を具備し、
前記アナログ映像信号の階段数を増加させること
を特徴とする画質向上装置。 2 前記遅延回路は、1水平走査時間に、1画素
間を水平走査する時間の分数倍を加えた時間だけ
の遅延時間を設定するべくした、特許請求の範囲
第1項の画質向上装置。
[Scope of Claims] 1. A device configured to display an image by converting a digital video signal into an analog video signal by a D/A converter, including a delay circuit into which the video signal is input, and an output of this delay circuit. comprising an adder that inputs the video signal that is not delayed with the video signal;
An image quality improvement device characterized by increasing the number of steps of the analog video signal. 2. The image quality improvement device according to claim 1, wherein the delay circuit is configured to set a delay time equal to one horizontal scanning time plus a fraction times the time required to horizontally scan between one pixel.
JP55175471A 1980-12-11 1980-12-11 Device for improving quality of picture Granted JPS57168290A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55175471A JPS57168290A (en) 1980-12-11 1980-12-11 Device for improving quality of picture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55175471A JPS57168290A (en) 1980-12-11 1980-12-11 Device for improving quality of picture

Publications (2)

Publication Number Publication Date
JPS57168290A JPS57168290A (en) 1982-10-16
JPS6344230B2 true JPS6344230B2 (en) 1988-09-02

Family

ID=15996632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55175471A Granted JPS57168290A (en) 1980-12-11 1980-12-11 Device for improving quality of picture

Country Status (1)

Country Link
JP (1) JPS57168290A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62125390A (en) * 1985-11-27 1987-06-06 株式会社 アスキ− Display controller

Also Published As

Publication number Publication date
JPS57168290A (en) 1982-10-16

Similar Documents

Publication Publication Date Title
US4591897A (en) System for generating a display of graphic objects over a video camera picture
EP0092973B1 (en) Graphics video resolution improvement apparatus
JPH04501346A (en) Method and apparatus for improving vertical clarity of television signals by scan conversion
US5528296A (en) Jagged edge compensator for staggered pixel layouts of a spatial light modulator
US5083203A (en) Control signal spreader
KR930012093B1 (en) Sequential Scanning Video Display
JPS6344230B2 (en)
JP3289892B2 (en) Signal switching output device
GB1159633A (en) Improvements relating to Image Reproduction Systems
RU2143789C1 (en) Method of generation of high-resolution tv picture in camera on traditional charge-coupled devices and gear for its realization
US4137549A (en) DPCM Coding apparatus
JPH05276436A (en) Image reducing device
JP2832962B2 (en) Halftone display circuit
JPH082109B2 (en) Video special effect device
JP3449950B2 (en) Video signal standard converter
JPH0530389A (en) Blanking level signal generation circuit
JPH0213076A (en) Television signal receiver
JPS6326173A (en) High-definition television receiver
JPS6175685A (en) Interpolation method of display scan line
JPH06197344A (en) Video display system
JPS6046688A (en) Color video camera
JPH05191786A (en) Scan conversion device and its control device
JP3216271B2 (en) Scan converter
JPH0556373A (en) Adaptive type blanking level signal generation circuit
JPH02113628A (en) Video signal processor