JPS634427B2 - - Google Patents
Info
- Publication number
- JPS634427B2 JPS634427B2 JP55106306A JP10630680A JPS634427B2 JP S634427 B2 JPS634427 B2 JP S634427B2 JP 55106306 A JP55106306 A JP 55106306A JP 10630680 A JP10630680 A JP 10630680A JP S634427 B2 JPS634427 B2 JP S634427B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- phase
- ary counter
- ignition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
- H02M1/0845—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system digitally controlled (or with digital control)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
本発明は、他励式変換装置に使用されるデイジ
タル位相制御回路の改良に関する。
タル位相制御回路の改良に関する。
第１図に、他励式変換装置の全体構成図を示
す。第１図において、１は交流母線、２は整流器
用変圧器、３は変圧器、３１〜３６は変換器３を
構成する制御整流素子であり、それぞれ３１をＵ
相、３２をＶ相、３３をＷ相、３４をＸ相、３５
をＹ相、そして３６をＺ相の制御整流素子と呼
ぶ。５は負荷、６は計器用変圧器PT、７は電流
制御等を行う制御装置、８は位相制御回路であ
る。
す。第１図において、１は交流母線、２は整流器
用変圧器、３は変圧器、３１〜３６は変換器３を
構成する制御整流素子であり、それぞれ３１をＵ
相、３２をＶ相、３３をＷ相、３４をＸ相、３５
をＹ相、そして３６をＺ相の制御整流素子と呼
ぶ。５は負荷、６は計器用変圧器PT、７は電流
制御等を行う制御装置、８は位相制御回路であ
る。
他励式変換装置においては、計器用変圧器６よ
り得られる３相交流波形と、制御装置７より得ら
れる制御量を位相制御回路８に入力し、各制御整
流素子への点弧タイミングを決定している。従来
位相制御回路８には、各種の制御方式が使用され
ているが、交直重畳方式に代表されるアナログ方
式では、点弧角の制御誤差が大きく、又制御装置
７を計算機等で構成した場合、デイジタルアナロ
グ変換回路が必要である等の不具合がある。
り得られる３相交流波形と、制御装置７より得ら
れる制御量を位相制御回路８に入力し、各制御整
流素子への点弧タイミングを決定している。従来
位相制御回路８には、各種の制御方式が使用され
ているが、交直重畳方式に代表されるアナログ方
式では、点弧角の制御誤差が大きく、又制御装置
７を計算機等で構成した場合、デイジタルアナロ
グ変換回路が必要である等の不具合がある。
デイジタル的に位相を制御する回路も各種方式
が提案されているが、制御装置７から得られる制
御量（点弧角度相当量）と、変換器３の位相基準
信号とを比較するコンパレータを各相毎に設ける
ため回路構成が複雑になる。またコンパレータを
１個にした方式では、どの相に点弧パルスを与え
るか判別する点弧相判別回路が複雑になる等の不
具合があつた。
が提案されているが、制御装置７から得られる制
御量（点弧角度相当量）と、変換器３の位相基準
信号とを比較するコンパレータを各相毎に設ける
ため回路構成が複雑になる。またコンパレータを
１個にした方式では、どの相に点弧パルスを与え
るか判別する点弧相判別回路が複雑になる等の不
具合があつた。
本発明は以上の点を考慮してなされたもので、
デイジタル制御量と位相基準信号とを比較するコ
ンパレータを１個にすると共にリードオンメモリ
１個で点弧相判別回路を構成することで、簡単で
高性能のデイジタル位相制御回路を提供するもの
である。
デイジタル制御量と位相基準信号とを比較するコ
ンパレータを１個にすると共にリードオンメモリ
１個で点弧相判別回路を構成することで、簡単で
高性能のデイジタル位相制御回路を提供するもの
である。
第２図は、本発明の実施に係るデイジタル位相
制御回路の構成を示すブロツク図である。第２図
において、９は３相交流波形と同期した周波数て
い倍信号を出力する同期信号検出回路で、位相連
続比較フエーズロツクドループまたは通常の
PLL回路により構成される。
制御回路の構成を示すブロツク図である。第２図
において、９は３相交流波形と同期した周波数て
い倍信号を出力する同期信号検出回路で、位相連
続比較フエーズロツクドループまたは通常の
PLL回路により構成される。
１０は同期信号検出回路９の出力を分周する分
周回路、１１は分周回路１０の最上位ビツトを入
力とする第１のｎ進（この実施例の場合６進）カ
ウンタである。なおこのｎ進カウンタ１１の出力
及び分周回路１０の出力は同期信号検出回路９に
フイードバツクされる。
周回路、１１は分周回路１０の最上位ビツトを入
力とする第１のｎ進（この実施例の場合６進）カ
ウンタである。なおこのｎ進カウンタ１１の出力
及び分周回路１０の出力は同期信号検出回路９に
フイードバツクされる。
１２は電流制御等を行う制御装置７より得られ
る制御量をコード変換する第１のコード変換回
路、１３はこの制御量の上位数ビツトをコード変
換する第２のコード変換回路である。１４は第１
のコード変換回路１２の出力と分周回路１０の出
力とを比較し、分周回路１０の出力が大きくなつ
たとき、論理「１」出力を送出するコンパレータ
である。
る制御量をコード変換する第１のコード変換回
路、１３はこの制御量の上位数ビツトをコード変
換する第２のコード変換回路である。１４は第１
のコード変換回路１２の出力と分周回路１０の出
力とを比較し、分周回路１０の出力が大きくなつ
たとき、論理「１」出力を送出するコンパレータ
である。
１５はリードオンリメモリ（ROM）等で構成
された点弧相判別回路で、第１のｎ進カウンタ１
１の出力と、後述する第２のｎ進カウンタ１６の
出力ａと、第１のコード変換回路１２の出力と、
コンパレータ１４の出力とを入力とし、後述する
条件が成立したとき、出力信号ｂを論理「１」に
すると共に、点弧パルスを与えるべき相に対応す
る出力を論理「１」にする。
された点弧相判別回路で、第１のｎ進カウンタ１
１の出力と、後述する第２のｎ進カウンタ１６の
出力ａと、第１のコード変換回路１２の出力と、
コンパレータ１４の出力とを入力とし、後述する
条件が成立したとき、出力信号ｂを論理「１」に
すると共に、点弧パルスを与えるべき相に対応す
る出力を論理「１」にする。
１６は点弧相判別回路１５より得られる信号ａ
を入力とする第２のｎ進カウンタ、１７は点弧相
判別回路１５より得られる各相への点弧指令によ
り一定幅のパルスを発生するワンシヨツト回路で
ある。また図中の信号線で、帯状のものは数ビツ
トのデイジタル信号が伝送されることを示してい
る。
を入力とする第２のｎ進カウンタ、１７は点弧相
判別回路１５より得られる各相への点弧指令によ
り一定幅のパルスを発生するワンシヨツト回路で
ある。また図中の信号線で、帯状のものは数ビツ
トのデイジタル信号が伝送されることを示してい
る。
第３図は第１、第２のコード変換回路の動作を
説明するための図表、第４図は全体のタームチヤ
ートであり、これらにより本発明の作用を説明す
る。
説明するための図表、第４図は全体のタームチヤ
ートであり、これらにより本発明の作用を説明す
る。
説明を簡単にするために、制御対象を６相ブリ
ツジ他励式変換装置とし、制御装置７より得られ
るデイジタル制御量は10ビツト、３相交流波形の
周波数をf0、同期信号検出回路９から得られるて
い倍信号を６×28×f0〔Hz〕とする。
ツジ他励式変換装置とし、制御装置７より得られ
るデイジタル制御量は10ビツト、３相交流波形の
周波数をf0、同期信号検出回路９から得られるて
い倍信号を６×28×f0〔Hz〕とする。
同期信号検出回路９はPLL回路等で構成され
ており、そのてい倍信号は分周回路１０で1/28す
なわち８ビツトの信号に分周され、点弧角の位相
の基準θL（第４図ｂ）とされる。分周回路１０の
最上位ビツトは第１のｎ進カウンタ１１に印加さ
れ、計数される。該第１のｎ進カウンタ１１の出
力をθH（第４図ｃ）とする。
ており、そのてい倍信号は分周回路１０で1/28す
なわち８ビツトの信号に分周され、点弧角の位相
の基準θL（第４図ｂ）とされる。分周回路１０の
最上位ビツトは第１のｎ進カウンタ１１に印加さ
れ、計数される。該第１のｎ進カウンタ１１の出
力をθH（第４図ｃ）とする。
第４図ｂ及びｃから明かなように、出力θHとθL
の信号により第４図ａに示す交流波形（Ｒ−Ｔ線
間電圧）のどの位相にあるかを判定することがで
きる。すなわち出力θLとθHとを位相の基準信号と
することができる。
の信号により第４図ａに示す交流波形（Ｒ−Ｔ線
間電圧）のどの位相にあるかを判定することがで
きる。すなわち出力θLとθHとを位相の基準信号と
することができる。
次に制御装置７から送給される制御量について
説明する。
説明する。
０〜180゜の各点弧角に相当する制御量（cosα）
を10ビツトの２進数で表示すると、第３図ａの
「入力の２進表示」に示す値となる。ただし変換
器３の出力電圧が負となる点弧角αの範囲90゜〜
180゜については、２つの補数とする。第１のコー
ド変換回路１２により電流制御系を線形化するた
め、制御量cosαをαに変換する。それと共にコ
ンパレータ１個で６相分を比較できるように0゜〜
60゜、60゜〜120゜、120゜〜180゜がそれぞれ分周回路
１
０の出力θLに対応するよう、すなわち第３図ｂに
示すようにコード変換し、この値をαLとする。ま
た第２のコード変換回路１３により制御量
（cosα）の上位２ビツトを第３表に示すように0゜
〜60゜で「１」、60゜〜120゜で「２」、120゜〜180゜
で
「３」となるようコード変換し、この値をαHとす
る。
を10ビツトの２進数で表示すると、第３図ａの
「入力の２進表示」に示す値となる。ただし変換
器３の出力電圧が負となる点弧角αの範囲90゜〜
180゜については、２つの補数とする。第１のコー
ド変換回路１２により電流制御系を線形化するた
め、制御量cosαをαに変換する。それと共にコ
ンパレータ１個で６相分を比較できるように0゜〜
60゜、60゜〜120゜、120゜〜180゜がそれぞれ分周回路
１
０の出力θLに対応するよう、すなわち第３図ｂに
示すようにコード変換し、この値をαLとする。ま
た第２のコード変換回路１３により制御量
（cosα）の上位２ビツトを第３表に示すように0゜
〜60゜で「１」、60゜〜120゜で「２」、120゜〜180゜
で
「３」となるようコード変換し、この値をαHとす
る。
第２のコード変換回路は、数個のアンド回路及
びオア回路と、反転回路とで簡単に構成でき、第
１のコード変換回路はROMを使用し、「入力の
２進表示」の値をアドレスとし、各アドレスの内
容を出力のコードとすることで、簡単に構成でき
る。
びオア回路と、反転回路とで簡単に構成でき、第
１のコード変換回路はROMを使用し、「入力の
２進表示」の値をアドレスとし、各アドレスの内
容を出力のコードとすることで、簡単に構成でき
る。
コンパレータ１４では、分周回路１０の出力θL
の値と第１のコード変換回路１２の出力αLの値と
を比較し、θL≧αLとなると論理「１」を出力す
る。点弧相判別回路１５は、第１のｎ進カウンタ
１１の出力θHと、第２のコード変換回路１３の出
力αHとコンパレータ１４の出力と、第２のｎ進カ
ウンタ１６の出力Ｎを入力し、次の(1)〜(3)式のい
ずれかの条件が成立した場合ｂを「１」とし、第
２のｎ進カウンタの値をカウントすると共に第２
のｎ進カウンタ１６の値Ｎにより点弧すべき相を
決定している。
の値と第１のコード変換回路１２の出力αLの値と
を比較し、θL≧αLとなると論理「１」を出力す
る。点弧相判別回路１５は、第１のｎ進カウンタ
１１の出力θHと、第２のコード変換回路１３の出
力αHとコンパレータ１４の出力と、第２のｎ進カ
ウンタ１６の出力Ｎを入力し、次の(1)〜(3)式のい
ずれかの条件が成立した場合ｂを「１」とし、第
２のｎ進カウンタの値をカウントすると共に第２
のｎ進カウンタ１６の値Ｎにより点弧すべき相を
決定している。
（Ｎ＝θH−αH）∩（θL≧αL） …(1)
Ｎ＝θH−αH−１ …(2)
Ｎ＝θH−αH−２ …(3)
条件式(1)の場合が通常の点弧制御の場合であ
り、条件式(2)、(3)は点弧角が急速に進んだ際に点
弧制御を補償する場合である。
り、条件式(2)、(3)は点弧角が急速に進んだ際に点
弧制御を補償する場合である。
第４図のタイムチヤートにより動作を説明す
る。第４図ａはＲ−Ｔ線間電圧を示し、第４図ｂ
はアナログ的に示した分周回路１０の出力である
θLの値を示し、第４図ｃは第１のｎ進カウンタ１
１の出力であるθHを示し、第４図ｄは点弧角αを
示し、第４図ｅは第２のコード変換回路１３の出
力であるαHを示し、第４図ｆは第２のｎ進カウン
タ１６の出力Ｎを示し、第４図ｇは点弧角判別回
路１５の出力ａをそれぞれ示している。
る。第４図ａはＲ−Ｔ線間電圧を示し、第４図ｂ
はアナログ的に示した分周回路１０の出力である
θLの値を示し、第４図ｃは第１のｎ進カウンタ１
１の出力であるθHを示し、第４図ｄは点弧角αを
示し、第４図ｅは第２のコード変換回路１３の出
力であるαHを示し、第４図ｆは第２のｎ進カウン
タ１６の出力Ｎを示し、第４図ｇは点弧角判別回
路１５の出力ａをそれぞれ示している。
まず第２のｎ進カウンタ１６の値Ｎが「５」の
場合には、Ｎ相とＹ相が点弧している。α＝45゜
であり、θL≧αLとなると、この時θH＝０、αH＝１
であるから、θH−αH＝−１となる。ここでカウン
タ１６は６進で制御しているため、負の場合は６
を加算して考えるので、θH−αH＝５＝Ｎとなり、
(1)式が成立し、信号ａが「１」となり、Ｎ＝０に
変化し、Ｕ相にパルスを出力し、Ｙ相、Ｕ相が点
弧する。
場合には、Ｎ相とＹ相が点弧している。α＝45゜
であり、θL≧αLとなると、この時θH＝０、αH＝１
であるから、θH−αH＝−１となる。ここでカウン
タ１６は６進で制御しているため、負の場合は６
を加算して考えるので、θH−αH＝５＝Ｎとなり、
(1)式が成立し、信号ａが「１」となり、Ｎ＝０に
変化し、Ｕ相にパルスを出力し、Ｙ相、Ｕ相が点
弧する。
以下同様に、条件式が成立するごとに、信号ａ
が「１」となり、第２のｎ進カウンタ１６の値が
１ずつ進んで点弧相を順次制御していく。
が「１」となり、第２のｎ進カウンタ１６の値が
１ずつ進んで点弧相を順次制御していく。
点弧相判回路１５をROMで構成すると、入力
信号がアドレスを指定するので、実際に(1)式、(2)
式、(3)式の演算をする必要はなく、その条件が成
立するアドレスにおいてだけ、出力ビツトの信号
ａを「１」とし、第２の６進カウンタ１６の出力
であるＮの値が示すアドレスに各相に対応するビ
ツトを「１」にするようROMに書き込めばよ
い。ワンシヨツト回路１７においてはROMの出
力を実際の点弧パルスに適したパルス幅にするた
めにワンシヨツト化している。
信号がアドレスを指定するので、実際に(1)式、(2)
式、(3)式の演算をする必要はなく、その条件が成
立するアドレスにおいてだけ、出力ビツトの信号
ａを「１」とし、第２の６進カウンタ１６の出力
であるＮの値が示すアドレスに各相に対応するビ
ツトを「１」にするようROMに書き込めばよ
い。ワンシヨツト回路１７においてはROMの出
力を実際の点弧パルスに適したパルス幅にするた
めにワンシヨツト化している。
すなわち本発明のデイジタル位相制御回路にお
いては、位相基準をθHとθL、点弧角制御量をαHと
αLとに分割し、θLとαLだけを比較し、θHによりそ
の時の位相基準の実際の値αHにより、点弧角制御
量の領域を判定し、点弧タイミングと点弧相を判
定すると共に、この判定をROMアドレスによる
一種のパターン認識で行つているため、非常に簡
単な構成で高性能のデイジタル位相制御回路を構
成することができる。
いては、位相基準をθHとθL、点弧角制御量をαHと
αLとに分割し、θLとαLだけを比較し、θHによりそ
の時の位相基準の実際の値αHにより、点弧角制御
量の領域を判定し、点弧タイミングと点弧相を判
定すると共に、この判定をROMアドレスによる
一種のパターン認識で行つているため、非常に簡
単な構成で高性能のデイジタル位相制御回路を構
成することができる。
またROMのかわりにＰ−ROMを使用すれば、
簡単に条件を変更できると共に、出力パルスをシ
ングルパルス方式にするか、ダブルパルス方式に
するかは、ROMの内容において、例えばＵ相と
Ｚ相が点弧する場合に、Ｚ相に対応するビツトだ
けを「１」にするか、Ｕ相とＺ相に対応するビツ
トを「１」にするかで容易に変更できる。
簡単に条件を変更できると共に、出力パルスをシ
ングルパルス方式にするか、ダブルパルス方式に
するかは、ROMの内容において、例えばＵ相と
Ｚ相が点弧する場合に、Ｚ相に対応するビツトだ
けを「１」にするか、Ｕ相とＺ相に対応するビツ
トを「１」にするかで容易に変更できる。
さらには、θL、αLを30゜きざみにし、第１、第
２のｎ進カウンタ１１，１６を12進カウンタと
し、出力が13ビツト以上のROMを使用すれば12
相一括制御も容易に実現できる。
２のｎ進カウンタ１１，１６を12進カウンタと
し、出力が13ビツト以上のROMを使用すれば12
相一括制御も容易に実現できる。
以上の説明では制御装置７から得られるデイジ
タル制御量が２の補数表示の場合について説明し
たが、絶対値と符号ビツト表示等、他のコードで
あつても、第２のコード変換回路１３の構成を変
更し、第１のコード変換回路１２を構成する
ROMの内容を書きかえることで容易に構成する
ことができる。
タル制御量が２の補数表示の場合について説明し
たが、絶対値と符号ビツト表示等、他のコードで
あつても、第２のコード変換回路１３の構成を変
更し、第１のコード変換回路１２を構成する
ROMの内容を書きかえることで容易に構成する
ことができる。
以上説明したように、本発明のデイジタル位相
制御回路によれば、位相基準をθLとθHに分割し、
デイジタル制御量をαHとαLとに分割してθLとαLと
をコンパレータで比較するようにし、また点弧相
判別回路をリードオンリメモリ等で構成したこと
により、コンパレータ１個でしかも簡単な構成の
点弧相判別回路で済み、かつデイジタル制御量が
どのようなコードでも簡単に高性能のデイジタル
位相制御回路を得ることができる。
制御回路によれば、位相基準をθLとθHに分割し、
デイジタル制御量をαHとαLとに分割してθLとαLと
をコンパレータで比較するようにし、また点弧相
判別回路をリードオンリメモリ等で構成したこと
により、コンパレータ１個でしかも簡単な構成の
点弧相判別回路で済み、かつデイジタル制御量が
どのようなコードでも簡単に高性能のデイジタル
位相制御回路を得ることができる。
第１図は、従来の他励式変換装置の全体構成を
示すブロツク図、第２図は本発明のデイジタル位
相制御回路の構成を示すブロツク図、第３図は第
１、第２のコード変換回路の動作を説明する図
表、第４図は第２図に示す回路の動作を説明する
ためのタイムチヤートである。 １…交流母線、２…整流器用変圧器、３…変換
器、３１，３２，３３，３４，３５，３６…制御
整流素子、５…負荷、６…計器用変圧器、７…制
御装置、８…位相制御回路、９…同期信号検出回
路、１０…分周回路、１１…第１のｎ進カウン
タ、１２…第１のコード変換回路、１３…第２の
コード変換回路、１４…コンパレータ、１５…点
弧相判別回路、１６…第２のｎ進カウンタ、１７
…ワンシヨツト回路。
示すブロツク図、第２図は本発明のデイジタル位
相制御回路の構成を示すブロツク図、第３図は第
１、第２のコード変換回路の動作を説明する図
表、第４図は第２図に示す回路の動作を説明する
ためのタイムチヤートである。 １…交流母線、２…整流器用変圧器、３…変換
器、３１，３２，３３，３４，３５，３６…制御
整流素子、５…負荷、６…計器用変圧器、７…制
御装置、８…位相制御回路、９…同期信号検出回
路、１０…分周回路、１１…第１のｎ進カウン
タ、１２…第１のコード変換回路、１３…第２の
コード変換回路、１４…コンパレータ、１５…点
弧相判別回路、１６…第２のｎ進カウンタ、１７
…ワンシヨツト回路。
Claims (1)
- 【特許請求の範囲】 １ 点弧角が制御される複数の整流素子を有する
他励式の多相交流変換装置を制御するデイジタル
位相制御回路において、前記多相交流の電圧位相
に同期した周波数てい倍信号を得る同期信号検出
回路と、該同期信号検出回路出力を分周する分周
回路と、該分周回路の１計数周期ごとに歩進する
第１のｎ進カウンタと、前記点弧角の制御量に対
応したデイジタル量を与える制御装置と、該制御
装置出力をアドレスとし、該アドレスに対応して
記憶したコードを出力する第１のコード変換回路
と、該第１のコード変換回路出力と前記分周回路
出力とを比較し、前記分周回路出力が大きいとき
論理「１」出力を発生するコンパレータと、前記
制御装置出力の上位数ビツトを入力し、該入力に
より前記点弧角の角度範囲を定めるコードを出力
する第２のコード変換回路と、第２のｎ進カウン
タと、該第２のｎ進カウンタの出力Ｎと、前記第
１のｎ進カウンタの出力θHと、前記第２のコード
交換回路の出力αHと、前記コンパレータの出力と
を入力とし、次の(1)〜(3)式のいずれかが見出され
た （Ｎ＝θH−αH）∩（θL≧αL） …(1) Ｎ＝θH−αH−１ …(2) Ｎ＝θH−αH−２ …(3) ときに前記第２のｎ進カウンタに論理「１」出力
を与えると共に前記第２のｎ進カウンタの出力Ｎ
に基づき、点弧すべき前記整流素子を定め点弧出
力を発生する点弧相判別回路と、該点弧相判別回
路の点弧出力を波形整形する回路とを有すること
を特徴とするデイジタル位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10630680A JPS5731375A (en) | 1980-08-01 | 1980-08-01 | Digital phase controlling circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10630680A JPS5731375A (en) | 1980-08-01 | 1980-08-01 | Digital phase controlling circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5731375A JPS5731375A (en) | 1982-02-19 |
| JPS634427B2 true JPS634427B2 (ja) | 1988-01-28 |
Family
ID=14430312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10630680A Granted JPS5731375A (en) | 1980-08-01 | 1980-08-01 | Digital phase controlling circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5731375A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111386U (ja) * | 1983-12-27 | 1985-07-27 | 丸茂電機株式会社 | 電力制御装置用関数波形発生器 |
| US4598353A (en) * | 1984-11-07 | 1986-07-01 | Hughes Tool Company | Thyristor firing circuit for determining phase angle |
| JP2004291854A (ja) * | 2003-03-27 | 2004-10-21 | Mitsuba Corp | 車両用操舵装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5291157A (en) * | 1976-01-26 | 1977-08-01 | Shiyuuichi Takahashi | Voltage control unit |
-
1980
- 1980-08-01 JP JP10630680A patent/JPS5731375A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5731375A (en) | 1982-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4290108A (en) | Control unit for a converter | |
| CA1292770C (en) | Apparatus and method for controlling a force commutated inverter | |
| US4166247A (en) | Control systems for pulse width control type inverter | |
| US4689577A (en) | Circuit for synchronizing an oscillator to a pulse train | |
| JPS634427B2 (ja) | ||
| JPS63214618A (ja) | デジタル・フェイズ・ロックド・ル−プ | |
| US3946323A (en) | Digital circuit for generating output pulses synchronized in time to zero crossings of incoming waveforms | |
| US4438487A (en) | Digital phase-shifting circuit | |
| US4389637A (en) | Digital to analog converter | |
| JPS5932993B2 (ja) | 多相インバ−タの電圧制御装置 | |
| EP0066184A2 (en) | Gate pulse phase shifter | |
| US5883530A (en) | Methods and devices for generating cycled waveforms of nonsingle period | |
| CA1097737A (en) | Digital pulse width inverter control systems | |
| JPH07231225A (ja) | 任意波形発生器 | |
| JP2723614B2 (ja) | ディジタル制御位相同期発振器の自走周波数制御方式 | |
| JP2996266B2 (ja) | デジタルｐｌｌ回路 | |
| JP3017867B2 (ja) | 交直変換装置の制御装置 | |
| JPS6158475A (ja) | Ｐｗｍ波形演算装置 | |
| SU1156212A1 (ru) | Устройство дл импульсно-фазового управлени @ -пульсным вентильным преобразователем | |
| JPS609374B2 (ja) | 位相同期発振器 | |
| JP2968754B2 (ja) | クロック位相同期回路 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JPS6211818B2 (ja) | ||
| JP2921461B2 (ja) | 位相同期クロック信号生成装置 | |
| SU909791A1 (ru) | Устройство дл линеаризации регулировочной характеристики тиристорного преобразовател |