JPS6346365B2 - - Google Patents
Info
- Publication number
- JPS6346365B2 JPS6346365B2 JP18385682A JP18385682A JPS6346365B2 JP S6346365 B2 JPS6346365 B2 JP S6346365B2 JP 18385682 A JP18385682 A JP 18385682A JP 18385682 A JP18385682 A JP 18385682A JP S6346365 B2 JPS6346365 B2 JP S6346365B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input signal
- counter
- changes
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
- G01D3/06—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for operation by a null method
- G01D3/063—Comparing the measuring value with a reference value which periodically or incidentally scans the measuring range
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は緩やかに変化する入力信号における比
較的急激な変化を検出可能にした自動追従型比較
装置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an automatic tracking comparison device that is capable of detecting relatively rapid changes in a slowly changing input signal.
背景技術とその問題点
例えば第１図の曲線ａで示すように通常は緩や
かにしかも大巾に変化する入力信号において、
T1，T2，T3の時間に比較的急激な変化が生じた
ことを検出する場合、入力信号ａと固定されたス
レツシヨルドレベルとを比較する方法で検出する
ことは不可能である。BACKGROUND TECHNOLOGY AND PROBLEMS For example, in an input signal that normally changes slowly and widely, as shown by curve a in Figure 1,
It is impossible to detect a relatively rapid change in the times T 1 , T 2 , and T 3 by comparing the input signal a with a fixed threshold level. .
そこで従来では、入力信号をコンデンサと抵抗
とから成るハイパスフイルタに通じて、入力信号
の急激な変化分のみを取り出し、この変化分と固
定されたスレツシヨルドレベルとを比較する方法
が一般に行われている。 Conventionally, the input signal is passed through a high-pass filter consisting of a capacitor and a resistor, and only the sudden change in the input signal is extracted, and this change is compared with a fixed threshold level. ing.
しかしながらこの方法では、入力信号の変化巾
T1，T2，T3が、例えば１分〜30分と比較的長い
場合は、ハイパスフイルタの出力が殆んど直流成
分のみとなつて、変化分を取り出すことができな
いと云う問題がある。 However, with this method, the change width of the input signal
If T 1 , T 2 , and T 3 are relatively long, for example, from 1 minute to 30 minutes, there is a problem that the output of the high-pass filter becomes almost only a DC component, and it is not possible to extract the variation. .
発明の目的
本発明は入力信号の通常時における緩やかな変
化に対して、比較的長い時間に急激に変化する部
分を検出することのできる自動追従型比較器を提
供するものである。OBJECTS OF THE INVENTION The present invention provides an automatic tracking comparator capable of detecting a portion of an input signal that changes rapidly over a relatively long period of time, compared to a normal gradual change.
発明の概要
本発明は、パルス発生手段(7)，(8)と、上記パル
ス発生手段から得られるパルスをカウントダウン
又はカウントアツプするカウンタ６と、上記カウ
ンタのカウント値が供給されるＤ／Ａ変換器９
と、上記Ｄ／Ａ変換器の出力信号ｄと入力信号ａ
とを加算する加算器２と、上記加算器の出力信号
ｂと第１の基準信号（例えばゼロ電位）とを比較
し、その比較結果ｃにより上記カウンタのカウン
トダウン動作又はカウントアツプ動作を選択する
第１の比較手段３と、上記加算器の出力信号と第
２の基準信号＋Vs1又はVs2とを比較する第２の
比較手段(4)又は(5)とを設けて成り、上記第２の比
較手段より上記入力信号が正方向又は負方向に変
化することを検出する検出信号e1又はe2を得るよ
うにした自動追従型比較装置を要旨とするもので
ある。Summary of the Invention The present invention comprises pulse generating means (7) and (8), a counter 6 that counts down or counts up the pulses obtained from the pulse generating means, and a D/A converter to which the count value of the counter is supplied. Vessel 9
, the output signal d of the D/A converter and the input signal a
an adder 2 for adding up the output signal b of the adder and a first reference signal (for example, zero potential), and a first step for selecting a countdown operation or a countup operation of the counter based on the comparison result c. 1, and a second comparing means (4) or (5) for comparing the output signal of the adder with the second reference signal +V s1 or V s2 , The gist of the present invention is an automatic follow-up type comparison device in which a detection signal e 1 or e 2 for detecting that the input signal changes in the positive direction or in the negative direction is obtained from the comparison means.
実施例
第２図において、入力端子１に供給された前記
入力信号ａはゲインが１の加算アンプ２を通じて
信号ｂとなり、この信号ｂはコンパレータ３，
４，５の一方の端子に夫々加えられる。コンパレ
ータ３は上記信号ｂとゼロ電位とを比較し、「Ｈ」
（高レベル）又は「Ｌ」（低レベル）の信号ｃを出
力して、アツプダウンカウンタ６のアツプ・ダウ
ン選択端子Ｕ／Ｄに加える。このカウンタ６は発
振器７から得られる所定周波数の出力を可変分周
器８で分周して得られるクロツクパルスをカウン
トアツプ又はカウントダウンする。上記分周器８
は分周比選択スイツチ群８ａによつて、分周比
１／ｎを設定されるように成されている。Embodiment In FIG. 2, the input signal a supplied to the input terminal 1 becomes the signal b through the summing amplifier 2 with a gain of 1, and this signal b is sent to the comparator 3,
4 and 5, respectively. Comparator 3 compares the above signal b with zero potential and outputs "H".
(high level) or "L" (low level) signal c is output and applied to the up/down selection terminal U/D of the up/down counter 6. This counter 6 counts up or down a clock pulse obtained by frequency-dividing an output of a predetermined frequency obtained from an oscillator 7 by a variable frequency divider 8. Above frequency divider 8
is set to a frequency division ratio of 1/n by a frequency division ratio selection switch group 8a.
上記カウンタ６のカウント値はＤ／Ａ変換器９
に加えられて、アナログ信号ｄに変換される。こ
のアナログ信号ｄはアンプ２の入力端点におい
て入力信号ａと加算されてアンプ２に加えられ
る。前記コンパレータ４は前記信号ｂと基準電圧
＋Vs1とを比較し、前記コンパレータ５は上記信
号ｂと基準電圧−Vs2とを比較する。これらのコ
ンパレータ４，５の比較出力は出力端子１０，１
１に、入力信号ａの急激な変化を検出した検出信
号e1，e2として出力される。 The count value of the counter 6 is determined by the D/A converter 9.
is added to and converted into an analog signal d. This analog signal d is added to the input signal a at the input end point of the amplifier 2 and is applied to the amplifier 2. The comparator 4 compares the signal b with a reference voltage + Vs1 , and the comparator 5 compares the signal b with a reference voltage -Vs2 . The comparison outputs of these comparators 4 and 5 are output terminals 10 and 1.
1, a sudden change in the input signal a is detected and output as detection signals e 1 and e 2 .
今、入力信号ａが第３図の点線で示すようにあ
るレベルV1で略一定であるとする。この入力信
号ａはアンプ２を通じ信号ｂとなつてコンパレー
タ３に加えられ、ゼロ電位と比較される。従つて
コンパレータ３は例えば「Ｈ」の信号ｃを出力
し、これによつてカウンタ４は分周器８からのク
ロツクパルスをカウントダウンする。カウンタ４
は予めゼロにプリセツトされており、そのカウン
ト値がプリセツト値からカウントダダウンされる
ことによつてＤ／Ａ変換器９の出力信号ｄは段階
的に下降する。この信号ｄが点において入力信
号ａと加算される結果、アンプ２より第３図に示
すように段階的に下降する信号ｂが得られる。こ
の信号ｂは図示のようにクロツクパルスがt1，t2
……の各時点に周期TCで加えられる毎に段階的
に下降する。そして信号ｂがt8の時点でゼロレベ
ルを負の方向に越えたとき、コンパレータ３が反
転して信号ｃが「Ｌ」となる。これによつてカウ
ンタ６はカウントダウンからカウントアツプに動
作が変更される。そしてカウンタ６がクロツクパ
ルスを１個カウントアツプすると、信号ｂが上昇
してゼロレベルを正方向に越えるため、信号ｃが
再び「Ｈ」となつて再びカウントダウンが行われ
る。従つてクロツクパルスが１個カウントされる
と信号ｂはゼロレベルを再び負方向に越えて再び
カウントアツプが行われる。以上の動作が繰り返
されることによつて、信号ｂはt8時点以降におい
てはゼロレベルを中心にＤ／Ａ変換器９の最小分
解能に相当するレベル範囲で変化するものとな
る。 Assume now that the input signal a is approximately constant at a certain level V1 as shown by the dotted line in FIG. This input signal a passes through an amplifier 2, becomes a signal b, is applied to a comparator 3, and is compared with zero potential. Therefore, the comparator 3 outputs, for example, a signal c of "H", which causes the counter 4 to count down the clock pulses from the frequency divider 8. counter 4
is preset to zero in advance, and as the count value is counted down from the preset value, the output signal d of the D/A converter 9 decreases in stages. As a result of this signal d being added to the input signal a at a point, a signal b is obtained from the amplifier 2, which decreases in stages as shown in FIG. This signal b has clock pulses at t 1 and t 2 as shown in the figure.
Each time it is added at each point in time with a period T C , it descends step by step. When the signal b exceeds the zero level in the negative direction at time t8 , the comparator 3 is inverted and the signal c becomes "L". As a result, the operation of the counter 6 is changed from countdown to countup. When the counter 6 counts up one clock pulse, the signal b rises and exceeds the zero level in the positive direction, so the signal c becomes "H" again and the countdown is performed again. Therefore, when one clock pulse is counted, the signal b again exceeds the zero level in the negative direction, and the count-up is performed again. By repeating the above operations, the signal b changes in a level range corresponding to the minimum resolution of the D/A converter 9, centered around the zero level after time t8 .
この状態で入力信号ａが緩やかに変化しても、
信号ｂは常にゼロレベル付近に収束される。この
場合、分周器８のｎの値を小さく選んでクロツク
パルスの周期TCを短くすれば、信号ｂは入力信
号ａの緩やかな変化に対して殆んど応答しなくな
り、入力信号ａが一定の場合と実質的に等しくな
る。 Even if the input signal a changes slowly in this state,
Signal b is always converged near zero level. In this case, if the value of n of frequency divider 8 is chosen small to shorten the period T C of the clock pulse, signal b will hardly respond to gradual changes in input signal a, and input signal a will remain constant. is substantially equivalent to the case of .
次に入力信号ａが第４図の点線で示すように急
激に変化した場合について述べる。 Next, a case will be described in which the input signal a suddenly changes as shown by the dotted line in FIG.
この場合はカウンタ６がカウントダウン又はカ
ウントアツプして信号ｄが下降又は上昇しても、
この信号ｄに加算される入力信号ａの変化が急激
であるため、アンプ２から得られる信号ｂは、第
４図のようにゼロレベルに達することがなく、入
力信号ａとレベル差を持ちながらこの入力信号ａ
に追従して変化する。尚、第４図においては、判
りやすくするため信号ａとｂとを同相として図示
してある。 In this case, even if the counter 6 counts down or counts up and the signal d falls or rises,
Since the input signal a added to the signal d changes rapidly, the signal b obtained from the amplifier 2 does not reach the zero level as shown in Fig. 4, but has a level difference from the input signal a. This input signal a
changes according to. Note that in FIG. 4, signals a and b are shown as being in phase for ease of understanding.
上記信号ｂはコンパレータ４，５に加えられて
基準電圧＋Vs1，−Vs2と夫々比較される。従つ
て、信号ｂが＋Vs1を越えたときコンパレータ４
より出力端子１０に、第４図Ｂに示すようなパル
ス状の検出信号e1が得られる。この検出信号e1
は、入力信号ａが正方向に変化することを検出し
たものとなる。また信号ｂが−Vs2を越えたとき
コンパレータ５より出力端子１１に、第４図Ｂに
示すような検出信号e2が得られる。この検出信号
e2は、入力信号ａが負方向に変化することを検出
したものとなる。 The signal b is applied to comparators 4 and 5 and compared with reference voltages + Vs1 and -Vs2 , respectively. Therefore, when signal b exceeds +V s1 , comparator 4
As a result, a pulse-like detection signal e1 as shown in FIG. 4B is obtained at the output terminal 10. This detection signal e 1
indicates that the input signal a has been detected to change in the positive direction. Further, when the signal b exceeds -Vs2 , a detection signal e2 as shown in FIG. 4B is obtained from the comparator 5 at the output terminal 11. This detection signal
e 2 is a signal obtained by detecting that the input signal a changes in the negative direction.
以上によれば、カウンタ６に加えられるクロツ
クパルスの周波数、即ち分周器８の分周比と基準
電圧＋Vs1，−Vs2を選ぶことにより、入力信号ａ
の検出し得る変化の度合を自由に設定することが
できる。例えば入力信号ａが１分〜30分程度の比
較的長い時間にわたつて大巾にレベル変化するよ
うな場合も検出することが可能になる。 According to the above, by selecting the frequency of the clock pulse applied to the counter 6, that is, the division ratio of the frequency divider 8 and the reference voltages +V s1 and -V s2 , the input signal a
The degree of change that can be detected can be freely set. For example, it is possible to detect a case where the level of the input signal a changes widely over a relatively long time of about 1 minute to 30 minutes.
尚、第２図の実施例において、コンパレータ３
の基準電位をゼロ電位以外の電位としてもよい。
またコンパレータ４，５のうちの一方のみを設け
て、検出信号e1又はe2のみを得るようにしてもよ
いことは勿論である。また実施例ではカウンタ６
に一定周波数のクロツクパルスを供給している
が、周波数が変化するパルスを供給するようにし
てもよい。例えば回転機器に設けられたロータリ
ーエンコーダから得られるパルスを供給してよ
い。その場合は回転数の急激な変化を検出するこ
とが可能となる。 In the embodiment shown in FIG. 2, the comparator 3
The reference potential may be set to a potential other than zero potential.
Of course, only one of the comparators 4 and 5 may be provided to obtain only the detection signal e 1 or e 2 . In addition, in the embodiment, the counter 6
Although a clock pulse with a constant frequency is supplied to the clock pulse, a pulse with a varying frequency may be supplied. For example, pulses obtained from a rotary encoder provided on a rotating device may be supplied. In that case, it becomes possible to detect a sudden change in the rotation speed.
応用例
プラント制御系において、制御電気信号、制御
油圧、機械の動作、発電機電圧、流量、液面レベ
ル……等々多種にわたる計測対象から得られる計
測信号の変化の速さ、大きさ、振動の有無等を検
出することにより、突発的な現象を補捉すること
ができる。Application example In plant control systems, the speed, magnitude, and vibration of measurement signals obtained from a variety of measurement targets such as control electrical signals, control hydraulic pressure, machine operation, generator voltage, flow rate, liquid level, etc. By detecting the presence or absence, sudden phenomena can be detected.
発明の効果
緩やかに変化する信号における比較的急激な変
化を容易に且つ確実に検出することができる。カ
ウンタに供給されるパルスの周波数あるいはコン
パレータの基準レベルを選ぶことにより、検出可
能な変化の度合を自由に設定することができる。Effects of the Invention A relatively rapid change in a slowly changing signal can be easily and reliably detected. By selecting the frequency of the pulses supplied to the counter or the reference level of the comparator, the degree of detectable change can be freely set.
第１図は入力信号の変化の様子の一例を示す波
形図、第２図は本発明の実施例を示すブロツク
図、第３図は入力信号一定の場合における第２図
の要部出力波形図、第４図は入力信号が急変した
場合の第２図の要部出力波形図である。
なお図面に用いられている符号において、２…
…加算アンプ、３，４，５……コンパレータ、６
……アツプダウンカウンタ、７……発振器、８…
…分周器、９……Ｄ／Ａ変換器、ａ……入力信
号、である。
Fig. 1 is a waveform diagram showing an example of how the input signal changes, Fig. 2 is a block diagram showing an embodiment of the present invention, and Fig. 3 is an output waveform diagram of the main part of Fig. 2 when the input signal is constant. , FIG. 4 is an output waveform diagram of the main part of FIG. 2 when the input signal suddenly changes. In addition, in the symbols used in the drawings, 2...
...Summing amplifier, 3, 4, 5...Comparator, 6
...up-down counter, 7...oscillator, 8...
...frequency divider, 9...D/A converter, a...input signal.
Claims (1)
ントダウン又はカウントアツプするカウンタと、 上記カウンタのカウント値が供給されるＤ／Ａ
変換器と、 上記Ｄ／Ａ変換器の出力信号と入力信号とを加
算する加算器と、 上記加算器の出力信号と第１の基準信号とを比
較し、その比較結果により上記カウンタのカウン
トダウン動作又はカウントアツプ動作を選択する
第１の比較手段と、 上記加算器の出力信号と第２の基準信号とを比
較する第２の比較手段と を設けて成り、上記第２の比較手段より上記入力
信号が正方向又は負方向に変化することを検出す
る検出信号を得るようにした自動追従型比較装
置。[Scope of Claims] 1. A pulse generating means, a counter that counts down or counts up the pulses obtained from the pulse generating means, and a D/A to which the count value of the counter is supplied.
a converter; an adder for adding the output signal of the D/A converter and the input signal; and comparing the output signal of the adder with a first reference signal, and performing a countdown operation of the counter based on the comparison result. or a first comparing means for selecting a count-up operation; and a second comparing means for comparing the output signal of the adder with a second reference signal; An automatic follow-up comparison device that obtains a detection signal that detects that the signal changes in the positive or negative direction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18385682A JPS5973720A (en) | 1982-10-20 | 1982-10-20 | Automatic following type comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18385682A JPS5973720A (en) | 1982-10-20 | 1982-10-20 | Automatic following type comparator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5973720A JPS5973720A (en) | 1984-04-26 |
| JPS6346365B2 true JPS6346365B2 (en) | 1988-09-14 |
Family
ID=16143015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18385682A Granted JPS5973720A (en) | 1982-10-20 | 1982-10-20 | Automatic following type comparator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5973720A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3000392U (en) * | 1994-01-24 | 1994-08-09 | 株式会社高崎共同計算センター | Product label |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6741775B2 (en) | 2000-02-04 | 2004-05-25 | Fujikura Ltd. | Optical switch |
-
1982
- 1982-10-20 JP JP18385682A patent/JPS5973720A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3000392U (en) * | 1994-01-24 | 1994-08-09 | 株式会社高崎共同計算センター | Product label |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5973720A (en) | 1984-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5332956A (en) | Motor rotation controlling device | |
| US4169232A (en) | Signal conditioning circuit for magnetic sensing means | |
| JPH02179415A (en) | Circuit apparatus for processing signal generated with variable magnetoresistance electromagnetic rotation sensor | |
| US4112381A (en) | Peak detector | |
| US4594540A (en) | Angular measurement system | |
| US4024414A (en) | Electrical circuit means for detecting the frequency of input signals | |
| US4101789A (en) | Signal multiplier circuit for a vehicle anti-skid wheel sensor | |
| JP2746699B2 (en) | Signal processing circuit | |
| JP3108809B2 (en) | Data signal phase jitter measurement method | |
| US4516060A (en) | Digital motor speed control | |
| US4727270A (en) | Noise immune circuit for use with frequency sensor | |
| US4203061A (en) | Rotational speed indicating apparatus | |
| US3872388A (en) | Resolver to DC converter | |
| US3349257A (en) | Sine wave synthesis circuit | |
| JPS6346365B2 (en) | ||
| US3766895A (en) | Electric speed control system and more-than-two-state phase detector suitable for use therein | |
| US4792754A (en) | Device for production of a tachometry signal of infinite resolution and without ripple from an inductive position sensor | |
| EP0166699B1 (en) | Circuit for detecting the passage through zero of the signal generated by an electromagnetic sensor of the phonic wheel type | |
| US3449677A (en) | Pulse frequency discriminators | |
| GB2241335A (en) | Signal conditioning circuit | |
| US5128610A (en) | Current-to-frequency converter | |
| EP0237765A2 (en) | Rotating signal generator apparatus | |
| US4144753A (en) | Circuit arrangement for determining physical parameters of flowing media by the ultrasonic method | |
| US3844168A (en) | Torque measuring apparatus | |
| US5118967A (en) | Adaptive arrangement for identifying a periodic signal |