JPS6346577B2 - - Google Patents
Info
- Publication number
- JPS6346577B2 JPS6346577B2 JP57129177A JP12917782A JPS6346577B2 JP S6346577 B2 JPS6346577 B2 JP S6346577B2 JP 57129177 A JP57129177 A JP 57129177A JP 12917782 A JP12917782 A JP 12917782A JP S6346577 B2 JPS6346577 B2 JP S6346577B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- contact
- silicon layer
- layer
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/0698—Local interconnections
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
(A) 発明の技術分野
本発明は半導体装置に関し、特に隣接配置され
た２種の導電層間を第３の導電層パターンを渡設
して接続したコンタクト構造を有する半導体装置
に関する。
た２種の導電層間を第３の導電層パターンを渡設
して接続したコンタクト構造を有する半導体装置
に関する。
(B) 技術の背景
集積回路、特にMIS型集積回路では多結晶シリ
コン層配線が多用されているが、集積密度の向上
に伴い更に多層配線化したり、或いは抵抗体とし
て利用するため、２層の多結晶シリコン層を多層
配線構造に設けることが行なわれるようになつて
いる。旧来の１層多結晶シリコン層構造は所謂シ
リコンゲート構造であるが、多結晶シリコン層と
ソース・ドレイン拡散層との直接的コンタクトを
実現するためには、特公昭50−40835号公報など
に見られるような所謂埋込コンタクト構造が採用
されている。この埋込コンタクト構造はコンタク
ト部の小型化には有利であるが、多結晶シリコン
層の形成前（従つてソース・ドレイン領域形成
前）にコンタクト窓開き工程が余分に必要になる
という煩しさを持つ。それ故、２層多結晶シリコ
ン構造の場合には、埋込コンタクト構造は採ら
ず、２層目多結晶シリコン層パターンを隣接配置
された拡散層と１層目多結晶シリコン層との間に
渡設して両者の接続を図るコンタクト構造を採る
ことが提案されている。２層目多結晶シリコン層
形成前にはいずれにしても既設の拡散層又は１層
目多結晶シリコン層へのコンタクト窓形成工程が
必要なので、上記既提案構造を採用しても特別の
工程を追加することにはならず、拡散層と１層目
多結晶シリコン層との接続を図れる。このような
コンタクト構造は、例えば雑誌IEEE Journal of
S.S.C.Vol.SC―16、October1981の444〜448頁な
どで公知である。
コン層配線が多用されているが、集積密度の向上
に伴い更に多層配線化したり、或いは抵抗体とし
て利用するため、２層の多結晶シリコン層を多層
配線構造に設けることが行なわれるようになつて
いる。旧来の１層多結晶シリコン層構造は所謂シ
リコンゲート構造であるが、多結晶シリコン層と
ソース・ドレイン拡散層との直接的コンタクトを
実現するためには、特公昭50−40835号公報など
に見られるような所謂埋込コンタクト構造が採用
されている。この埋込コンタクト構造はコンタク
ト部の小型化には有利であるが、多結晶シリコン
層の形成前（従つてソース・ドレイン領域形成
前）にコンタクト窓開き工程が余分に必要になる
という煩しさを持つ。それ故、２層多結晶シリコ
ン構造の場合には、埋込コンタクト構造は採ら
ず、２層目多結晶シリコン層パターンを隣接配置
された拡散層と１層目多結晶シリコン層との間に
渡設して両者の接続を図るコンタクト構造を採る
ことが提案されている。２層目多結晶シリコン層
形成前にはいずれにしても既設の拡散層又は１層
目多結晶シリコン層へのコンタクト窓形成工程が
必要なので、上記既提案構造を採用しても特別の
工程を追加することにはならず、拡散層と１層目
多結晶シリコン層との接続を図れる。このような
コンタクト構造は、例えば雑誌IEEE Journal of
S.S.C.Vol.SC―16、October1981の444〜448頁な
どで公知である。
(C) 従来技術と問題点
上記した公知のコンタクト構造の典型的なレイ
アウト例を第１図ａに、そのＡ―A′断面図を第
１図ｂに夫々示す。同図にて、１はシリコン基
板、２は厚いフイールド酸化膜、２′はフイール
ド酸化膜端、３はゲート酸化膜、４はソース・ド
レイン用ｎ型領域、５は１層目多結晶シリコン
層、６は多結晶シリコン層間絶縁用の窒化シリコ
ン膜、６′は窒化シリコン膜６に開けたコンタク
ト窓、７は２層目多結晶シリコン層である。図示
の如く、ｎ型領域４に対しその先端部が隣接する
ように１層目多結晶シリコン層５の指状部分を延
在させ、両者に跨つてコンタクト部分を画定する
窓６′を形成し、この窓６′を完全に覆うパターン
に２層目多結晶シリコン層７を形成している。こ
の構造により、ｎ型領域４は２層目多結晶シリコ
ン層７を経由して１層目多結晶シリコン層５へ接
続がなされる。工程的には１層目多結晶シリコン
層５を形成する前にコンタクト窓を形成する工程
を必要としなくなるため有利であるが、コンタク
ト部に要する面積が大きくなり勝ちである短所も
ある。ここには３種の導電層パターンが集中する
ので、いずれの導電層を利用しても他の導電パタ
ーンは所要のマージンを取つた外方にしか配置で
きず、集積密度に及ぼす影響はかなり大きい。し
かも３層間のパターン形成工程に伴う位置ずれに
対し余裕を見る必要があるため、位置ずれに対す
るマージンもかなり大き目に取る必要がある。第
１図ａについてみると、窓６′内において、ｎ型
領域４へのコンタクトを確保するためのマージン
を見込んだ寸法L1を、また１層目多結晶シリコ
ン層５へのコンタクトを確保するためのマージン
を見込んだ寸法L2を取つたレイアウトとしてあ
る。Ａ―A′線と直交する方向のマージンについ
ては、１層目多結晶シリコン層５が主にゲート電
極に利用されてゲート長に応じた最小線幅に近い
微小幅を有するとは言え、位置ずれマージンより
やや大きく設定された寸法L1，L2と比べれば同
等以上の幅を有するので、ここでは全く問題とは
していない。窓６′の幅を小さくし得るなら、Ａ
―A′線に直交する方向では窓６′の幅を１層目多
結晶シリコン層５の幅より狭くしてもよい。いず
れにしてもこの方向についてはコンタクト領域を
画定する窓パターンとｎ型領域４或いは１層目多
結晶シリコン層５との２層間の重ね合せの問題で
あり、何ら特殊性は存在しない。これに対しＡ―
A′方向については３層パターン間の重ね合せ位
置ずれを考慮する必要があり、従来のレイアウト
では寸法L1及びL2部分を直列に並置する必要が
あり、これ以上の小型化は難しい。
アウト例を第１図ａに、そのＡ―A′断面図を第
１図ｂに夫々示す。同図にて、１はシリコン基
板、２は厚いフイールド酸化膜、２′はフイール
ド酸化膜端、３はゲート酸化膜、４はソース・ド
レイン用ｎ型領域、５は１層目多結晶シリコン
層、６は多結晶シリコン層間絶縁用の窒化シリコ
ン膜、６′は窒化シリコン膜６に開けたコンタク
ト窓、７は２層目多結晶シリコン層である。図示
の如く、ｎ型領域４に対しその先端部が隣接する
ように１層目多結晶シリコン層５の指状部分を延
在させ、両者に跨つてコンタクト部分を画定する
窓６′を形成し、この窓６′を完全に覆うパターン
に２層目多結晶シリコン層７を形成している。こ
の構造により、ｎ型領域４は２層目多結晶シリコ
ン層７を経由して１層目多結晶シリコン層５へ接
続がなされる。工程的には１層目多結晶シリコン
層５を形成する前にコンタクト窓を形成する工程
を必要としなくなるため有利であるが、コンタク
ト部に要する面積が大きくなり勝ちである短所も
ある。ここには３種の導電層パターンが集中する
ので、いずれの導電層を利用しても他の導電パタ
ーンは所要のマージンを取つた外方にしか配置で
きず、集積密度に及ぼす影響はかなり大きい。し
かも３層間のパターン形成工程に伴う位置ずれに
対し余裕を見る必要があるため、位置ずれに対す
るマージンもかなり大き目に取る必要がある。第
１図ａについてみると、窓６′内において、ｎ型
領域４へのコンタクトを確保するためのマージン
を見込んだ寸法L1を、また１層目多結晶シリコ
ン層５へのコンタクトを確保するためのマージン
を見込んだ寸法L2を取つたレイアウトとしてあ
る。Ａ―A′線と直交する方向のマージンについ
ては、１層目多結晶シリコン層５が主にゲート電
極に利用されてゲート長に応じた最小線幅に近い
微小幅を有するとは言え、位置ずれマージンより
やや大きく設定された寸法L1，L2と比べれば同
等以上の幅を有するので、ここでは全く問題とは
していない。窓６′の幅を小さくし得るなら、Ａ
―A′線に直交する方向では窓６′の幅を１層目多
結晶シリコン層５の幅より狭くしてもよい。いず
れにしてもこの方向についてはコンタクト領域を
画定する窓パターンとｎ型領域４或いは１層目多
結晶シリコン層５との２層間の重ね合せの問題で
あり、何ら特殊性は存在しない。これに対しＡ―
A′方向については３層パターン間の重ね合せ位
置ずれを考慮する必要があり、従来のレイアウト
では寸法L1及びL2部分を直列に並置する必要が
あり、これ以上の小型化は難しい。
(D) 発明の目的
本発明は以上の点に鑑み、更に小型化が可能な
３層間コンタクト構造を提供することを目的とす
る。
３層間コンタクト構造を提供することを目的とす
る。
(E) 発明の構成
本発明による半導体装置は、基板内或いは上に
形成せれた第１導電層と、その一先端部が第１導
電層に隣接するように延在された第２導電層と、
該隣接箇所で第１及び第２導電層上に跨るように
画定された矩形のコンタクト領域において第１及
び第２導電層に接触して両者を接続する第３導電
層とから成る接続構造を具備し、前記第２導電層
の前記先端部の前記コンタクト領域矩形の一辺に
沿う方向の幅がその先端部に近い部分では他の部
分より狭くなるような形状であることを特徴とす
るものである。
形成せれた第１導電層と、その一先端部が第１導
電層に隣接するように延在された第２導電層と、
該隣接箇所で第１及び第２導電層上に跨るように
画定された矩形のコンタクト領域において第１及
び第２導電層に接触して両者を接続する第３導電
層とから成る接続構造を具備し、前記第２導電層
の前記先端部の前記コンタクト領域矩形の一辺に
沿う方向の幅がその先端部に近い部分では他の部
分より狭くなるような形状であることを特徴とす
るものである。
(F) 発明の実施例
第２図は本発明実施例のコンタクト構造部のレ
イアウトを示す図であり、１２′は厚いフイール
ド酸化膜端の境界、１５は１層目多結晶シリコン
層、１６′はコンタクト領域を画定する絶縁膜の
窓パターン、１７は２層目多結晶シリコン層であ
る。図から明らかなように、本発明によると、１
層目多結晶シリコン層１５のパターンを先端で幅
狭となるようにしてコンタクト窓１６′内に配置
し、それにより、位置ずれ余裕を見込んで各層へ
のコンタクト確保に必要な寸法L1，L2部分をず
れた位置で確保している。従つて両層を接続する
方向（第１図ａのＡ―A′方向に相当する方向）
の寸法は従来より大幅に縮小し得る。結果的にコ
ンタクト部に占有される面積は小さくなり、集積
密度の向上をもたらす。ここで注意すべきこと
は、集積密度の向上には周囲のパターンをどれだ
け接近して密に配置できるかが基準となるのであ
り、例えばコンタクト窓１６′の形状を矩形と異
ならせてその面積そのものを小さくしても必ずし
も集積密度の向上にはつながらないことである。
周囲パターンはコンタクト窓１６′の矩形の各辺
に平行に一定のマージン以上離間して配置され
る。従つて第２図に示すようなコンタクト部のサ
イズの縮小は集積密度の向上に効果がある。更に
また、L1，L2のマージン確保のために多結晶シ
リコン層１５のパターンを複雑化することは、集
積密度向上のためパターンサイズを極小化してい
ることから難しい。本実施例では多結晶シリコン
層１５の指状パターン先端角部を切欠いただけの
単純なパターンなので、パターン精度向上を必要
とするものではない。
イアウトを示す図であり、１２′は厚いフイール
ド酸化膜端の境界、１５は１層目多結晶シリコン
層、１６′はコンタクト領域を画定する絶縁膜の
窓パターン、１７は２層目多結晶シリコン層であ
る。図から明らかなように、本発明によると、１
層目多結晶シリコン層１５のパターンを先端で幅
狭となるようにしてコンタクト窓１６′内に配置
し、それにより、位置ずれ余裕を見込んで各層へ
のコンタクト確保に必要な寸法L1，L2部分をず
れた位置で確保している。従つて両層を接続する
方向（第１図ａのＡ―A′方向に相当する方向）
の寸法は従来より大幅に縮小し得る。結果的にコ
ンタクト部に占有される面積は小さくなり、集積
密度の向上をもたらす。ここで注意すべきこと
は、集積密度の向上には周囲のパターンをどれだ
け接近して密に配置できるかが基準となるのであ
り、例えばコンタクト窓１６′の形状を矩形と異
ならせてその面積そのものを小さくしても必ずし
も集積密度の向上にはつながらないことである。
周囲パターンはコンタクト窓１６′の矩形の各辺
に平行に一定のマージン以上離間して配置され
る。従つて第２図に示すようなコンタクト部のサ
イズの縮小は集積密度の向上に効果がある。更に
また、L1，L2のマージン確保のために多結晶シ
リコン層１５のパターンを複雑化することは、集
積密度向上のためパターンサイズを極小化してい
ることから難しい。本実施例では多結晶シリコン
層１５の指状パターン先端角部を切欠いただけの
単純なパターンなので、パターン精度向上を必要
とするものではない。
本発明のコンタクト構造を理解するのを容易に
するため、ここで第２図におけるＢ―B′線に沿
つた断面構造を製造工程を追つて第３図に順次示
し、製造方法概要について説明する。
するため、ここで第２図におけるＢ―B′線に沿
つた断面構造を製造工程を追つて第３図に順次示
し、製造方法概要について説明する。
先ずｐ型シリコン基板１１上に、周知の選択酸
化技術により、厚さ8000Å程度のフイールド酸化
膜１２を所定のパターンに形成する。選択酸化マ
スク膜を除去し、フイールド酸化膜１２で覆われ
ていない素子領域表面に厚さ約400Åの熱酸化膜
１３（ゲート絶縁膜用）を形成した状態を第３図
ａに示す。
化技術により、厚さ8000Å程度のフイールド酸化
膜１２を所定のパターンに形成する。選択酸化マ
スク膜を除去し、フイールド酸化膜１２で覆われ
ていない素子領域表面に厚さ約400Åの熱酸化膜
１３（ゲート絶縁膜用）を形成した状態を第３図
ａに示す。
次に１層目多結晶シリコン層をCVDにより厚
さ4000Å位に被着形成し、これをゲート電極及び
配線の形状にパターニングする。このパターン形
成工程で形成された１層目多結晶シリコン層１５
のパターンとフイールド酸化膜１２とをマスクと
して、ソース・ドレインｎ型領域１４形成のため
の砒素イオン注入を行なう（第３図ｂ）。１層目
多結晶シリコン層１５も砒素がドープされ低抵抗
化する。ここまではありきたりの単層多結晶シリ
コンによるシリコンゲート工程と同じであり、但
し埋込コンタクト工程は採つていない。
さ4000Å位に被着形成し、これをゲート電極及び
配線の形状にパターニングする。このパターン形
成工程で形成された１層目多結晶シリコン層１５
のパターンとフイールド酸化膜１２とをマスクと
して、ソース・ドレインｎ型領域１４形成のため
の砒素イオン注入を行なう（第３図ｂ）。１層目
多結晶シリコン層１５も砒素がドープされ低抵抗
化する。ここまではありきたりの単層多結晶シリ
コンによるシリコンゲート工程と同じであり、但
し埋込コンタクト工程は採つていない。
ソース・ドレイン領域１４上の厚さ400Åの酸
化膜が完全に除去される程度に二酸化シリコンの
エツチングを行なつてから、多結晶シリコン層間
絶縁を行なうための絶縁膜、例えば厚さ700Åの
窒化シリコン膜１６をCVD法により被着する。
２層目多結晶シリコン層をコンタクトさせるべき
箇所の窒化膜１６を選択的に除去して窓１６′を
形成する（第３図ｃ）。
化膜が完全に除去される程度に二酸化シリコンの
エツチングを行なつてから、多結晶シリコン層間
絶縁を行なうための絶縁膜、例えば厚さ700Åの
窒化シリコン膜１６をCVD法により被着する。
２層目多結晶シリコン層をコンタクトさせるべき
箇所の窒化膜１６を選択的に除去して窓１６′を
形成する（第３図ｃ）。
その後、２層目多結晶シリコン層を厚さ2500Å
程度にCVD法で被着し、ノンドープで成長した
場合には引続いて所定ドーズ量で砒素をイオン打
込し、所要の比抵抗に調整する。２層目多結晶シ
リコン層１７は例えば負荷抵抗として用いられ、
その場合は高い比抵抗となるよう低ドーズ量打込
みを行なう。これをパターニングした状態を第３
図ｄに示す。２層目多結晶シリコン層１７が高比
抵抗を有するものでも、ソース・ドレイン用ｎ型
領域１４と１層目多結晶シリコン層とは隣接して
形成されているので、両者間は導電的に接続され
る。しかも、一般的に１層目多結晶シリコン層１
５は高入力インピーダンスのゲート用配線に用い
られるので多少の寄生抵抗の挿入は無視できる。
程度にCVD法で被着し、ノンドープで成長した
場合には引続いて所定ドーズ量で砒素をイオン打
込し、所要の比抵抗に調整する。２層目多結晶シ
リコン層１７は例えば負荷抵抗として用いられ、
その場合は高い比抵抗となるよう低ドーズ量打込
みを行なう。これをパターニングした状態を第３
図ｄに示す。２層目多結晶シリコン層１７が高比
抵抗を有するものでも、ソース・ドレイン用ｎ型
領域１４と１層目多結晶シリコン層とは隣接して
形成されているので、両者間は導電的に接続され
る。しかも、一般的に１層目多結晶シリコン層１
５は高入力インピーダンスのゲート用配線に用い
られるので多少の寄生抵抗の挿入は無視できる。
この後は更に絶縁膜形成、コンタクト窓形成、
アルミニウム電極形成等の工程を経て装置を完成
するが、それらは本発明には関与しないので説明
を省略する。また第３図ａ〜ｄ工程中に通常行な
われるチヤネルストツプ領域の形成工程やトラン
ジスタの閾値制御のためのイオン注入工程なども
説明を簡明にするため省略した。
アルミニウム電極形成等の工程を経て装置を完成
するが、それらは本発明には関与しないので説明
を省略する。また第３図ａ〜ｄ工程中に通常行な
われるチヤネルストツプ領域の形成工程やトラン
ジスタの閾値制御のためのイオン注入工程なども
説明を簡明にするため省略した。
第３図ａの工程の後は、各層のパターン形成工
程毎に、既設の他のパターンに対する位置合せず
れが発生し得る。従つてこれらの位置合せずれを
見込んで、第２図に示す寸法L1，L2の設定を行
なわねばならないことが理解されよう。
程毎に、既設の他のパターンに対する位置合せず
れが発生し得る。従つてこれらの位置合せずれを
見込んで、第２図に示す寸法L1，L2の設定を行
なわねばならないことが理解されよう。
第４図ａ及びｂは夫々、本発明の他の実施例の
レイアウトを示すもので、第２図と同一部分は同
一番号で示してある。これらの実施例から判るよ
うに、本発明によると、第２導電層であるところ
の１層目多結晶シリコン層１５の矩形コンタクト
領域（即ち矩形窓１６′）内における形状を、部
分的に幅を変えることによつてマージンを大とし
ている。このことは第１図ａと特に第４図ｂとを
対比させると容易に理解できる。即ち、第１図ａ
の場合、コンタクト確保のために下限値が定めら
れる最小寸法L1，L2はコンタクト領域矩形の辺
に沿つた方向で規定される。ところが第４図ｂの
レイアウトでは、位置ずれマージンの最も小さい
方向は、コンタクト領域矩形の対角線の方向であ
る。従つてこの対角線方向に沿つて最小寸法L1，
L2を確保すればよいので、コンタクト領域矩形
はより小型化できるのである。第４図ａでも同様
であり、この場合マージン最小の方向はコンタク
ト領域矩形の辺とは異なる方向になるので、より
小型の矩形領域で最小寸法L1，L2を確保できる。
レイアウトを示すもので、第２図と同一部分は同
一番号で示してある。これらの実施例から判るよ
うに、本発明によると、第２導電層であるところ
の１層目多結晶シリコン層１５の矩形コンタクト
領域（即ち矩形窓１６′）内における形状を、部
分的に幅を変えることによつてマージンを大とし
ている。このことは第１図ａと特に第４図ｂとを
対比させると容易に理解できる。即ち、第１図ａ
の場合、コンタクト確保のために下限値が定めら
れる最小寸法L1，L2はコンタクト領域矩形の辺
に沿つた方向で規定される。ところが第４図ｂの
レイアウトでは、位置ずれマージンの最も小さい
方向は、コンタクト領域矩形の対角線の方向であ
る。従つてこの対角線方向に沿つて最小寸法L1，
L2を確保すればよいので、コンタクト領域矩形
はより小型化できるのである。第４図ａでも同様
であり、この場合マージン最小の方向はコンタク
ト領域矩形の辺とは異なる方向になるので、より
小型の矩形領域で最小寸法L1，L2を確保できる。
以上の実施例では、基板内のｎ型領域と１層目
多結晶シリコンとの間を２層目多結晶シリコン層
で接続する例を述べているが、本発明はこれに限
定されず、３種の導電層間でのコンタクトを採る
場合に適用できる。また上記実施例ではコンタク
ト領域は絶縁膜１６に形成したコンタクト窓１
６′によつて画定しているが、この代わりに、第
３導電層のパターンそのものでコンタクト領域を
画定することも可能である。
多結晶シリコンとの間を２層目多結晶シリコン層
で接続する例を述べているが、本発明はこれに限
定されず、３種の導電層間でのコンタクトを採る
場合に適用できる。また上記実施例ではコンタク
ト領域は絶縁膜１６に形成したコンタクト窓１
６′によつて画定しているが、この代わりに、第
３導電層のパターンそのものでコンタクト領域を
画定することも可能である。
(G) 発明の効果
本発明によれば、隣接配置された２種の導電層
間を第３の導電層パターンを渡設して接続したコ
ンタクト構造の占有面積を小さくでき、従つて半
導体装置の集積密度向上の効果を奏するものであ
る。
間を第３の導電層パターンを渡設して接続したコ
ンタクト構造の占有面積を小さくでき、従つて半
導体装置の集積密度向上の効果を奏するものであ
る。
第１図ａ及びｂは従来の３層間コンタクト構造
を例示するための平面図と断面図、第２図は本発
明実施例のレイアウトを示す図、第３図ａ〜ｄは
その製造工程に沿つた構造断面図、第４図ａ及び
ｂは夫々本発明の他の実施例のレイアウトを示す
図である。 １２′……フイールド酸化膜端、１４……ｎ型
領域、１５……１層目多結晶シリコン層、１６′
……コンタクト窓、１７……２層目多結晶シリコ
ン層。
を例示するための平面図と断面図、第２図は本発
明実施例のレイアウトを示す図、第３図ａ〜ｄは
その製造工程に沿つた構造断面図、第４図ａ及び
ｂは夫々本発明の他の実施例のレイアウトを示す
図である。 １２′……フイールド酸化膜端、１４……ｎ型
領域、１５……１層目多結晶シリコン層、１６′
……コンタクト窓、１７……２層目多結晶シリコ
ン層。
Claims (1)
- １ 基板内或いは上に形成せれた第１導電層と、
その一先端部が第１導電層に隣接するように延在
された第２導電層と、該隣接箇所で第１及び第２
導電層上に跨るように画定された矩形のコンタク
ト領域において第１及び第２導電層に接触して両
者を接続する第３導電層とから成る接続構造を具
備し、前記第２導電層の前記先端部の前記コンタ
クト領域矩形の一辺に沿う方向の幅がその先端部
に近い部分では他の部分より狭くなるような形状
であることを特徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57129177A JPS5919354A (ja) | 1982-07-24 | 1982-07-24 | 半導体装置 |
| DE8383303915T DE3380798D1 (en) | 1982-07-24 | 1983-07-05 | Semiconductor device including a connection structure |
| EP83303915A EP0100166B1 (en) | 1982-07-24 | 1983-07-05 | Semiconductor device including a connection structure |
| US06/513,611 US4549199A (en) | 1982-07-24 | 1983-07-14 | Semiconductor device providing a contact structure which can be miniaturized |
| IE1744/83A IE55434B1 (en) | 1982-07-24 | 1983-07-25 | Semiconductor device including a connection structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57129177A JPS5919354A (ja) | 1982-07-24 | 1982-07-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5919354A JPS5919354A (ja) | 1984-01-31 |
| JPS6346577B2 true JPS6346577B2 (ja) | 1988-09-16 |
Family
ID=15003042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57129177A Granted JPS5919354A (ja) | 1982-07-24 | 1982-07-24 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4549199A (ja) |
| EP (1) | EP0100166B1 (ja) |
| JP (1) | JPS5919354A (ja) |
| DE (1) | DE3380798D1 (ja) |
| IE (1) | IE55434B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063961A (ja) * | 1983-08-30 | 1985-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0631968B2 (ja) * | 1984-10-30 | 1994-04-27 | ヤマハ株式会社 | 楽音信号発生装置 |
| JPH0679224B2 (ja) * | 1985-11-07 | 1994-10-05 | 松下電器産業株式会社 | 波形合成装置 |
| US5212334A (en) * | 1986-05-02 | 1993-05-18 | Yamaha Corporation | Digital signal processing using closed waveguide networks |
| JPH0622235B2 (ja) * | 1987-05-21 | 1994-03-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH01185949A (ja) * | 1988-01-21 | 1989-07-25 | Toshiba Corp | 半導体集積回路 |
| JPH01289994A (ja) * | 1988-05-17 | 1989-11-21 | Casio Comput Co Ltd | 電子楽器 |
| US5198378A (en) * | 1988-10-31 | 1993-03-30 | Texas Instruments Incorporated | Process of fabricating elevated source/drain transistor |
| DE68922474T2 (de) * | 1988-12-09 | 1996-01-11 | Philips Electronics Nv | Verfahren zum Herstellen einer integrierten Schaltung einschliesslich Schritte zum Herstellen einer Verbindung zwischen zwei Schichten. |
| FR2652201A1 (fr) * | 1989-09-19 | 1991-03-22 | Philips Electronique Lab | Procede de realisation d'un circuit integre incluant des etapes pour realiser des interconnexions entre des motifs realises a des niveaux differents. |
| EP0526244B1 (en) * | 1991-07-31 | 2000-01-05 | STMicroelectronics, Inc. | Method of forming a polysilicon buried contact |
| JP3158536B2 (ja) * | 1991-09-04 | 2001-04-23 | ヤマハ株式会社 | 楽音信号発生装置 |
| JP2707911B2 (ja) * | 1992-03-03 | 1998-02-04 | ヤマハ株式会社 | 楽音合成装置 |
| US5589418A (en) * | 1993-08-04 | 1996-12-31 | Sgs-Thomson Microelectronics, Inc. | Method of forming a polysilicon buried contact |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7302767A (ja) * | 1973-02-28 | 1974-08-30 | ||
| JPS5220580B2 (ja) * | 1973-08-14 | 1977-06-04 | ||
| JPS5154789A (ja) * | 1974-11-09 | 1976-05-14 | Nippon Electric Co | |
| JPS54101282A (en) * | 1978-01-27 | 1979-08-09 | Hitachi Ltd | Two layer rolysilicon semiconductor device |
| JPS5519857A (en) * | 1978-07-28 | 1980-02-12 | Nec Corp | Semiconductor |
| US4376983A (en) * | 1980-03-21 | 1983-03-15 | Texas Instruments Incorporated | High density dynamic memory cell |
| JPS5736844A (en) * | 1980-08-15 | 1982-02-27 | Hitachi Ltd | Semiconductor device |
-
1982
- 1982-07-24 JP JP57129177A patent/JPS5919354A/ja active Granted
-
1983
- 1983-07-05 DE DE8383303915T patent/DE3380798D1/de not_active Expired
- 1983-07-05 EP EP83303915A patent/EP0100166B1/en not_active Expired
- 1983-07-14 US US06/513,611 patent/US4549199A/en not_active Expired - Lifetime
- 1983-07-25 IE IE1744/83A patent/IE55434B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| IE831744L (en) | 1984-01-24 |
| EP0100166A2 (en) | 1984-02-08 |
| US4549199A (en) | 1985-10-22 |
| EP0100166B1 (en) | 1989-11-02 |
| EP0100166A3 (en) | 1986-02-12 |
| IE55434B1 (en) | 1990-09-12 |
| JPS5919354A (ja) | 1984-01-31 |
| DE3380798D1 (en) | 1989-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630388B2 (en) | Double-gate field-effect transistor, integrated circuit using the transistor and method of manufacturing the same | |
| US5449637A (en) | Method of producing low and high voltage MOSFETs with reduced masking steps | |
| JPS6346577B2 (ja) | ||
| JP3125943B2 (ja) | 半導体装置の製造方法 | |
| JPH0454979B2 (ja) | ||
| JP2991489B2 (ja) | 半導体装置 | |
| JPH0521557A (ja) | 半導体装置 | |
| US6451652B1 (en) | Method for forming an EEPROM cell together with transistor for peripheral circuits | |
| US6124622A (en) | MIS transistor with a three-layer device isolation film surrounding the MIS transistor | |
| US5856693A (en) | Semiconductor integrated circuit device containing MOS protection circuit | |
| JPH0883852A (ja) | 半導体素子及びその製造方法 | |
| US6727568B2 (en) | Semiconductor device having a shallow trench isolation and method of fabricating the same | |
| JPH09293865A (ja) | 半導体装置及び半導体製造方法 | |
| US6392279B1 (en) | Semiconductor device having LDD structure adapted to lower parasitic capacitance and parasitic resistance | |
| JP2997179B2 (ja) | パワーｍｏｓトランジスタ | |
| JPH0473938A (ja) | 半導体装置の製造方法 | |
| JP2538857B2 (ja) | 半導体装置の製造方法 | |
| JPS6119174A (ja) | 半導体装置 | |
| KR100906643B1 (ko) | 웨이브형 리세스게이트의 레이아웃 및 그를 이용한리세스게이트의 제조 방법 | |
| TWI834355B (zh) | 具有直接連接到閘極、汲極和源極的金屬互連的電晶體結構 | |
| JPH1022404A (ja) | スプリットゲートタイプの半導体装置の製造方法 | |
| JPS6237960A (ja) | 読み出し専用半導体記憶装置の製造方法 | |
| JPS6150398B2 (ja) | ||
| JP2910369B2 (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| KR0140473B1 (ko) | 반도체소자의 이층 도전배선과 그를 구비하는 반도체소자의 제조방법 |