JPS6347291B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は２進数の変調信号をパルス幅変調出力
に変換するパルス幅変調回路に関し、特にパルス
幅変調回路の直線性を改善することを目的とす
る。

第１図は従来のパルス幅変調回路の原理的構成
図、第２図は第１図の動作波形図を示す。第１図
において、１は２進カウンタ、２はプリセツト回
路、３は計数値検出器、４はデータ値検出器、５
はクロツクゲート、６は出力回路、７はプリセツ
トパルス発生回路、ａはクロツクパルス、d₁〜d_o
はデイジタル変調信号d_i，ｈはパルス幅変調出力
である。前記プリセツト回路２には、ｎビツトの
デイジタル変調信号d_i（但し、ｉ＝１〜２）とプ
リセツトパルス発生回路７のプリセツトパルスｅ
が入力され、２進カウンタ１の各ビツトにリセツ
トパルスg_i（ｉ＝１〜ｎ）、セツトパルス_i（ｉ＝
１〜ｎ）を与える構成になつている。g_i、_iはプ
リセツトパルスｅが発生している期間は、 d_i＝Ｌならば g_i＝“Ｈ”、_i＝“Ｌ” d_i＝Ｈならば g_i＝“Ｌ”、_i＝“Ｈ” となり、プリセツトパルスｅが発生しない期間
は、d_iにもかかわらず、g_i＝“Ｌ”、_i＝“Ｌ”とな
る。“Ｈ”、“Ｌ”は論理レベルを表わす。g_i、_iに
より２進カウンタ１をプリセツトパルスｅの発生
するタイミングで、かつパルスの発生している期
間各ビツトをセツトまたはリセツトし、計数開始
値（初期値）をプリセツトする。プリセツト動作
が完了すると２進カウンタ１はクロツクゲート５
を通過したクロツクパルスa′を計数し、c_i（ｉ＝
１〜ｎ）を計数出力する。プリセツト期間にあつ
てはc_i＝d_i（ｉ＝１〜ｎ）である。計数が進んでc_i
＝“Ｈ”となると計数値検出器３の出力ｂは“Ｌ”
になつてクロツクゲート５を閉じ、クロツクパル
スａの出力a′を禁止する。これにより２進カウン
タ１は計数を停止する。そして、次のプリセツト
パルスｅの発生で再び同様の動作を繰り返す。計
数値検出器３の出力ｂは、 _o 〓ⁱ⁼¹ c_i・2^i-1＝2ⁿ−１ならばｂ＝“Ｌ” _o 〓ⁱ⁼¹ c_i・2^i-1＜2ⁿ−１ならばｂ＝“Ｈ” となる。従つて、変調信号の値が_o 〓ⁱ⁼¹ d_i・2^i-1＜2ⁿ
−１であればプリセツトのタイミングで出力ｂは
“Ｈ”になり、計数値が_o 〓ⁱ⁼¹ c_i・2^i-1＝2ⁿ−１になる
まで“Ｈ”を保持して“Ｌ”に変わる。そして次
のプリセツトのタイミングまで“Ｌ”を保持して
“Ｈ”に変わる。即ち、出力ｂの“Ｌ”の期間は
変調信号の値_o 〓ⁱ⁼¹ d_i・2^i-1に対応するので出力回路
６で反転してパルス幅変調出力ｈとすることがで
きる。データ値検出器４の出力ｆは、 _o 〓ⁱ⁼¹ d_i・2^i-1＝０ならばｆ＝“Ｈ” _o 〓ⁱ⁼¹ d_i・2^i-1＞０ならばｆ＝“Ｌ” となり、出力回路６に入力してｆ＝“Ｈ”のとき
パルス幅変調出力ｈを“Ｌ”に規制し、ｆ＝“Ｌ”
のとき計数値検出器３の出力ｂを反転出力するよ
うにしている。

第２図の動作波形図はｎ＝４の例であり、各波
形図は第１図の入出力ａ，a′，ｂ〜ｈに対応して
いる。プリセツトパルスｅはプリセツトパルス発
生器７においてクロツクパルスａより形成され、
１クロツク周期のパルス幅を有しており、t₁、
2t₁、3t₁……の一定周期t₁で発生する。今、変調
信号ｄがt₀で０、t₂で７、t₃で15、t₄で９に変化
したとすると、t₁、2t₁のタイミングでは２進カ
ウンタ１にｃ＝０をプリセツトしてｃ＝15まで計
数する。このときｃ‐15に達するタイミング2t₁、
3t₁で次のプリセツトパルスが発生するため、出
力ｂはひげ状パルスとなる。タイミング3t₁、4t₁
ではｃ＝７をプリセツトしてｃ＝15まで計数し、
出力ｂを“Ｌ”にしてクロツクパルスａを禁止し
たクロツクゲート５の出力a′を得、計数を停止さ
せる。次にタイミング5t₁、6t₁ではｃ＝15をプリ
セツトするため出力ｂはＬのままで２進カウンタ
１は計数しない。さらに7t₁のタイミングではｃ
＝９をプリセツトし、計数を再開する。以後同様
の動作を繰り返す。

第３図はパルス幅変調動作を拡大図示したもの
である。プリセツトパルスｅにより２進カウンタ
１は初期値NPにプリセツトされるが、実際には
プリセツトされるまでにα_bなる時間を要し、かつ
各ビツト毎にバラツキがある。従つて、計数値検
出器３の出力ｂは計数出力手段c_i（ｉ＝１〜ｎ）
のうちで最も早く“Ｌ”になつた出力で“Ｌ”か
ら“Ｈ”になる。プリセツトが解除されるのはク
ロツクのタイミングであるから、実際のプリセ
ツト解除はこれより遅れる。従つて、２進カウン
タ１は２番目のクロツクから計数を開始する。
即ち、出力ｂが“Ｈ”になつて計数が始まるまで
α_pの時間を要する。計数値がNH＝2ⁿ−１に達す
ると出力ｂは“Ｌ”になり、クロツクを止めて計
数停止する。そして、次のプリセツトパルスはｎ
番目のクロツクのタイミングで再び発生する。
しかるに、出力ｂの“Ｌ”の期間はNP＋２／fa− α_pとなる。α_p＝２／fa−α_bであるため、２進カウン タ１の各ビツト毎のプリセツトがばらつくとα_bが
ばらつき、出力ｂの“Ｌ”の期間、即ち、パルス
幅変調出力ｈの“Ｈ”の期間が変動を受け、直線
性が悪くなる欠点がある。

以上の説明では、クロツクパルスａに対するプ
リセツトパルスの遅延及び２進カウンタ１の伝搬
遅延、計数値検出器及び出力回路の遅延を無視し
ている。これらの遅延が実際には発生している
が、本発明の説明には特に影響を及ぼさないので
割愛する。なお、プリセツトパルスｅはクロツク
パルスａを2ⁿ分周したものであり、周期は2ⁿ／fa
である。

クロツクパルをゲートするゲート手段と、前記
ゲート手段の出力を計数する２進カウンタと、プ
リセツトパルスを発生させるパルス発生手段と、
前記パルス発生手段の出力により前記２進カウン
タに２進数の変調信号をプリセツトするプリセツ
ト手段と、前記２進カウンタの計数値を検出した
出力により前記ゲート手段を制御する計数値検出
手段と、前記変調信号のデータ値を検出するデー
タ値検出手段と、前記計数値検出手段の出力と前
記データ値検出手段の出力との論理出力を得る出
力手段と、前記出力手段の出力を前記クロツクパ
ルスによりラツチするラツチ手段とを具備し、前
記ラツチ手段の出力より前記変調信号のパルス幅
変調出力を得ることを特徴とし、パルス幅変調回
路の直線性を従来に比べて改善できる効果を奏す
る。

以下本発明の一実施例を第４図と第５図に基づ
いて説明する。なお第１図と同様の作用を成すも
のには同一符号を付けてその説明を省く。

第４図の第１図従来例との相違点は、ラツチ回
路８を設けた点である。他は従来例と全く同じ構
成である。即ち、従来の欠点であるプリセツトの
遅れ時間α_bのバラツキを除去するために、第５図
に示すように従来例で説明した手法で作成した前
記出力回路６のパルス幅変調信号ｈを、新たに設
けたラツチ回路（Ｄフリツプフロツプからなる）
８に入力して、クロツクパルスａでラツチした出
力h′を最終的なパルス幅変調出力として取出すも
のである。このようにすればα_pを１とすることが
できるため、変調信号d_i（ｉ＝１〜ｎ）に対応し
たパルス幅変調出力h′のＨの期間をNP＋１／faとす ることができる。これによりα_bの影響を除去で
き、直線性の優れたパルス幅変調出力を得ること
ができる。

以上説明したように本発明のパルス幅変調回路
によると、出力手段の出力にラツチ手段を新たに
設け、リニアリテイーの悪い前記出力手段の出力
をクロツクパルスでラツチし、ラツチ手段の出力
信号を最終的なパルス幅変調出力としたため、リ
ニアリテイーの悪い出力は、クロツクパルスによ
り正規化され、最終的なパルス幅変調出力はクロ
ツクパルスで決まる精度の高いパルス幅の出力と
することができる。これにより、パルス幅変調出
力は直線性が極めて優れており、クロツクパルス
に正確に同期するため、２進カウンタやゲート回
路等の伝搬遅延の影響を無視した設計が可能であ
ると共にクロツクパルスの周波数を上げて高速化
するにも適しているものである。

【図面の簡単な説明】

第１図は従来パルス幅変調回路の原理的構成
図、第２図、第３図は第１図の動作波形図、第４
図は本発明パルス幅変調回路の原理的構成図、第
５図は第４図の動作波形図である。 １……２進カウンタ、２……プリセツト回路、
３……計数値検出器、４……データ値検出器、５
……クロツクゲート、６……出力回路、８……ラ
ツチ回路、ａ……クロツクパルス、ｂ……計数値
検出の出力、ｃ……２進カウンタの計数出力、ｄ
……デイジタル変調信号、ｅ……プリセツトパル
ス、ｆ……データ値検出器の出力、ｇ……プリセ
ツト回路の出力（セツト・リセツトパルス）、ｈ，
h′……パルス幅変調出力。

Claims (1)

【特許請求の範囲】
1. １ クロツクパルスをゲートするゲート手段と、
   前記ゲート手段の出力を計数する２進カウンタ
   と、プリセツトパルスを発生させるパルス発生手
   段と、前記パルス発生手段の出力により前記２進
   カウンタに２進数の変調信号をプリセツトするプ
   リセツト手段と、前記２進カウンタの計数値を検
   出した出力により前記ゲート手段を制御する計数
   値検出手段と、前記変調信号のデータ値を検出す
   るデータ値検出手段と、前記計数値検出手段の出
   力と前記データ値検出手段の出力との論理出力を
   得る出力手段と、前記出力手段の出力を前記クロ
   ツクパルスによりラツチするラツチ手段とを具備
   し、前記ラツチ手段の出力により前記変調信号の
   パルス幅変調出力を得るパルス幅変調回路。