JPS6348071B2 - - Google Patents
Info
- Publication number
- JPS6348071B2 JPS6348071B2 JP56042067A JP4206781A JPS6348071B2 JP S6348071 B2 JPS6348071 B2 JP S6348071B2 JP 56042067 A JP56042067 A JP 56042067A JP 4206781 A JP4206781 A JP 4206781A JP S6348071 B2 JPS6348071 B2 JP S6348071B2
- Authority
- JP
- Japan
- Prior art keywords
- dot
- pattern
- dots
- elementary
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
この発明は、グラフイツクデイスプレイ装置に
おけるバツフアメモリのようなドツト情報装置を
入力装置とし、別に設けたドツトプリンタのよう
なドツト情報装置へ出力する方法に関する。
おけるバツフアメモリのようなドツト情報装置を
入力装置とし、別に設けたドツトプリンタのよう
なドツト情報装置へ出力する方法に関する。
従来、この種の技術としてはグラフイツクデイ
スプレイ装置に専用バツフアメモリを設けてあつ
て、計算機を用いてメモリ内容を読みとつて、そ
のまゝ別の装置にドツト出力する方法があり、こ
れではドツト単位で専用バツフアメモリ及び出力
装置を直接アクセスするため、処理に時間がかか
る欠点があつた。
スプレイ装置に専用バツフアメモリを設けてあつ
て、計算機を用いてメモリ内容を読みとつて、そ
のまゝ別の装置にドツト出力する方法があり、こ
れではドツト単位で専用バツフアメモリ及び出力
装置を直接アクセスするため、処理に時間がかか
る欠点があつた。
また別の方法では、１パターンごと有意な文
字、数字、記号とまとまるようパターンの単位を
定めて、これにコードを割り当てておいて、専用
バツフアメモリを有意な一定領域単位でよみとり
コード変換し、出力するときはこの逆変換を行な
うもので、これでは多種のパターンを要し、この
種類数に比例して変換テーブルも大きなものとな
り出力装置も高価になる欠点があつた。
字、数字、記号とまとまるようパターンの単位を
定めて、これにコードを割り当てておいて、専用
バツフアメモリを有意な一定領域単位でよみとり
コード変換し、出力するときはこの逆変換を行な
うもので、これでは多種のパターンを要し、この
種類数に比例して変換テーブルも大きなものとな
り出力装置も高価になる欠点があつた。
本発明はこれらの欠点を除去するためになされ
たもので、入力用専用バツフアメモリと、ドツト
出力装置との間に文字、数字、記号に限定しない
一般図形にも使えるドツトパターン／パターンコ
ード変換機能を有する回路を設けることにより、
高速かつ簡易にバツフアメモリから出力装置へ情
報転送する方式を提供する。
たもので、入力用専用バツフアメモリと、ドツト
出力装置との間に文字、数字、記号に限定しない
一般図形にも使えるドツトパターン／パターンコ
ード変換機能を有する回路を設けることにより、
高速かつ簡易にバツフアメモリから出力装置へ情
報転送する方式を提供する。
以下に図面を参照しながら実施例について本発
明を詳細に説明する。
明を詳細に説明する。
第１図は本発明の実施例を示す構成ブロツク図
で、１は例えばグラフイツクCRT、２はCRT制
御装置で、専用バツフアメモリを内蔵し公知のよ
うにドツト単位で画面情報を記憶できる。３は読
みこみ回路で前記バツフアメモリをドツト単位で
よみとり記憶装置４に転送する。制御回路５は、
特定ドツト構成を持つ標準ドツトパターン群と対
応パターンコード群を内蔵しており、記憶装置４
内のドツト情報を特定ドツト構成の素領域に分割
してこれに位置情報を付し、かつ素領域のドツト
情報と標準ドツトパターン群と対照して一致する
標準ドツトパターンのパターンコードを見出し、
組み合わせてパターンコードデータ記憶装置６に
格納する。この場合、素領域の位置情報を格納す
る代りに、位置情報と関係づけた記憶装置６内の
番地に、素領域のパターンコードのみ格納しても
よい。
で、１は例えばグラフイツクCRT、２はCRT制
御装置で、専用バツフアメモリを内蔵し公知のよ
うにドツト単位で画面情報を記憶できる。３は読
みこみ回路で前記バツフアメモリをドツト単位で
よみとり記憶装置４に転送する。制御回路５は、
特定ドツト構成を持つ標準ドツトパターン群と対
応パターンコード群を内蔵しており、記憶装置４
内のドツト情報を特定ドツト構成の素領域に分割
してこれに位置情報を付し、かつ素領域のドツト
情報と標準ドツトパターン群と対照して一致する
標準ドツトパターンのパターンコードを見出し、
組み合わせてパターンコードデータ記憶装置６に
格納する。この場合、素領域の位置情報を格納す
る代りに、位置情報と関係づけた記憶装置６内の
番地に、素領域のパターンコードのみ格納しても
よい。
パターン出力回路７はパターンコード／標準ド
ツトパターン変換回路を内蔵して、パターンコー
ドデータ記憶装置６内のコードを番地順に参照し
てそのコードを標準ドツトパターンに変換し素領
域のドツト構成に復原して位置情報と組合わせる
か、または記憶装置６内の番地に対応してドツト
出力制御装置８を介してドツト出力装置９に出力
する。制御装置８には出力専用バツフアメモリを
内蔵させて、一旦このバツフアメモリに位置ぎめ
しながら格納し、そのつど出力装置９に入力する
か、または入力用バツフアメモリの内容をすべて
格納し、終つてから順次出力装置９に出力する。
ツトパターン変換回路を内蔵して、パターンコー
ドデータ記憶装置６内のコードを番地順に参照し
てそのコードを標準ドツトパターンに変換し素領
域のドツト構成に復原して位置情報と組合わせる
か、または記憶装置６内の番地に対応してドツト
出力制御装置８を介してドツト出力装置９に出力
する。制御装置８には出力専用バツフアメモリを
内蔵させて、一旦このバツフアメモリに位置ぎめ
しながら格納し、そのつど出力装置９に入力する
か、または入力用バツフアメモリの内容をすべて
格納し、終つてから順次出力装置９に出力する。
次に素領域分割、位置ぎめ、パターンコード化
を行なう制御回路５につき詳しく説明する。
を行なう制御回路５につき詳しく説明する。
第２図は標準ドツトパターン／パターンコード
対照図で、例えば２ドツトの行、２ドツトの列か
ら成る総計４ドツトの領域を素領域と選んだと
き、素領域内のドツトパターンをすべて掲げてあ
り、パターン種は図のように16通りで、これ以外
にはない。そこでこれらのパターンすべてを標準
ドツトパターン群よ呼び、それぞれP1，P2，…，
P16と定めておく。
対照図で、例えば２ドツトの行、２ドツトの列か
ら成る総計４ドツトの領域を素領域と選んだと
き、素領域内のドツトパターンをすべて掲げてあ
り、パターン種は図のように16通りで、これ以外
にはない。そこでこれらのパターンすべてを標準
ドツトパターン群よ呼び、それぞれP1，P2，…，
P16と定めておく。
さてグラフイツクCRT１に表わされた情報を、
例えば第３図に示すように数字“３”とし、これ
は８ドツトの行、６ドツトの列を占めていて、
縦、横の罫線で囲まれた部分が１ドツトを示し、
空白部は“０”、斜線部は“１”を表わす。そし
て素領域として、先に述べたように２ドツトの
行、２ドツトの列構成と定め、第３図の全ドツト
を素領域に分割すると第４図のようにQ1〜Q12の
12ケの素領域が得られる。第２図の標準ドツトパ
ターン／パターンコード対照図を用いてこれら12
ケの素領域のドツトパターンをパターンコードに
対応づけると、 Q1→P5， Q4→P1， Q7→P5， Q10→P3，Q2→P7， Q5→P14， Q8→P1， Q11→P6，Q3→P4、 Q6→P4、 Q9→P8、 Q12→P2、 となる。素領域を示すＱにつけてサフイツクスが
位置情報を示し、標準パターンコードを示すＰに
つけたサフイツクスがコードを示すように定める
と、これらを組みにして、第１の素領域を示すに
は（１、５）、第２の素領域を示すには（２、７）
となる。
例えば第３図に示すように数字“３”とし、これ
は８ドツトの行、６ドツトの列を占めていて、
縦、横の罫線で囲まれた部分が１ドツトを示し、
空白部は“０”、斜線部は“１”を表わす。そし
て素領域として、先に述べたように２ドツトの
行、２ドツトの列構成と定め、第３図の全ドツト
を素領域に分割すると第４図のようにQ1〜Q12の
12ケの素領域が得られる。第２図の標準ドツトパ
ターン／パターンコード対照図を用いてこれら12
ケの素領域のドツトパターンをパターンコードに
対応づけると、 Q1→P5， Q4→P1， Q7→P5， Q10→P3，Q2→P7， Q5→P14， Q8→P1， Q11→P6，Q3→P4、 Q6→P4、 Q9→P8、 Q12→P2、 となる。素領域を示すＱにつけてサフイツクスが
位置情報を示し、標準パターンコードを示すＰに
つけたサフイツクスがコードを示すように定める
と、これらを組みにして、第１の素領域を示すに
は（１、５）、第２の素領域を示すには（２、７）
となる。
従つて従来のドツト情報表現方法によれば、
０、０、０、０、０、０、０、１、１、１、１、
０、０、０、０、１、０、０、０、０、１、１、
１、０、０、０、０、０、１、０、０、１、０、
０、１、０、０、１、１、１、１、０、０、０、
０、０、０、０ と表わすところを本実施例では （１、５）、（２、７）、（３、４）、（４、１）、
（５、14）、（６、４）、（７、５）、（８、１）、（
９、
８）、（10、３）、（11、６）、（12、２） と表わせる。
０、０、０、０、１、０、０、０、０、１、１、
１、０、０、０、０、０、１、０、０、１、０、
０、１、０、０、１、１、１、１、０、０、０、
０、０、０、０ と表わすところを本実施例では （１、５）、（２、７）、（３、４）、（４、１）、
（５、14）、（６、４）、（７、５）、（８、１）、（
９、
８）、（10、３）、（11、６）、（12、２） と表わせる。
更に位置情報に対応して記憶装置６に格納する
方法をとれば位置情報を省略でき、パターンコー
ドのみを ５、７、４、１、14、４、５、１、８、３、６、
２ と格納すればよい。
方法をとれば位置情報を省略でき、パターンコー
ドのみを ５、７、４、１、14、４、５、１、８、３、６、
２ と格納すればよい。
本実施例では２ドツトの行、２ドツトの列構成
の素領域を考えたが縦に長い４ドツトの行、１ド
ツトの列構成でも、また横に長い１ドツトの行、
４ドツトの列構成でも含まれる総ドツト数は４で
あり標準パターンコードの種類数は同じく16であ
る。
の素領域を考えたが縦に長い４ドツトの行、１ド
ツトの列構成でも、また横に長い１ドツトの行、
４ドツトの列構成でも含まれる総ドツト数は４で
あり標準パターンコードの種類数は同じく16であ
る。
素領域に含まれる総ドツト数はこのほか、２、
３、５、６…が考えられる。それぞれの総ドツト
数のときの標準パターンコードの種類数は 総ドツト数 標準パターンコードの種類数 ２ ４ ３ ８ ４ 16 ５ 32 ６ 64 ７ 128 で示される。総ドツト数が少いとコード種類数が
少いが、反面位置情報（バツフアメモリ中の素領
域の数）が多くなり、総ドツト数が多いとパター
ン出力回数を減らすことはできるが、コード種類
数が多くなるので４〜６ぐらいが妥当なドツト数
ということになる。
３、５、６…が考えられる。それぞれの総ドツト
数のときの標準パターンコードの種類数は 総ドツト数 標準パターンコードの種類数 ２ ４ ３ ８ ４ 16 ５ 32 ６ 64 ７ 128 で示される。総ドツト数が少いとコード種類数が
少いが、反面位置情報（バツフアメモリ中の素領
域の数）が多くなり、総ドツト数が多いとパター
ン出力回数を減らすことはできるが、コード種類
数が多くなるので４〜６ぐらいが妥当なドツト数
ということになる。
本発明によれば、ドツト単位で情報を記憶して
いるバツフアメモリを総ドツト４〜６ドツトの素
領域に分割して位置情報を付し、素領域ドツトパ
ターンを内蔵した標準ドツトパターンと照合して
該当パターンのパターンコードに置換してパター
ンコードデータ記憶装置に格納する制御回路と、
パターンコード記憶装置内番地と格納されている
パターンコードからドツトパターンに変換して位
置情報に応じてドツト出力装置への出力回路とを
設けているので従来のドツト入力／ドツト出力変
換方法よりも少い記憶装置で高速にドツト入力／
ドツト出力変換することが可能となる。
いるバツフアメモリを総ドツト４〜６ドツトの素
領域に分割して位置情報を付し、素領域ドツトパ
ターンを内蔵した標準ドツトパターンと照合して
該当パターンのパターンコードに置換してパター
ンコードデータ記憶装置に格納する制御回路と、
パターンコード記憶装置内番地と格納されている
パターンコードからドツトパターンに変換して位
置情報に応じてドツト出力装置への出力回路とを
設けているので従来のドツト入力／ドツト出力変
換方法よりも少い記憶装置で高速にドツト入力／
ドツト出力変換することが可能となる。
第１図は本発明の実施例を示す構成ブロツク
図、第２図は標準ドツトパターン／パターンコー
ド対照図、第３図は本発明の実施例によるドツト
分解図、第４図は第３図の素領域分解図、 １……グラフイツクCRT、２……CRT制御装
置、３……読みこみ回路、４……記憶装置、５…
…制御回路、６……パターンコードデータ記憶装
置、７……パターン出力回路、８……ドツト出力
制御装置、９……ドツト出力装置、P1，P2、…
…パターンコード、Q1，Q2、……素領域ドツト
パターン。
図、第２図は標準ドツトパターン／パターンコー
ド対照図、第３図は本発明の実施例によるドツト
分解図、第４図は第３図の素領域分解図、 １……グラフイツクCRT、２……CRT制御装
置、３……読みこみ回路、４……記憶装置、５…
…制御回路、６……パターンコードデータ記憶装
置、７……パターン出力回路、８……ドツト出力
制御装置、９……ドツト出力装置、P1，P2、…
…パターンコード、Q1，Q2、……素領域ドツト
パターン。
Claims (1)
- １ ドツト単位入力情報を有する装置と、一定ド
ツト構成の素領域に含みうるすべてのドツトパタ
ーンをパターンコードに相互変換するための変換
テーブルを格納する第一の記憶装置と、前記ドツ
ト単位入力情報をドツト重複しないよう前記素領
域単位に分割して素領域位置情報を付し、該素領
域ドツトパターンを前記変換テーブルで変換して
得たパターンコードを前記位置情報に対応づけて
格納する第二の記憶装置と、前記素領域単位で出
力するマルチドツト同時出力装置と、第二の記憶
装置に格納ずみのパターンコードを前記変換テー
ブルで変換して得たドツトパターンを該当位置情
報に応じた前記出力装置上の場所にマルチドツト
同時出力する手段とをそなえて、ドツト単位入力
情報をマルチドツト同時出力装置に出力すること
を特徴とするデータ入出力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56042067A JPS57157284A (en) | 1981-03-23 | 1981-03-23 | Data input/output system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56042067A JPS57157284A (en) | 1981-03-23 | 1981-03-23 | Data input/output system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57157284A JPS57157284A (en) | 1982-09-28 |
| JPS6348071B2 true JPS6348071B2 (ja) | 1988-09-27 |
Family
ID=12625737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56042067A Granted JPS57157284A (en) | 1981-03-23 | 1981-03-23 | Data input/output system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57157284A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0511739A (ja) * | 1991-04-29 | 1993-01-22 | Samsung Electron Co Ltd | 棒パターン符号化方法 |
-
1981
- 1981-03-23 JP JP56042067A patent/JPS57157284A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57157284A (en) | 1982-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4621340A (en) | Method for construction and display of ideographic characters | |
| JPS5850589A (ja) | 表示処理装置 | |
| US5193126A (en) | Image deformation method and apparatus using coordinate transformation | |
| JPS6227538B2 (ja) | ||
| JPS6348071B2 (ja) | ||
| JPH042958B2 (ja) | ||
| JPH0752442B2 (ja) | 文書編集装置 | |
| JPS61243327A (ja) | 記録装置 | |
| JPS61254986A (ja) | 文字・グラフイツク表示装置 | |
| JPS6363913B2 (ja) | ||
| JPS6356693A (ja) | 文字のドツト化方式 | |
| JPH0366157B2 (ja) | ||
| JP2846357B2 (ja) | フォントメモリ装置 | |
| JP2837461B2 (ja) | 外字メモリのアクセス方法 | |
| JP2629866B2 (ja) | ビットマップメメモリ制御方式 | |
| JPS59126591A (ja) | 文字出力制御方式 | |
| JPS58129473A (ja) | メモリ制御方式 | |
| JPS6347908Y2 (ja) | ||
| JPS58116581A (ja) | 表示装置 | |
| JPS59162584A (ja) | キヤラクタジエネレ−タ | |
| JPS58158687A (ja) | 情報出力制御装置 | |
| JPS59162587A (ja) | 画像表示装置 | |
| JP2000048188A (ja) | 画像データ変換装置 | |
| JPS61100473A (ja) | プリンタ制御装置 | |
| JPH0330873B2 (ja) |