JPS6348451B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、複数の処理チヤンネルを有する多重
化電気信号処理装置、例えば抵抗が、電気的チヤ
ージキヤリー部を構成するようなスイツチ制御形
コンデンサによつて置換された多重化マルチチヤ
ンネルフイルターを有する処理装置に関するもの
である。 本発明の基本的使用目的は、音声スペクトルの
分析であり、而して、さらに別の各種回路への適
用のため音声スペクトルの各周波数成分の振幅が
評価される。なお、所定の周波数帯域の任意の未
知の信号の分析のためのフイルタとして本発明の
装置は使われてもよく、よつてアナログ回路であ
つてもデジタル回路であつても用いられ得る。ア
ナログ信号、デジタル信号のいずれについてもそ
の周波数スペクトルの、周波数の関数として振幅
特性を知ることが有用となる数多くの分野があ
る。例えば、レーダ、ソナー装置、未知の信号源
の検出装置、電波天文学、等の所定の応用例にお
いて、信号の周波数成分の精確な知得により有益
な情報を入手し得る。 電気信号の周波数スペクトルを分析するための
機器が用いられる多くの装置がある。これは、音
声信号を分析する回路を有するものである。特
に、これらの回路は音声によつて直接的に制御さ
れる装置において必要とされる。このためこの装
置には、装置によつて実行される異る機能を制御
するために、これに与えられる音声指示を識別す
る能力が必要とされる。しかし、本発明による信
号処理装置は音声信号を分析するための適用に対
して何らの制限もないものである。 既に指摘されたように、本発明は抵抗の等価回
路としてスイツチ制御形コンデンサを用いる処理
装置に関するものである。その種のスイツチ制御
形コンデンサを有する装置を実現する１つの試み
が、国際固体素子回路会議中1980年２月13日にパ
トリツクW.ボスハートによつて発表された
（IEEE1980、第92頁〜第93頁参照）。この論文に
よると、スイツチ制御形コンデンサ装置は、抵抗
を用いた場合よりも総てがより容易に回路の集積
化が可能であるという利点を有している。ここ
で、このようなスイツチ制御形コンデンサの動作
原理の概略説明を行う。 第１ａ図はアースと、２つのスイツチL₁およ
びL₂に共通なポイントないし回路点との間に接
続されたコンデンサC′を示している。このスイツ
チL₁およびL₂はそれぞれ電圧源V₁およびV₂に接
続されている。第１ｂ図はスイツチL₁およびL₂
に関する周期的な論理制御信号を示している。こ
の信号f₁およびf₂は論理レベル１のパルスと周期
t′によつて構成される。このパルスはスイツチL₁
およびL₂の制御入力に印加されて、これらスイ
ツチを閉じさせるように働く。こうして、スイツ
チL₁を閉じさせる信号f₁のパルスI₁はコンデンサ
C′を電圧V₁に充電し、また信号f₂のパルスI₂はコ
ンデンサC′を電圧源V₂に放電させる。この瞬間
に信号f₁はレベル０となつて、スイツチL₁は開か
れる。平均して、２つの連続したパルスI₁，I′₁、
または２つの連続したパルスI₂，I′₂を分離させる
時間間隔t′の間、この回路はあたかもt′／C′に等
しい抵抗Ｒが電圧源にあると同様に動作する。こ
のため、この等価抵抗はコンデンサC′の容量値
と、スイツチL₁およびL₂の制御周期t′の両方に依
存するものであることは、理解できる。前述の論
文に発表されたフイルターのような公知の多重化
マルチチヤンネルフイルターは、基本回路として
複数のスイツチ制御される電気的チヤージストア
フイードバツクコンデンサを備えた増幅器を使用
している。これらのコンデンサは、並列に接続さ
れ得るのであり、フイルタ抵抗の等価回路を構成
する複数のチヤージトランスフアコンデンサが増
幅器の入力側に接続され得、また多重化およびス
イツチング信号によつて制御され得る。各チヤー
ジストアフイードバツクコンデンサはフイルター
チヤンネルを規定する。多重化信号は順序に従つ
てチヤージストアコンデンサの充電（チヤージ）
および放電（デイスチヤージ）を制御する。各フ
イルタチヤンネルに発生する時定数はチヤージス
トアコンデンサの容量値と、そのチヤンネルに相
当するチヤージ転送（トランスフア）コンデンサ
の容量値、ならびに同一ストレージコンデンサに
対して供給される２つの制御パルスの間隔で定め
られる時間周期との関係に依存する。 第２図は従来技術によるマルチチヤンネル多重
化フイルターの多重化信号の時間ダイヤグラムを
示す。この多重化信号A₁，A₂，A₃，A₄はそれぞ
れ異るチヤージストアコンデンサに結合したスイ
ツチを制御するものであつて、これら信号は、総
て同一の周期Ｔ、ならびに１つから他の１つへと
位相シフトするような論理レベル１のパルスJ₁，
J₂，J₃，J₄とを有している。このようなマルチチ
ヤンネル多重化回路は２つの大きな不都合を有し
ている。一方はフイルター回路に結合したオペア
ンプにより過度の電流消費に結びつくことであ
り、他方は極めて大きな容量値のコンデンサを使
用する必要があることである。この第１の不都合
は、オペアンプの電流消費がチヤージストアフイ
ードバツクコンデンサに依存していることによる
ものであり、このコンデンサの値は所定の１つの
チヤージストアコンデンサの関与する分析される
スペクトル内の周波数の関数として選定されてい
る。つまり、比較的低い周波数の場合、比較的高
いコンデンサ値を使う必要がある。 他の不都合は各フイルターチヤンネルに結合し
ている時定数が、当該チヤンネルの制御信号の周
期Ｔと、当該のフイルターチヤンネルのチヤージ
転送コンデンサ容量およびチヤージストアコンデ
ンサ容量それぞれの関係とに依存することによる
ものである。総てのチヤンネルに対して周期Ｔは
同一であるため、高い時定数を保つためには、コ
ンデンサ容量の望ましい関係を得る目的から大容
量コンデンサを使用する必要が生じることは理解
に難くない。 本発明の目的は前に述べたような不都合を軽減
した多重化信号処理装置を提供することである。 本発明によれば、各々が直列接続されたコンデ
ンサと多重化スイツチを含むような、ｎ複数個の
フイードバツク回路が並列に接続された第１増幅
器と、増幅器の入力に接続され、チヤージ転送コ
ンデンサおよびチヤージの転送を制御するスイツ
チを含む第１等価抵抗と、また多重化スイツチを
制御する多重化周期信号および前記チヤージ転送
制御スイツチを制御する周期的スイツチング信号
の信号源とを有し、第１多重化信号の連続したア
クテイブレベル間に多くとも１個の他の多重化信
号のアクテイブレベルがあり、また各スイツチン
グ信号は総ての多重化信号のアクテイブレベル毎
の間にアクテイブレベルを持つようにその周期お
よび位相が定められる他の多重化信号よりも最初
の１つの多重化信号が短い周期を持つような、ｎ
チヤンネルの多重化電気信号処理装置が提供され
る。 本発明によると、分析すべきスペクトル内の高
い周波数帯域の分析を行なわせるための制御信号
の周波数（周期）は、比較的低い周波数帯域の分
析の場合におけるより高い周波数（より短い周
期）となり、総合的に見てチヤージストアコンデ
ンサの充電される頻度はより一層少なくなり増幅
器の全体的な所要エネルギ消費量がより一層小さ
くて済むようになる。 更に、制御信号の周期は分析されるスペクトル
の比較的低い周波数帯域の場合に増大するので、
当該周波数帯域に相応のコンデンサの値を低減で
きる。以て、総じて集積回路におけるコンデンサ
に対して要求される全体的な寸法ないし諸限を、
各制御信号の周波数がすべて同じである従来技術
の装置の場合よりも小さいものにすることができ
る。 特に、この処理装置はマルチチヤンネルフイル
ター回路において実施することができる。 本発明はさらに単に１個またはそれ以上の多重
フイルター段を含む分析装置のみならず、１つま
たは複数のフイルター段から供給される信号を整
流および平滑する多重回路、および整流、平滑回
路からの信号をスレツシヨールド値と比較するよ
うな回路、この比較回路もまた多重化されている
回路、にも関するものである。 本発明は添付図面を参照しながら実施例によつ
てさらに詳細に説明される。 第３図は単一段で４フイルターチヤンネルを有
する多重フイルター回路の実施例を示す。この回
路は入力e₁および出力s₁を持つ第１増幅器G₁を有
している。この入力と出力の間に、電気的チヤー
ジを転送するための要素を構成する、全体をR₃
として示されているスイツチ制御形フイードバツ
クコンデンサと、総てが同一の特性である４つの
フイルター素子E₁からE₄までとが接続されてい
る。これら５つの素子は並列に接続されている。
素子R₃はアースと、例えばMOSトランジスタに
よつて構成される２つのスイツチK₉およびK₁₀に
共通なポイントＫとの間に接続されるチヤージ転
送コンデンサC_qによつて構成される。この素子
R₃は第１図に示す回路を正確に再現したもので
ある。各フイルター素子E₁からE₄はチヤージス
トアコンデンサC₁からC₄、および多重スイツチ
S₁からS₄によつて構成される。これらのスイツチ
は例えばMOSトランジスタで構成される。この
装置はまた、入力e₂と出力s₂を持つ第２増幅器G₂
をも有している。入力e₂と出力s₂の間には互いに
並列に接続されたフイルタフイードバツクユニツ
トE₅からE₈が設けられる。これらユニツトのそ
れぞれはチヤージストアコンデンサC₅からC₈お
よびスイツチS₅からS₈によつて構成される。換言
すれば、素子E₅からE₈は素子E₁からE₄と完全に
同等な構成であり、またコンデンサC₅からC₈は
それぞれコンデンサC₁からC₄と同容量のもので
ある。増幅器G₁の入力e₁はチヤージ転送要素を
形成するスイツチ制御形コンデンサR₁を通して
フイルター回路の入力に接続される。このユニツ
トR₁は、スイツチK₁を経て入力Ｅに、またスイ
ツチK₂を経て増幅器G₁の入力e₁に接続されるチ
ヤージ転送コンデンサC_rによつて構成される。加
えて、コンデンサC_rの２つの電極はそれぞれ、ス
イツチK₃を経てアースに、またスイツチK₄を経
て増幅器G₂の出力s₂に接続される。さらに、増幅
器G₁の出力s₁はスイツチ制御形コンデンサR₂を
通して増幅器G₂の入力e₂に接続される。このユ
ニツトR₂は一方ではスイツチK₅を経て増幅器G₁
の出力S₁に、また他方ではスイツチK₆を経て増
幅器G₂の入力e₂に接続されるコンデンサC′_rによ
つて構成される。また、コンデンサC′_rの電極の
一方はスイツチK₇を経てアースに接続され、ま
た同じコンデンサの他の電極はスイツチK₈を経
てアースに接続される。コンデンサCrおよびC′r
は同等容量のものである。増幅器G₁の出力s₁はフ
イルター回路の出力ｓを形成する。 ユニツトR₂は特殊形式のスイツチ制御形コン
デンサからなることに着目すべきである。４つの
接触切断スイツチK₅，K₆，K₇およびK₈は、アー
スに接続されている転送コンデンサC′rの電極を
充電させることが可能なように接続されている。
コンデンサのスイツチ時におけるC′rの電極とア
ース間の寄生容量の影響は、このようにして除か
れる。同様に、ユニツトR₁においてもコンデン
サCrおよびスイツチK₁，K₂およびK₃とはコンデ
ンサC′rおよびスイツチK₅，K₆およびK₇と同様な
機能を有している。スイツチK₄は増幅器G₂の出
力s₂を増幅器G₁の入力に接続するように動作す
る。このスイツチはその容量と共に制御ループに
付加した等価回路として動作する。 この回路の動作は次の通りである。 最初にスイツチS₂からS₄およびS₆からS₈が開い
て、スイツチS₁およびS₅が閉じていると仮定す
る。さらに、第４図に示される信号φ_iおよびφ_pが
それぞれ、一方ではスイツチK₁，K₄，K₅，K₈お
よびK₁₀に、他方ではスイツチK₂，K₃，K₆，K₇
およびK₉に印加される。この回路は単１チヤン
ネルを有するバンドパスフイルターとして動作
し、この転送機能は周波数ｆに関して次式に従
う。 ここでＱは特性要素（Ｑ−値）、foは同調周波
数、およびＡはフイルター利得を表わす。 この基本的なフイルターの同調周波数はコンデ
ンサCrのコンデンサC₁に対する容量比と、スイ
ツチ制御コンデンサと結合しているスイツチK₁
からK₁₀までの閉路周期ｔ、即ち信号φ_iおよびφ_p
の周期、とによつて定められる。 特性要素ＱはコンデンサCrおよびCqの容量比
によつて定められる。 当然、スイツチS₂，S₆またはS₃，S₇、さらには
またS₄，S₈のみが閉じておれば、同様な機能が得
られるが、コンデンサC₂，C₃およびC₄の値によ
つて、各場合において同調周波数は異るものとな
る。 第４図に示された多重化信号φ₁，φ₂，φ₃およ
びφ₄がそれぞれスイツチグループS₁−S₅、S₂−
S₆、S₃−S₇およびS₄−S₈に印加されると、この回
路の多重化動作が得られ、この場合、コンデンサ
グループC₁およびC₅，C₂およびC₆，C₃およびC₇、
さらにC₄およびC₈に相当する４つのバンドパス
フイルターチヤンネルが規定される。 第４図に示すように、信号φ₁は論理レベルＯ
の単１部分によつて区分された論理レベル１の周
期的パルス列によつて構成される。このスイツチ
Si（ｉ＝１から８）は、論理レベル１の信号がそ
の制御入力に加えられた時にこれらのスイツチが
閉じるように、即ち電流を通過させるように動作
する。論理レベルＯにおいては、これらスイツチ
はもちろん開いている。説明中においては、スイ
ツチを閉じさせるような信号の論理レベルを「ア
クテイブレベル」（例えばレベル１）として表わ
し、またスイツチを開かせるような論理レベルを
「インアクテイブ」（例えばレベル０）として表わ
す。これらスイツチSiは例えばそれらのゲート電
極によつて制御されるようなMOSトランジスタ
によつて構成される。 信号φ₁は周期T₁を有している。信号φ₂は周期
T₂＝2T₁を有し、信号φ₃は周期T₃＝4T₁（＝2²T₁）
を、また信号φ₄は周期T₄＝8T₁（＝2³T₁）を有し
ている。加えて、第４図に示すように、信号φ₂
からφ₄は信号φ₁の２つの連続するパルスの間に
それぞれが互いに現われるように位相配置されて
いる。このため、いかなる瞬間にも多くても１つ
の信号のみがアクテイブレベルとなる。さらに、
反対位相の信号φ_iおよびφ_pは等しい周期1/2×T₁
を有し、各々の信号φ_iおよびφ_pは信号φ₁からφ₄
の各アクテイブレベルに関して１パルスずつ対応
する。コンデンサCrおよびCqはこれに従つて各
多重信号φ₁からφ₄の各アクテイブ状態の期間に
充電されまた放電される。 信号φ₁のパルスの期間中、この回路の出力ｓ
に現われる信号はコンデンサC₁によつて定めら
れるバンドパス範囲に含まれる信号部分に相当す
るものである。さらに特定化すれば、もしCqが
Cq＝Cr／Ｑ（Ｑは総てのチヤンネルに共通な特性
要素）に選定されれば、等価時定数はC₁／C_r・T₁で ある。他の３チヤンネルにおいても、等価時定数
はC₂／C_r・T₂、C₃／C_r・T₃およびC₄／C_r・T₄である。特 定の例において、この４つのバンドパス範囲は１
オクターブずつ他と離れている。この結果から、
相当する周期T₁，T₂……T₄が総て２：１の関係
となつているため、コンデンサC₁からC₄は等し
いと言える。特性要素は総てのフイルターチヤン
ネルにおいて同一であることは明らかである。 さらに、信号φ₁の連続する２つのアクテイブ
レベルの間に、他の信号のアクテイブレベルはた
つた１つだけしかない。これはアクテイブレベル
がない瞬間、即ちｎ＞３の場合のT₄×2ⁿの周期
に相当する瞬間を除外して常に成り立つ。この結
果、増幅器G₁およびG₂は周期1/2T₁でのみ動作
し、このことは増幅器の電流消費を減少させる。 終りに、種々の異るチヤンネルの時定数を決定
するために、２つのパラメータ値を改善すること
が可能である。即ちそれらパラメータは多重化信
号の周期Ｔの値とコンデンサCiの値である。コン
デンサ類の値を許容範囲内に保つことは可能であ
る。 さらに一般的には、この回路がｎチヤンネルの
フイルター素子を有していれば、ｎ個の多重化信
号が必要である。もし、φ₁が他の総ての信号φ₂
からφnのそれよりも短い周期T₁を有しているな
ら、他の信号は信号φ₁の連続する２つのアクテ
イブレベルの間に多くても１パルス、即ち多くて
も１つのアクテイブレベル、のこれら信号が現わ
れるように周期と位相配置が決められる。このよ
うに、増幅器G₁およびG₂は最高周期1/2T₁で効果
的に動作する。もし前もつて特定化された条件が
明らかにされておれば、周期T₂からT_oの総ての
結合は可能である。これらは規定すべきバンドパ
ス範囲の中心周波数に依存する。前記の例と同
様、等式を用いてこれを解析することは可能であ
る。 T_i＝2^(i-1)T₁、ここでｉ＝ｎ（２以上） 周期T₂からT_oまでの値を同一の値nT₁に選定
し、信号φ₁からφ_oのアクテイブレベルを周期1/2
T₁でφ₁に関して位相配置することも可能である。 本発明の特徴を良く理解してもらうために、第
６図に示すフイルターバンドに相当するフイルタ
ー回路が、第５ａ図および第５ｂ図を用いて説明
される。８つのフイルターチヤンネルの特性値は
下記の表によつて要約される。

【表】

【表】 この表中、foは中心周波数、f_Lおよびf_Hは−
3dBにおける下限および上限の周波数、Ｂは−
3dBの帯域幅、Ｑは特性要素である。 最も低い２つの周波数ａ，ｂのフイルターチヤ
ンネルはオクターブフイルタとなつており、一方
他の６つのフイルターチヤンネルは2/3オクター
ブフイルタとなつていることが知られる。応答曲
線がバンドパス範囲内で平坦であり、またバンド
パス範囲の外側１０オクターブ当り40dBのカツ
トオフを有することもまた望まれている。 10オクターブ当り40dBのカツトオフ条件を満
足させるため、この回路は10オクターブ当り
20dBのカツトオフを持つ２つのフイルター段を
カスケードに接続して構成される。言葉を換える
と、全体としての転送機能T′(f)は次の２つの転
送機能の積である。 と、 とである。ここでαおよびβは係数であり、これ
らはそれぞれオクターブフイルターの場合1.46お
よび1.29の値であり、1/2オクターブフイルター
の場合それぞれ1.43および1.18の値である。さら
に、全体としての利得ＡはjA₁A₂に等しく、係数
ｊはオクターブフイルタの場合0.47であり、2/3
オクターブフイルタの場合0.49である。 オクターブフイルタと2/3オクターブフイルタ
があるという事実に着目すると、第５ａ図におい
て参照記号２および４で表わされる２つのサブア
センブリによつて完全なフイルター回路を作るこ
とが望ましい。サブアセンブリ２はバンドパス範
囲ａ，ｂ，ｃおよびｆを提供し、サブアセンブリ
４はバンドパス範囲ｄ，ｅ，ｇおよびｈを提供す
る。このサブ分割の目的は単に回路を単純化する
ことであつて、本発明の原理を変更させるもので
はない。詳細を除いては、サブアセンブリ２およ
び４は同一のものであり、事実、これらはいくつ
かの異るバンドパス範囲に相当するコンデンサの
値において主として異るだけである。このため、
第５ｂ図においてはサブアセンブリ２のみが詳細
に示されている。 サブアセンブリ２および４は共通入力６の後で
並列に接続されている。各サブアセンブリは前置
限定フイルター段８および８′と、第１フイルタ
ー段１０および１０′と、また第２フイルター段
１２および１２′とを有している。２つのフイル
ター段の有用性は既に説明されている。 ２つのフイルター段１０および１２の構成は同
一である。段１０と段１２ではコンデンサ容量が
異るのみである。さらに、これらの段は第３図に
示した回路からわずかに異つているのみである。
このため、両方の図に共通な部品に関しては第３
図において用いた参照記号が再び用いられてい
る。第２の段１２においては、段１０で用いられ
た参照記号が再び用いられるが、プライム符号が
付加されている。 前置フイルター８はカツトオフ周波数が2.4K
Hzのローパスフイルターである。これは不要な周
波数を消去するために用いられる。このフイルタ
ーは、この回路の入力６に接続された入力１４と
段１０の入力Ｅに接続されたその出力１６との間
に、その出力がその反転入力に接続された増幅器
１８と、入力１４および増幅器１８の直接入力
（非反転入力）との間に直列に接続された抵抗器
２０および２２と、アースおよび増幅器の直接入
力との間に接続されたコンデンサC₉と、さらに
抵抗器２０と２２の共通ポイントおよび増幅器１
８の反転入力との間に接続されたコンデンサC₁₀
とを有している。 段１０は、第３図の回路と同様、増幅器G₁お
よびG₂と、スイツチ制御される抵抗R₁およびR₂
と、さらにフイルター素子E₁かE₈とを有する。
さらにこれは、フイルター素子E₁からE₄、およ
びE₅からE₈にそれぞれ並列に接続されたスイツ
チK₁₁およびK₁₂を有し、これらは後に説明され
るように信号φ_cによつて増幅器G₁およびG₂それ
ぞれの出力をゼロにリセツトするために用いられ
る。 増幅器G₁はまた、第３図のスイツチ制御され
る容量ユニツトR₃を置換したフイードバツク形
スイツチ制御される容量ユニツトR₄を有してい
る。このユニツトR₄は、アースとスイツチK₉お
よびK₁₀の共通ポイントとの間に接続されたコン
デンサC_q1を含んでいる。また、このユニツトは
上記共通ポイントとそれ自体アースに接続されて
いるスイツチK₁₃との間に接続されたコンデンサ
C_q2をも含んでいる。この回路R₄はスイツチ制御
される容量ユニツトを構成するが、２つの異る値
をとることが可能な特性を有している。スイツチ
K₁₃が信号φ_qによつて開いている時には、コンデ
ンサC_q1のみがスイツチインされる。スイツチ
K₁₃が信号φ_qによつて閉じている時には、２つの
コンデンサC_q1およびC_q2が並列に接続される。ス
イツチ制御される容量ユニツトR₄のこれら２つ
の容量値は、表に示されているように、特性要素
Ｑがバンド（通過帯域）ａおよびｂと、バンドｃ
およびｆで異つているという事実によつて必要と
されるものである。 段１２の入力E′は段１０の出力ｓに接続され
る。出力s′においては、周波数バンドａ，ｂ，ｃ
およびｆに相当する入力信号部分を含む出力信号
Vabcfが現われる。４つのバンドパス範囲ａ，
ｂ，ｃおよびｆを実現するために、フイルターコ
ンデンサは下記の値を有する。 C₁＝C₅＝4.56PF、C₂＝C₆＝8.92PF、C₃＝C₄＝
C₇＝C₈＝7.24PF、C′₁＝C′₅＝6.22PF、C′₂＝C′₆＝
12.5PF、C′₃＝C′₄＝C′₇＝C′₈＝12.1PF スイツチ制御されるコンデンサは下記の値を有
する。 C_o＝C′_o＝2PF、C_q1＝C′_q1＝0.65PF、C_q2＝C′_q2
＝0.32PF 前置フイルターにおいては、抵抗器２０および
２２は10MΩであり、またコンデンサC₉および
C₁₀はそれぞれ9.38PFおよび4.69PFの値を持つ。 サブアセンブリ４においては、前置フイルター
８′は6KHzのカツトオフ周波数を持つローパス前
置フイルターによつて構成される。この前置フイ
ルターは、前置フイルター８と完全に同等な構成
がされる。コンデンサの容量のみが異るだけであ
る。C₉は1.88PFおよびC₁₀は3.75PFの値を有する
ものである。 サブアセンブリ４の第１フイルター段１０′は、
ユニツトR₄がコンデンサC_q1のみを有することを
除いて、サブアセンブリ２の段１０と同等であ
る。即ち第３図のユニツトR₃と同等構成となり、
C_q1は0.65PFである。こうして、周波数バンド
ｄ，ｅ，ｇ，ｈにおいて、特性要素Ｑは同一とな
る。第２段１２′においても、段１０′と同様であ
る。このサブアセンブリにおいては、コンデンサ
C_oの値は常に2PFであり、他のコンデンサの値は
次の通りである。 C₁＝C₃＝C₅、C₇＝7.06PF、C₂＝C₆＝C₈＝
9.86PF、C′₁＝C′₃＝C′₅＝C′₇＝5.6PF、C′₂＝C′₄
、
C′₆＝C′₈＝7.84PF 第１フイルター段１０および１０′のためにコ
ンデンサC₁からC₄までのそれぞれの容量値を適
正に選択した場合の、多重化信号の周波数は第６
図に示したような配置を持つバンドパス範囲を効
果的に得るため、次のように選択される。 φ′₈（チヤンネルａ）＝3.125KHz φ′₇（チヤンネルｂ）＝6.25KHz φ′₆（チヤンネルｃ）＝12.5KHz φ′₅（チヤンネルｆ）＝25KHz これらの信号はサブアセンブリ２を制御する。 サブアセンブリ４のための多重化信号は次の通
りである。 φ′₄＝12.5KHz（チヤンネルｄ） φ′₃＝25KHz（チヤンネルｅ） φ′₂＝50KHz（チヤンネルｇ） φ′₁（100KHz（チヤンネルｈ） これらの周期は第７ａ図および第７ｂ図それぞ
れに参照記号T′₈からT′₁を付して示されている。 信号φ′₃とφ′₅として示す多重化信号の周波数の
値は、φ′₄とφ′₆と同様に同一のものである。これ
ら信号はそれぞれサブアセンブリ２およびサブア
センブリ４のための２つの独立した多重化を行う
ものであるため、回路動作には全く支障はない。 チヤンネルａからｈをサブアセンブリ２および
４に分担させることは、前に説明したように単に
実施例を単純化する目的によるものである。 第８図は信号φ′₁からφ′₈までを作り出すユニツ
トの実施例を示すものである。 この回路の入力端子E₁は、インバータ３１を
経てアンドゲート３０の１つの入力と、アンドゲ
ート３２の１つの入力と、その入力に加えられた
クロツク信号の立ち上りおよび立ち下りのエツジ
をτだけ遅延させて伝達する回路３３とに接続さ
れる。デイレー（遅延）回路３３の出力はインバ
ータ３４を経てアンドゲート３０の第２入力と、
さらにアンドゲート３２の第２入力とに接続され
る。アンドゲート３０の出力はバイナリカウンタ
ー３６のクロツク入力３６ａおよびＤフリツプフ
ロツプ３８のゼロリセツト入力３８ａとに接続さ
れる。アンドゲート３２の出力はインバータ４０
を経てフリツプフロツプ３８のクロツク入力３８
ｂに接続される。カウンター３６のバイナリ出力
３６′ａから３６′ｆは、フリツプフロツプ３８の
出力３８ｃに接続された６つのフリツプフロツプ
に信号４２″ａから４２″ｆを供給する。フリツプ
フロツプ４２ａから４２ｆの出力４２ａから４
２ｆは多重化信号φ′₁からφ′₈を供給し、このう
ちφ′₃およびφ′₅とは、φ′₄およびφ′₆と同様、同
一
のものである。 この回路の入力E₁には、200KHzのクロツク信
号CK（第７ａ図）が加えられる。ゲート３０はそ
の出力に200KHzの信号φ_iを発生する。この信号
は信号CKに対して反転しており、その立ち上り
エツジは信号CKの立ち下りエツジに関してτだ
け遅延しており、φ_iの立ち下りエツジはCKの立
ち上りエツジに一致している。ゲート３２は信号
φ_pを発生する。φ_pの立ち上りエツジはCKの立ち
上りエツジに関して遅延しており、φ_pとCKの２
つの信号の立ち下りエツジは一致している。フリ
ツプフロツプ３８は信号QRを発生する。このパ
ルスは信号φ_pの立ち下りエツジに同期して発生
しτに等しい継続時間を有している。バイナリカ
ウンタ３６はその出力３６′ａから３６′ｆまで
に、一般的な方法によつて信号Q₁からQ₆を発生
する。これらの信号は第７ａ図および第７ｂ図に
表現されている。フリツプフロツプ４２ａから４
２ｆの出力は信号φ′₁からφ′₈を出力する。これら
信号は、パルスQ_Rによつてゼロにリセツトされ
ることを除けば、信号Q₁からQ₆と異るものでは
ない。第７ａ図は信号φ′₁からφ′₄が形成される方
法を示し、一方第７ｂ図は信号φ′₅からφ′₈が形成
される方法を示す。時間スケールの変更によつ
て、第７ａ図が読み易くなつている。 τの遅延を導入した結果、信号φ_i，φ_pおよび
φ′₁からφ′₈のオーバーラツプによる総ての危険が
回避された。 第８図は同様に、信号φ_c，φ′_cおよびφ_qの形成
方法を示している。フリツプフロツプ４２ａ，４
２ｂ，４２ｃおよび４２ｂの出力はノアゲート４
３の入力に接続され、この出力はサブアセンブリ
４の増幅器G₁およびG₂，G′₁およびG′₂のゼロリ
セツト信号φ′_cを発生する。フリツプフロツプ４
２ｅおよび４２ｆの出力はオアゲート４５の入力
に接続される。ゲート４５の出力はサブアセンブ
リ２のスイツチK₁₃およびK′₁₃の制御信号φ_qを発
生する。最後に、ノアゲート４７はその入力にフ
リツプフロツプ４２ｃおよび４２ｄの出力と、オ
アゲート４５の出力とを受ける。ゲート４７の出
力は信号φ_cを発生する。 第５図に示す回路が機能する方法は第３図の場
合と類似している。多重化信号φ′₅，φ′₆，φ′₇お
よびφ′₈は第３図における信号φ₁，φ₂，φ₃および
φ₄と同様の役割りをはたす。これに加えて、多
重化信号のアクテイブレベルがない時、信号φ_cが
サブアセンブリ２の増幅器の出力をゼロにリセツ
トするという事実があるのみとなつている。同様
な方法で、信号φ′_cはサブアセンブリ４の増幅器
出力をゼロにリセツトする。多重化信号φ′₇およ
びφ′₈がアクテイブレベルとなつている時に、信
号φ_qはサブアセンブリ２のスイツチ制御される
容量器R₄およびR′₄の値を変え、特性要素Ｑの値
を調節する。 サブアセンブリ１２の出力s′には多重信号
Vabcfが現われ、この信号の連続波形はフイルタ
ーバンドａ，ｂ，ｃおよびｆに関する入力信号の
波形の振幅を表現する。同様に、サブアセンブリ
１２′の出力s′には多重信号Vdeghが現われ、こ
の信号の連続波形はフイルターバンドｄ，ｅ，
ｇ，ｈに関する入力信号の波形の振幅を表現す
る。 これまでの説明は完全なマルチチヤンネルバン
ドパスフイルターに関するものである。本発明が
同様により単純な処理装置や、例えば複数のフイ
ルターチヤンネルを有するローパスフイルターま
たはハイパスフイルターの提供にも適用できるも
のであることは自ら明白である。同様にこれは、
多重化信号によつて制御されるるいくつかの積分
定数を伴う積分器の提供にも適用できる。実験、
総ての場合において使用される回路は、同一のベ
ーシツクセルを用い、これは複数の並列接続され
た同一特性のフイードバツク素子を含む増幅器か
らなるものであつて、この各々は多重化信号で制
御されるスイツチと、その容量が処理チヤンネル
の動作を決定するコンデンサとを含むものであ
る。また増幅器の入力にはスイツチ制御されるコ
ンデンサが設けられ、このスイツチはスイツチン
グ信号によつて制御される。例えば、このベーシ
ツクセルは、増幅器G₂に対して結合された素子
とスイツチ制御されるコンデンサと共に第３図に
示されたものである。当然このアセンブリは前も
つて定められた特性を有する多重化信号のスイツ
チングによつて制御されるものである。 前記のフイルター回路は多くの適用性を有する
ユニツトを形成するものである。しかし、この回
路はフイルター回路の入力に加えられた信号を分
析するための完全な装置を形成するように完全な
ものとして仕上げることができる。完全な装置が
音声分析に関するような場合、音響−電気変換器
から得られる電気信号を増幅する入力増幅器を付
加するだけの価値はある。フイルター回路の出力
においても、同様にフイルター回路から供給され
た多重信号を扱う回路を付加する価値がある。こ
れらの回路は、任意の１チヤンネルに相当する波
形の平均値を整流して決定するように動作するも
のである。これは、各チヤンネル毎に信号の平均
値を基準値と比較する動作に等しい。これから後
に説明される回路はこれらの補足回路である。 第９ａ図は入力増幅回路であつて、そのHz値に
おける周波数ｆに対する利得Ａ特性は第９ｂ図に
示される。この回路は差動増幅器６０（例えばオ
ペアンプ）を有し、その直接入力６０ａは回路の
入力Eeに接続され、またその出力は回路の出力
Ssに接続される。抵抗器R₁はアースと、増幅器
６０の直接入力６０ａとの間に接続される。加え
て、フイードバツク抵抗器R₃は増幅器の出力と、
反転入力６０ｂとの間に接続され、６０ｂは抵抗
器R₂とコンデンサC₁₅とを通してアースに接続さ
れる。もし抵抗器R₁，R₂およびR₃の値が10MΩ、
100MΩおよび10MΩであり、さらにコンデンサ
C₁₅の値が53PFに等しいならば、この増幅器は第
９ｂ図に示す応答曲線を持つ。この増幅器は約
100の利得を有し、これはマイクロホンの出力に
関しては適当な値である。加えて、この特性は
3KHzの周波数まで10倍毎に20dBの傾斜をもつて
ブーストアツプされている。この特性は、その入
力Eeに加えられる電気信号が音声を表現してい
る時には適当な特性である。 第１０ａ図に示す回路は、いくつかの異るフイ
ルターチヤンネルに相当する波形の実際整流値を
表現する信号を処理することができる。第１０図
に示す特定回路の場合には、この回路はフイルタ
ーチヤンネルｄ，ｅ，ｈおよびｇに相当する波
形、即ち信号Vdeghに関して動作する。 入力E₁₀は、スイツチS₁₀を経て符号検出回路７
０に、またスイツチS₁₁を経て検出および平滑回
路７２に接続される。 回路７０はコンパレータ７４を有し、その入力
７４ａはスイツチS₁₀に接続される。コンデンサ
C₁₆はアースと入力７４ａとの間に接続される。
コンパレータの反転入力７４ｂは直接にアースに
接続される。コンパレータ７４の出力はアンドゲ
ート７６に、またインバータ８０を経てアンドゲ
ート７８に接続される。アンドゲート７６および
７８の他の入力は制御端子８２に接続される。信
号φ₊およびφ_-はコンパレータ７４の直接入力７
４ａに加えられた信号が正または負であることを
それぞれ出力７６ｃおよび７８ｃにおいて表示す
るものである。第５図を参照して既に説明された
信号φ_pが制御端子８２に加えられる。 回路７２は入力E₁₁とポイントｌとの間に接続
されたコンデンサC₁₇を有している。このポイン
トｌはスイツチS₁₂またはスイツチS₁₃のいずれか
によつてアースに接続され得るポイントである。
同様に、入力E₁₁はスイツチS₁₄によつてアースに
接続され得る。ポイントE₁₁とｌとは、それぞれ
スイツチS₁₅およびS₁₆によつて線８４に接続され
得る。コンデンサC₁₈，C₁₉，C₂₀およびC₂₁はアー
スとスイツチS₁₇，S₁₈，S₁₉およびS₂₀との間に接
続され、これらスイツチはこれらコンデンサを導
体８４に接続することができる。例えば、コンデ
ンサC₁₆およびC₁₇の値は1PFであり、C₁₈からC₂₀
までの値は10PFである。 この回路が機能する方法は第１０ｂ図を参照し
ながら説明される。第１０ｂ図はスイツチS₁₀か
らS₂₀に加えられる制御信号が表わされている。 第１０ｂ図の最初の線は回路の入力E₁₀に加え
られる多重信号Vdeghの波形の一例を示す。この
図では、既に説明された信号φ_pおよびφ_iが示され
ている。多重化信号φ′₁からφ′₄は既に説明されて
いる。信号φ″₁，φ″₂，φ″₃およびφ″₄は次の方法
で
決められる。 φ″₁＝φ′₁・φ_p φ″₂＝φ′₂・φ_p φ″₃＝φ′₃・φ_p φ″₄＝φ′₄・φ_p 言葉を変えれば、信号φ″₁からφ″₄は信号φ_pと
同時に発生する信号φ′₁からφ′₄の部分に相当する
ものである。加えて、信号Vdeghがフイルター回
路のチヤンネルｈに相当する波形を有する各周期
の期間だけ信号φ″₁は論理レベル１、即ちアクテ
イブレベルを有していることは注目すべきであ
る。同様なことが信号φ″₂とチヤンネルｇ、その
他にも適用される。これら信号φ″₁からφ″₄はそれ
ぞれスイツチS₁₇からS₂₀に加えられる。同様に、
第１０ｂ図は符号φ₊およびφ_-の信号がいかにし
て作られるかを説明するものである。信号φ_sはコ
ンパレータ７４の出力に現われる。このコンパレ
ータはその入力がゼロ以上の信号を受けると、レ
ベル＋１を有する信号を、また他の場合にはレベ
ルＯを有する信号を発生する。信号φ₊は信号φ_p
とφ_sに共通な部分であり、一方信号φ_-は信号φ_s
とφ_pに共通な部分である。信号φ″₁からφ″₄はそ
れぞれスイツチS₁₇からS₂₀に加えられる。信号φ_i
はスイツチS₁₀，S₁₁およびS₁₃に、また信号φ₊は
スイツチS₁₅およびS₁₂に、さらに信号φ_-はスイツ
チS₁₄およびS₁₆に加えられる。 第１０ａ図の回路が機能する方法は次の通りで
ある。信号φ_iのレベル１がスイツチS₁₀，S₁₁およ
びS₁₃に加えられる各瞬間に、コンデンサC₁₇はこ
れら瞬間において入力E₁₀に現われる信号Vdegh
の値に相当する電荷をストア（蓄積）する。同時
に、相当する信号φ_sが極性検出器７４によつて出
力される。続いて信号φ_pの論理レベル１が現わ
れた時に、スイツチS₁₀，S₁₁およびS₁₃が開きま
た信号φ₊またはφ_-がVdeghの符号に依存してゲ
ート７６または７８の出力に発生される。スイツ
チS₁₂およびS₁₅、またはS₁₄およびS₁₆が閉じた
時、この信号φ₊またはφ_-は、入力E₁₁を線８４に
またポイントｌをアースに接続するか、あるいは
入力E₁₁をアースにまたポイントｌを線８４に接
続するかの、いずれかの接続を行う。同時に、信
号φ″₁からφ″₄のいずれか１つの制御信号が論理レ
ベル１を表わす。この信号に相当するスイツチ
S₁₇からS₂₀の１つがこのために閉じ、またコンデ
ンサC₁₇に蓄積されていた電荷が、閉じられたス
イツチに相当するコンデンサに伝達される。さら
に、信号φ₊およびφ_-の動作として、この電荷は
その符号と共に伝達される。 例えば、信号φ″₃が論理レベル１であれば、ス
イツチS₁₉が閉じまた電荷はコンデンサC₂₀に伝達
される。このコンデンサは信号φ″₃で示されたと
同様、チヤンネルｅに相当するものである。 同様な動作によつて、それらの符号と共に、チ
ヤンネルｈ，ｇ，ｅおよびｄにそれぞれ相当する
電荷がコンデンサC₁₈，C₁₉，C₂₀およびC₂₁にスト
アされる。コンデンサC₁₈からC₂₁の端子における
電圧はこのため、変化する異るフイルターチヤン
ネルｈ，ｇ，ｅおよびｄに関する、フイルター回
路の入力に加えられた信号波形それぞれの実際の
値ｈ，ｇ，ｅおよびｄを表わすものであ
る。 第１０ａ図の回路はまた、フイルターサブアセ
ンブリ４によつて発生された多重化信号の逆多重
化を行うことは明らかである。同様回路はサブア
センブリ４に結合される。 最後に、スレツシヨールド比較回路が第１１ａ
図に示される。この回路はフイルターバンドに相
当する平均信号値を、いくつかのフイルターバン
ドに関する信号の平均値に比較できるものであつ
て、この値はオフセツト電圧Vthによつて増加さ
れるものである。 この比較回路は２つのサブアセンブリを有して
いる。サブアセンブリ１００はチヤンネルｅから
ｈに相当する実際信号ｈ，ｇ，ｆおよび
ｅを扱うものであり、サブアセンブリ１００′は
チヤンネルａからｄに相当する信号ｄ，ｃ，
Ｖｂおよびａを扱うものである。 サブアセンブリ１００は増幅器１０２を有して
おり、その直接入力１０２ａはスイツチS₃₀から
S₃₃によつて入力端子B₁からB₄に接続される。増
幅器１０２の出力１０２ｃは接続線によつてコン
パレータ１０４の反転入力１０４ｂに接続され
る。線１０６は、例えばMOSトランジスタによ
つて形成されるスイツチS₃₄およびS₃₅を有してい
る。加えて、増幅器１０２の入力１０２ａは線１
０８によつて直接的にコンパレータ１０４の直接
入力１０４ａに接続されている。コンデンサC₄₂
はアースと入力１０４ａの間に接続される。この
サブアセンブリ１００はまた線１０６と、２つの
サブアセンブリに共通な線１１０との間に並列に
接続されたコンデンサC₄₀およびC₄₁をも有してい
る。さらに、コンパレータ１０４の出力１０４ｃ
は、制御入力１１２ａ，１１４ａ，１１６ａおよ
び１１８ａが設けられた４つのメモリラツチ１１
２，１１４，１１６および１１８の入力に接続さ
れる。線１１０には電圧−Vthの電源が供給さ
れ、またコンデンサC₄₀およびC₄₁のVth源を絶縁
することができるスイツチS₃₆およびS₃₇が設けら
れる。電圧−Vthは固定され、またサブアセンブ
リ１００および１００′の８つの入力に加えられ
る電圧の合計値に依存するものであることは明ら
かである。 サブアセンブリ１００′の配置は完全にサブア
センブリ１００のそれと同等である。このサブア
センブリの素子は、サブアセンブリ１００の相当
する素子と同一の参照記号にプライム符号を付し
て記述されている。コンデンサC₄₀，C₄₂および
C′₄₀，C′₄₂の総ては1PFの値を有し、一方C₄₁およ
びC′₄₁は10PFの値を有している。 既に説明された信号φ_iはスイツチS₃₄，S′₃₄およ
びS₃₆の制御入力に加えられ、またこれも既に説
明された信号φ_pはスイツチS₃₅，S′₃₅およびS₃₇の
制御入力に加えられる。 スイツチS₃₀からS₃₃、およびS′₃₀からS′₃₃に加
えられる多重信号P₁からP₄は第１１ｂ図に示さ
れる。この図の中には、ラツチ１１２から１１８
の制御入力１１２ａから１１８ａに加えられる多
重信号P′₁からP′₄も示されている。 第１１ｂ図に見られるように、信号パルスP₁
からP₄は信号パルスφ_iと同期し、また信号パルス
P′₁からP′₄は信号パルスφ_pと同期している。さら
に、信号P₁からP₄およびP′₁からP′₄は同一の周波
数である。また、信号P₁からP₂は互いに他の１
つに対して信号φ_iおよびφ_pの周波数に等しい１周
期だけ位相シフトされている。信号P′₁からP′₄に
おいてもこれは同様である。 第１１ａの回路動作は次の通りである。 信号ｈからｅがサブアセンブリ１００の端
子B₁からB₄に加えられ、一方信号ｄからａ
はサブアセンブリ１００′の端子B′₁からB′₄に加
えられる。信号φ_iのパルスが現われる都度、信号
P₁からP₄の１つが、スイツチS₃₀からS₃₃の１つ
と、スイツチS′₃₀からS′₃₃の１つを閉じさせるパ
ルスを発生する。信号φ_iはスイツチS₃₄，S′₃₄およ
びS₃₆を閉じる。コンデンサC₄₀はこの瞬間に一方
の端子に電圧ｆを、他の端子にオフセツト電圧
−Vthを持つ。同様に、コンデンサC′₄₀はこの瞬
間に一方の端子に電圧ｃを、他の端子に電圧−
Vthを持つ。このため、このコンデンサは相応す
る電荷を取得する。加えて、各多重パルスの都
度、コンデンサC₄₂は理論レベル１となつている
多重信号P₁からP₄（この例では信号P₃）と結合す
る信号波形Vefghに相応する電荷を持つ。コンデ
ンサC₄₂はこのため、ｆを表わす電圧を持つ。
次の信号φ_pのパルスが現われる時、スイツチS₃₅，
S₃₇およびS′₃₅は閉じ、一方スイツチS₃₄，S′₃₄お
よびS₃₆は開く。コンデンサC₄₀およびC′₄₀に含ま
れていた電荷はコンデンサC₄₁およびC′₄₁それぞ
れに伝達される。これらの新しい電荷は既にコン
デンサC₄₁およびC′₄₁に含まれていた電荷に加え
られる。こうして、コンデンサC₄₁およびC′₄₁の
端子には、VhgfeおよびVdcbaの実際信号値にそ
れぞれ対応し、参照値hgfeおよびdcbaを表
わす電圧が発生する。 信号P′₃がラツチ１１６および１１６′の制御入
力に加えられた時、論理比較信号D_fおよびD_cが
ラツチ１１６および１１６′の出力に現われる。
この信号は、電圧_fまたは_cが比較信号電圧
efghまたはabcdよりも大きい時にレベル１を
有し、また反対の場合にはレベル０となる。当然
ながら同様のことが他のチヤンネルにも適用され
る。 この回路は、多重化された利点を有している。
この結果、単独の基準電圧のコンパレータが必要
とされる。 前記説明により、本発明は従来技術に比して多
くの利点を有していることが知れる。特に、マル
チチヤンネルフイルターは増幅器の数を減少させ
ることを可能とし、同時にフイルターの消費電流
を減少させることを可能とする。またスイツ制御
されるコンデンサの使用により集積化が容易とな
り、さらに増幅器のような複雑な素子の数を減少
させることができる。 このフイルターは特に小さな寸法に集積された
装置に適用されることが有利であり、それは集積
された回路の寸法を減少させることが可能でしか
も電気的エネルギー消費を減少させることが可能
であることによるものである。

【図面の簡単な説明】

第１ａ図は抵抗と等価なスイツチ制御されるコ
ンデンサの接続図、第１ｂ図は第１ａ図のスイツ
チ制御されるコンデンサの制御信号の波形図であ
り、第２図は、従来技術によつて多重化されたマ
ルチチヤンネルフイルターの多重化信号の波形図
であり、第３図は、本発明による４チヤンネルの
多重化フイルターの図であり、第４図は第３図に
示したフイルター回路の制御信号の図であり、第
５ａ図は、本発明を実施した８つのフイルターチ
ヤンネルを有する多重化フイルター回路のブロツ
ク図であり、第５ｂ図は第５ａ図の回路のフイル
ターサブアセンブリの詳細配置を示す図であり、
第６図は第５ａ図に示したフイルター回路によつ
て通過させられる周波数バンドを表わすグラフで
あり、第７ａ図および第７ｂ図は第５ａ図のフイ
ルターの２つのサブアセンブリに対する制御信号
の図であり、第８図は第５ａ図によるフイルター
に用いられる制御信号を発生するための回路を示
す図であり、第９ａ図は言語分析装置の場合にフ
イルターの入力に用いることのできる増幅器の図
であり、第９ｂ図はこの増幅器の応答曲線を示す
図であり、第１０ａ図はフイルターによつて発生
された信号の平均値を決定するための整流回路の
図であり、第１０ｂ図はこの回路のための制御信
号の図であり、第１１ａ図は第１０ａ図の回路に
よつて発生される信号をスレツシヨールドと比較
するための回路を示す図であり、第１１ｂ図はこ
の回路の制御信号の図である。 ２，４……サブアセンブリ、６……共通入力端
子、８，８′……前置限定フイルター、１０，１
０′……第１フイルター段、１２，１２′……第２
フイルター段。

Claims (1)

1. 【特許請求の範囲】 １ ｎチヤンネルの多重化電気信号処理装置にお
   いて、第１増幅器と、各々が直列のコンデンサお
   よび多重スイツチを含む並列に接続されたｎ複数
   個のフイードバツク回路と、チヤージトランスフ
   ア（電荷転送用）コンデンサおよび電荷の転送を
   制御するさらに別のスイツチを含み増幅器の入力
   側に接続された第１等価抵抗と、さらに多重スイ
   ツチを制御する多重信号周期ならびに前記さらに
   別のスイツチを制御する周期的スイツチング信号
   の発生源とを有し、 多重信号の最初の１つは、第１多重信号の連続
   するアクテイブレベルの間に他のいかなる多重信
   号のアクテイブレベルが最大限１つしか存在しな
   いようにその周期と位相が定められるような他の
   多重信号よりも短い周期を持ち、 さらに各スイツチング信号は総ての多重信号の
   各アクテイブレベルの間に１つのアクテイブレベ
   ルを持つことを特徴とする信号処理装置。 ２ 多重信号が総て異る周期を有し、前記他の多
   重信号の周期が第１多重信号の周期の2^(i-1)倍（ｉ
   ＝２〜ｎ）に等しいような、特許請求の範囲第１
   項記載の信号処理装置。 ３ 処理装置がフイルターであつて、さらにフイ
   ードバツク回路に並列に接続された第２等価抵抗
   と、第２増幅器と、各々が直列のコンデンサおよ
   び多重スイツチを含む並列に接続されたｎ複数個
   の第２フイードバツク回路と、 前記さらに別のスイツチの１つを通して第２増
   幅器の出力から第１等価入力抵抗のコンデンサに
   至る接続と、 第１増幅器の出力および第２増幅器の入力の間
   に接続された第３等価抵抗とを有し、 多重信号が第２増幅器に結合した多重スイツチ
   にも加えられ、またスイツチング信号が第２およ
   び第３等価抵抗のさらに別のスイツチにも加えら
   れるような、特許請求の範囲第１項または第２項
   記載の信号処理装置。 ４ 両方の増幅器のフイードバツク回路における
   コンデンサが総て同等であり、またフイルターが
   オクターブ間隔のバンドパス特性を有するよう
   な、特許請求の範囲第３項記載の信号処理装置。 ５ 第２等価抵抗が、アースと２つの前記さらに
   別のスイツチの接続点との間に並列に接続され
   た、第１および補足チヤージトランスフアコンデ
   ンサを有し、 補足コンデンサはさらに別のスイツチング信号
   によつて制御される、これと直列なスイツチを有
   するような、特許請求の範囲第３項または第４項
   記載の信号処理装置。 ６ 第３等価抵抗が、第１スイツチと、第１増幅
   器の出力および第２増幅器の入力との間に直列に
   接続されたコンデンサおよび第２スイツチと、ま
   たコンデンサの第１および第２端子それぞれとア
   ースとの間に接続された第３および第４スイツチ
   とを有し、 第１および第２スイツチはスイツチング信号に
   接続されて、第１および第４スイツチを同時に、
   また第２および第３スイツチを同時に、交互的に
   導通させるような、特許請求の範囲第３項、第４
   項または第５項記載の信号処理装置。 ７ 付加的に、処理装置により発生された多重化
   された信号を逆多重化（デマルチプレキシング）
   し、いくつかの異るフイルターチヤンネルに相当
   する連続波形の整流された実際値を決定するため
   の回路を有し、また逆多重化回路は、各波形の符
   号を検知するための装置と、連絡する波形の値を
   ストア（蓄積）するための第１装置と、各波形の
   平均値をストアするためのｎ個の第２装置と、そ
   の符号に従つて第１蓄積装置の値を第２蓄積装置
   に転送させるためのｎ個の逆多重化スイツチと、
   また逆多重回路の入力に加えられる波形のフイル
   ターチヤンネルに相当するスイツチを閉じるため
   に逆多重（デマルチプレクシング）スイツチに印
   加されるｎ個の周期的な逆多重（デマルチプレク
   シング）信号を発生するための装置とを有するよ
   うな、特許請求の範囲第３項から第６項までのい
   ずれかに記載の信号処理装置。 ８ 前記蓄積装置がコンデンサであるような、特
   許請求の範囲第７項記載の信号処理装置。 ９ ｎ個の逆多重信号が多重信号のアクテイブレ
   ベルと合致するアクテイブレベルを有し、それら
   よりも短い継続時間を持つような、特許請求の範
   囲第７項または第８項記載の信号処理装置。 １０ 比較されるべきｎ個の信号のそれぞれを受
   けるためのｎ個の入力と、第１コンデンサに各信
   号の値を連続的に蓄積するためのｎ個のスイツチ
   と、第１コンデンサの電圧を第２蓄積コンデンサ
   に転送するためのスイツチング装置と、第２コン
   デンサの電圧を各入力信号と比較するための装置
   とを含み、ｎ個の入力信号をスレツシヨールドと
   比較するためのコンパレータと、比較結果をそれ
   ぞれの入力信号に対応するｎ個の各蓄積器の中の
   １つに転送するための装置と、ｎ個のスイツチを
   制御するｎ個の多重信号を発生するための装置
   と、 比較結果を蓄積器の中の１つに転送することを
   制御するために蓄積を制御するｎ個の逆多重信号
   を発生するための装置とを付加的に有するよう
   な、特許請求の範囲第７項から第９項までのいず
   れかに記載の信号処理装置。