Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6350728B2 - - Google Patents
[go: Go Back, main page]

JPS6350728B2 - - Google Patents

Info

Publication number
JPS6350728B2
JPS6350728B2 JP10399081A JP10399081A JPS6350728B2 JP S6350728 B2 JPS6350728 B2 JP S6350728B2 JP 10399081 A JP10399081 A JP 10399081A JP 10399081 A JP10399081 A JP 10399081A JP S6350728 B2 JPS6350728 B2 JP S6350728B2
Authority
JP
Japan
Prior art keywords
data
display
output
page data
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10399081A
Other languages
Japanese (ja)
Other versions
JPS585835A (en
Inventor
Yasutomo Uenishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10399081A priority Critical patent/JPS585835A/en
Publication of JPS585835A publication Critical patent/JPS585835A/en
Publication of JPS6350728B2 publication Critical patent/JPS6350728B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 本発明は、複数の画面に渡る表示データの表示
出力制御方式に関し、特に表示出力を高速にでき
る表示出力制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display output control method for display data across a plurality of screens, and particularly to a display output control method that can speed up display output.

従来、種々データに対し、更新、訂正、或は消
去等の処理を施すが如きデータ処理システムにお
いては、センタ装置、表示装置、制御装置を備え
センタ装置から表示装置の複数画面に渡るデータ
を制御装置に転送し、制御装置はデータを全て受
信した時点で、表示装置に対し、これら受信され
たデータを受渡し、表示出力するように構成され
ている。
Conventionally, data processing systems that perform processing such as updating, correcting, or erasing various data have been equipped with a center device, a display device, and a control device, and the data across multiple screens of the display device is controlled from the center device. The control device is configured to transmit the received data to the display device and display the data when the control device receives all the data.

しかしながら、こうした従来の方式であると制
御装置に全てのデータが受信されなければ、表示
出力はなされず、センタ装置がデータを発した時
点から表示画面に表示出力する迄の時間が長いと
いう欠点を有している。
However, with these conventional methods, display output is not performed unless all data is received by the control device, and the disadvantage is that it takes a long time from the time the center device issues the data until it is displayed on the display screen. have.

従つて、本発明の目的はこうした従来の欠点を
取除くべく即座に出力が可能な表示出力制御方式
を提供する事にある。
Therefore, an object of the present invention is to provide a display output control system that can immediately output an output in order to eliminate these conventional drawbacks.

上記目的を達成するために本発明では、複数画
面に渡るデータについては、先頭画面のデータを
受信したら即座に表示装置に供給して先頭画面の
データを表示出力させ、後続するデータについて
は画面の順序が区別でき、どこに格納されている
のかが判るような論理的な結合(以下キユーイン
グ)を行うようにしておくものである。
In order to achieve the above object, in the present invention, data covering multiple screens is immediately supplied to a display device when the data for the first screen is received, and the data for the first screen is displayed and output, and for subsequent data, the data for the first screen is displayed. Logical combinations (hereinafter referred to as queuing) are performed so that the order can be distinguished and where the data is stored can be determined.

以下本発明を実施例を基に詳述する。 The present invention will be explained in detail below based on examples.

図面は本発明の実施例のブロツク図を示す。 The drawing shows a block diagram of an embodiment of the invention.

図中、CPUはセンタ装置(以下ホストと称す)
であり、表示出力すべきデータを発生するデータ
発生手段、Dは表示部(以下デイスプレイと称
す)、Kはキーボード、TCはターミナルコントロ
ーラであつて、表示制御部DC及びホストCPUと
の間の中継制御を司るもの、OSは処理制御部で
あつて、表示部Dに1画面分の単位の画面データ
(以後ページデータと称する)を供給する機能を
含むもの、LAPはラインコントローラであつて、
ポストCPUとの間でデータ授受を行うもの、
QCTはキユーコントローラであり、キユーイン
グ制御を行うもの、MEMはメモリであつて、各
ページデータP1〜Piを格納するもの、PQTはペ
ージングキユーターミナルであり、受信されたデ
ータの先頭のページデータの格納アドレスH、最
終ページデータのアドレスT、現在処理中のアド
レスCを格納するものである。
In the diagram, the CPU is the center device (hereinafter referred to as host)
D is a display unit (hereinafter referred to as a display), K is a keyboard, and TC is a terminal controller, which is a relay between the display control unit DC and the host CPU. The OS that controls the control is a processing control unit that includes the function of supplying screen data for one screen (hereinafter referred to as page data) to the display unit D, and the LAP is a line controller.
Something that exchanges data with the post CPU,
QCT is a queue controller that performs queuing control, MEM is a memory that stores each page data P 1 to Pi, and PQT is a paging queue terminal that performs queuing control. It stores the data storage address H, the address T of the final page data, and the address C currently being processed.

動作を説明する。 Explain the operation.

ポストCPUが複数画面に渡るページデータを
順次ラインコントローラLAPに転送する。ライ
ンコントローラLAPはデータが受信されると、
受信される毎に順次パツケージコントローラ
PACにデータを受渡す。
The post CPU sequentially transfers page data spanning multiple screens to the line controller LAP. Once the data is received, the line controller LAP
Package controller sequentially each time received
Pass data to PAC.

パツケージコントローラPACは、受渡された
データを一画面分だけ転送する。また受信と同時
に、キユーイングコントローラQCTにこの受信
データを供給する。キユーイングコントローラ
QCTは、メモリMEMに受信データの格納エリア
を確保し、キユーイングターミナルPQTの先頭
ページデータPの格納アドレスH(以下ヘツドと
称す)、最終ページデータの格納アドレスT(以下
テイルと称す)及び現在処理中のページデータ格
納アドレスC(以下カレントと称する)をセツト
する。即ち、この時にはヘツドH、テイルT及び
カレントCは、同一のページデータのアドレスを
指す。パツケージコントローラPACは、一旦ペ
ージデータを処理制御部OSに出力した以後にラ
インコントローラLAPから受渡されるページデ
ータを、キユーイングコントローラQCTに供給
する。
The package controller PAC transfers the received data for only one screen. Simultaneously with reception, this received data is supplied to the queuing controller QCT. cueing controller
The QCT secures a storage area for the received data in the memory MEM, and stores the storage address H for the first page data P of the queuing terminal PQT (hereinafter referred to as the head), the storage address T for the last page data (hereinafter referred to as the tail), and the current The page data storage address C (hereinafter referred to as current) being processed is set. That is, at this time, head H, tail T and current C point to the same page data address. The package controller PAC once outputs the page data to the processing control unit OS and then supplies the page data received from the line controller LAP to the queuing controller QCT.

キユーイングコントローラQCTは以後ページ
データが受渡されると、テイルTの示すアドレス
に格納されたページデータP1ラベルLに記録さ
れるデータを、次のページデータが格納されるア
ドレスに更新するとともに、キユーイングターミ
ナルPQTのテイル部Tを、当該次のページデー
タP2が格納されるアドレスに変更する。これに
より、ページデータP1とP2とが論理結合される。
以下同様にして次々とラインコントローラLAP
〜パツケージコントローラPACを介し、論理結
合された状態で、メモリMEM内に各ページデー
タP3,P4……Piが格納されてゆく。
When the queuing controller QCT receives page data from now on, it updates the data recorded in the page data P 1 label L stored at the address indicated by the tail T to the address where the next page data is stored, and The tail part T of the queuing terminal PQT is changed to the address where the next page data P2 is stored. Thereby, page data P 1 and P 2 are logically combined.
In the same way, line controller LAP is installed one after another in the same manner.
~ Each page data P 3 , P 4 . . . Pi is stored in the memory MEM in a logically connected state through the package controller PAC.

一方、処理制御部OSは前述の如くして受渡さ
れたページデータを表示部Dに供給し、表示出力
する。この表示を見てオペレータはキーボードK
を操作し、データ入力する。
On the other hand, the processing control unit OS supplies the page data transferred as described above to the display unit D, and outputs the page data for display. The operator sees this display and uses the keyboard K.
operate and input data.

また、次のページデータを必要とする際にはオ
ペレータはこの旨データをキーボードKより入力
する。処理制御部OSはこのデータをパツケージ
コントローラに受渡す。パツケージコントローラ
PACは次ページデータの要求である事を判別し、
キユーイングコントローラQCTに次のデータを
アクセスする旨通知する。
Further, when the next page data is required, the operator inputs data to that effect from the keyboard K. The processing control unit OS passes this data to the package controller. package controller
PAC determines that the request is for next page data,
Notify the queuing controller QCT that the following data will be accessed.

キユーイングコントローラQCTは、この指示
に基きキユーイングターミナルのカレント部Cを
読出し、現在表示出力中のページデータP1の格
納アドレスを検出し、当該アドレスをアクセス
し、ページデータP1の前記ラベルLを読出す。
ラベルLには前述の如く、次のページデータP2
のアドレスが書込まれているから、このページデ
ータP2のアドレスをキユーイングコントローラ
QCTは取出し、パツケージコントローラPACに
受渡す。パツケージコントローラPACは受渡さ
れたページアドレスで、メモリMEMをアクセス
し、当該ページデータP2を読出し、処理制御部
OSに供給する。処理制御部OSは受渡されたデー
タについて表示部Dにこのデータを供給し、表示
出力する。
Based on this instruction, the cueing controller QCT reads the current part C of the cueing terminal, detects the storage address of the page data P 1 currently being displayed, accesses the address, and stores the label L of the page data P 1 . Read out.
As mentioned above, label L contains the next page data P 2
Since the address of page data P2 has been written, the queuing controller
The QCT is taken out and delivered to the package controller PAC. The package controller PAC accesses the memory MEM using the passed page address, reads the page data P2 , and
Supply to OS. The processing control unit OS supplies the received data to the display unit D and outputs the data for display.

以下同様にして次のページデータのキーボード
からの要求に応じ、キユーイングされているペー
ジデータを読出し、表示出力するようにされる。
Similarly, in response to a request from the keyboard for the next page data, the queued page data is read out and displayed.

以上説明した様に本発明によれば、パツケージ
コントローラPAC即ち、表示データを所定量供
給する手段が、ホストCPU即ち、表示データ出
力手段から供給される複数ページの各ページデー
タを受信した時、先ず、表示出力する処理制御部
OSにページデータを供給し、以後受渡されるペ
ージデータについては、先頭ページデータにキユ
ーイングするようにしたから、表示出力タイミン
グを従来のパツケージコントローラに全てのペー
ジデータが受渡された時、表示出力するものに比
し早くできる効果を奏し得る。
As explained above, according to the present invention, when the package controller PAC, that is, the means for supplying a predetermined amount of display data, receives each page data of a plurality of pages supplied from the host CPU, that is, the display data output means, first, , processing control unit for display output
Page data is supplied to the OS, and the page data to be passed from now on is queued to the first page data, so the display output timing is changed to the time when all page data has been passed to the conventional package controller. It can produce effects faster than other products.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の一実施例のブロツク図である。 図中、CPCはセンタ装置、TCはターミナルコ
ントローラ、Dは表示部、OSは処理制御部、
PQTはキユーイングターミナル、MEMはメモ
リ、P1,P2……はページデータ、PACはパツケ
ージコントローラである。
The drawing is a block diagram of one embodiment of the invention. In the figure, CPC is the center device, TC is the terminal controller, D is the display section, OS is the processing control section,
PQT is a queuing terminal, MEM is a memory, P 1 , P 2 ... are page data, and PAC is a package controller.

Claims (1)

【特許請求の範囲】[Claims] 1 所定量のデータを単位の画面上に表示出力可
能な表示装置と、該表示装置に対し、複数の画面
のデータを出力する表示データ出力手段とを備
え、該表示装置に該出力データを順次表示する表
示出力制御方式において、表示データが出力され
た際、該表示データを該所定量表示装置に供給す
る手段と、該所定量の表示データに続く表示デー
タを所定量毎に格納するメモリと、該所定量毎に
格納された各表示データを、出力順序に応じて連
結するためキユーイング処理を行うキユーイング
制御手段とを備え、所定量の表示データが出力さ
れた時点で該表示データを表示することを特徴と
する表示出力制御方式。
1.Equipped with a display device capable of displaying and outputting a predetermined amount of data on a unit screen, and display data output means for outputting data of a plurality of screens to the display device, and sequentially transmitting the output data to the display device. A display output control method for displaying includes means for supplying a predetermined amount of display data to the display device when the display data is output, and a memory for storing display data following the predetermined amount of display data for each predetermined amount. , a queuing control means for performing a queuing process to concatenate each display data stored in the predetermined amount in accordance with the output order, and displays the display data when the predetermined amount of display data is output. A display output control method characterized by:
JP10399081A 1981-07-03 1981-07-03 Controlling system for display output Granted JPS585835A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10399081A JPS585835A (en) 1981-07-03 1981-07-03 Controlling system for display output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10399081A JPS585835A (en) 1981-07-03 1981-07-03 Controlling system for display output

Publications (2)

Publication Number Publication Date
JPS585835A JPS585835A (en) 1983-01-13
JPS6350728B2 true JPS6350728B2 (en) 1988-10-11

Family

ID=14368734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10399081A Granted JPS585835A (en) 1981-07-03 1981-07-03 Controlling system for display output

Country Status (1)

Country Link
JP (1) JPS585835A (en)

Also Published As

Publication number Publication date
JPS585835A (en) 1983-01-13

Similar Documents

Publication Publication Date Title
US4910704A (en) Terminal controller with buffer memories storing edited screen data and control method therefor
TW319853B (en) A method and apparatus for executing commands in a graphics controller chip
JPS6350728B2 (en)
JP3756215B2 (en) Interface controller and method
JP2665836B2 (en) Liquid crystal display controller
JPS6049951B2 (en) Simultaneous instruction signal sending circuit
US5239626A (en) Display and drawing control system
JPS59178487A (en) Display unit
JPH06250965A (en) I / O controller
JPH01116682A (en) Monitor display device
JPH04107595A (en) Display system
JP2830239B2 (en) Input display control device
JPS6115450B2 (en)
JPH02196326A (en) Character display device using bit map display
JPH0399317A (en) Image processor
JPH0423290B2 (en)
JPH0215355A (en) Computer display system
JPS61193255A (en) Operation method for high speed central processing unit
JPH04324497A (en) Multi-window system
JPS6213690B2 (en)
JPH03223974A (en) Picture data processor
JPS60129786A (en) Image memory
JPH06131292A (en) Data transfer method
JPH06102857A (en) Frame buffer access device
JPS6116086A (en) Memory control system