Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6350852B2 - - Google Patents
[go: Go Back, main page]

JPS6350852B2 - - Google Patents

Info

Publication number
JPS6350852B2
JPS6350852B2 JP58180465A JP18046583A JPS6350852B2 JP S6350852 B2 JPS6350852 B2 JP S6350852B2 JP 58180465 A JP58180465 A JP 58180465A JP 18046583 A JP18046583 A JP 18046583A JP S6350852 B2 JPS6350852 B2 JP S6350852B2
Authority
JP
Japan
Prior art keywords
pattern
mask
resist
exposure
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58180465A
Other languages
English (en)
Other versions
JPS6074525A (ja
Inventor
Hiroyuki Tanaka
Takashi Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58180465A priority Critical patent/JPS6074525A/ja
Publication of JPS6074525A publication Critical patent/JPS6074525A/ja
Publication of JPS6350852B2 publication Critical patent/JPS6350852B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は半導体装置の製造方法に関し、更に詳
しくは現像レジストパターンの適正度を極めて容
易に判別し、正確に転写されたパターンを得るよ
うにした半導体装置の製造方法に関する。
(2) 技術の背景 半導体装置の製造におけるホトエツチング工程
においては、ワーキングマスクを、ウエーハに塗
布したホトレジストに転写する。この転写はホト
マスクの位置合わせ、密着又は投影による紫外線
露光および現像からなる。この露光・現像におい
て得られたレジスト画像がワーキングマスクのパ
ターンを正確に反映しているかどうかが問題とな
る。
(3) 従来技術と問題点 ホトエツチング工程において露光時間が適正で
あるか否かをチエツツクすることは、ホトレジス
トにワーキングマスクが正確に転写されている否
かという点より極めて重要なことである。すなわ
ち、ホトレジストの膜厚や現像条件などを一定に
しても露光時間が適正時間よりも短い場合は光の
回折等の現象より所望レジスト画像よりも大きく
なり、一方露光時間が適正時間よりも長い場合所
望レジスト画像よりも小さくなる。従つて、露光
時間が適正でない場合、レジストを剥離し再度位
置合わせ、露光および現像を行なわなければなら
ず、このため多大の時間的ロスが生じることとな
る。
従来、露光時間が適正であるか否かを判別する
ためにはホストマスク内のチツプ形成パターン間
のライン上にL字形の測長パターンを設け、この
パターンが転写された現像レジストパターンを測
長器および顕微鏡を用い実際測長を行つていた。
このような測定を伴なう顕微鏡検査は相当の時間
を強要するものである。従つて、このような検査
に伴う時間を短縮しより簡便な方法で、得られた
レジストパターンの適正露光度を判定しより精度
の高いICパターンを得る方法が望まれていた。
(4) 発明の目的 本発明は、現像レジストパターンの露光適正度
を簡便かつ瞬時に判定しプロセスの効率化を高め
うる半導体装置の製造方法を提供することをその
目的とする。
(5) 発明の構成 かかる目的達成のため、本発明は少なくとも3
個のパターンから構成される下記の寸法チエツク
用パターンを有するマスクを使用してレジストに
対し露光を行ない、露光後レジストを現像し寸法
チエツク用レジストパターンを得、このレジスト
パターンを顕微鏡を用いて観察し露光の適正度を
判断する工程を有することを特徴とするものであ
り、前記寸法チエツク用パターンは(1)マスクの一
側からマスクの他側に向つて延びる第一パター
ン、(2)該マスクの前記一側から前記他側に向つて
第一パターンと平行に延びる第二パターン、およ
び(3)該マスクの前記他側から前記第一パターンと
第二パターンとの間の間隙内に向つて前記第一パ
ターン及び第二パターンと平行に延びる第三パタ
ーンとからなり、前記第一パターンの他側の先端
辺部が第二パターンの他側の先端辺部よりも一定
距離αだけマスクの前記他側に近接した位置にあ
り、前記第三パターンの先端辺部が前記第一パタ
ーンの他側の先端辺部からα/2+2β(βは露光シ フトである。)だけマスクの一側にあることを特
徴とする。なお露光シフトとは、ホトレジスト上
に理想的に投影されたマスクパターンと所定のプ
ロセスをへて実際に形成されるレジストパターン
とのずれを示し、本明細書ではレジストパターン
が縮少する方向へのずれを正の露光シフトとして
いる。この露光シフトβはホトレジストの感光特
性、膜厚、露光光学系の分解能、露光時間、現像
条件等のプロセス条件に依存するもので、一定の
プロセス条件では、定つた値となるものである。
すなわち、本発明はホトマスクの製品となるべ
き領域外の個所、例えばホトマスクの片隔に前述
の3個のパターンから構成される寸法チエツクパ
ターンを形成し、このパターンをホトレジストに
転写して3個のパターンから成るレジストパター
ンを形成し、この3個のレジストパターンの相対
的位置関係によつて、レジスト線幅が許容範囲内
に入つているか否かをチエツクせんとするもので
ある。つまり、露光の進行に従つて得られるレジ
ストパターンはポジ型レジストを用いた場合は、
レジストパターンのエツジ全体がレジスト側に縮
少するように、又ネガ型レジストの場合はこれと
逆に拡大するようになるのであるが、本発明の寸
法チエツクパターンにおいては、その第一パター
ンと第二パターンのエツジは同一方向に縮少又は
拡大するので、第一パターンと第二パターンとの
ピツチαは露光・現像などのプロロセスの条件に
かかわらず常に一定となる。又、レジストパター
ンの第三パターンの一側のエツジは先の第一およ
び第二パターンの他側のエツジとは互いに逆方向
に縮小又は拡大し所定のプロセス条件での露光シ
フトをβとすると、投影されたマスクパターンの
ピツチより2βだけレジストパターンのピツチが
変化するのであるが、本発明では所定のプロセス
条件で適正露光となつたときにレジストパターン
の第一および第二パターンの他側のエツジの中間
の位置に第三パターンの一側のエツジがくるよう
にあらかじめマスクパターンにおいて第三パター
ンを第一および第二パターンに対して2β分相対
的にずらしておくようにしたものである。
以下、本発明の一実施例を図面に基づいて説明
する。
(6) 発明の実施例 ホトマスク1の必要パターン領域外、例えばホ
トマスクの片隔に矩形の第一パターン2、矩形の
第二パターン3、および矩形の第三パターン4か
ら構成される寸法制御チエツクパターン(以下、
チエツクパターンという)Aを形成する。このチ
エツクパターンAは、例えば電子ビーム描画法に
よりレチクル作製時において同時に作成すること
ができる。
寸法チエツクパターンを構成する第一パターン
2と第二パターン3は双方ともマスクの一側から
マスクの他側に向つて平行に延びており、該第一
パターン2の他側の先端辺部2aは第二パターン
3の他側の端辺部3aよりも一定距離αだけマス
クの他側に近接して位置している。この一定距離
αの上限値はIC設計上必然的に定められる値で
あり、その下限値は顕微鏡により第一パターン2
の先端辺部2aと第二パターン3の先端辺部3a
の差が可視できる値である。従つて、この上限値
と下限値に間にある範囲が許容範囲となる。上記
一定距離α、換言すれば許容範囲αは露光時間に
依存せず一定である。
第一パターン2と第二パターン3との間には、
マスクの前記他側から一方側に第一パターン及び
第二パターンと平行に(又はほぼ平行に)延びる
第三パターン4が更に前記マスクAに設けられて
いる。更に第三パターン4の一側の先端辺部4a
は第一パターン2の他側の先端辺部2aの位置よ
りα/2+2β(βは露光シフトである。)の位置だけ マスクの一側にある。なお第2図においては、
2βがα/2に比べて小なる場合のマスクパターンを 図示してるが、2βがα/2より大なる場合は第三パ ターンの先端辺部4aは第二パターンの先端辺部
3aよりも一側即ち図の左側へくるようになる。
このような位置関係を有するマスクA(又はレ
チクル)を用いてホトレジストに対露光時間を3
通り変化させ紫外線露光を行い、次いで現像を行
い現像レジストパターン(第3〜5図)を得る。
すなわち、第一パターン2に対応して第一レジス
トパターン5,5′,5″、第二パターン3に対応
して第二レジストパターン6,6′,6″、および
第三パターンに対応して第三レジストパターン
7,7′,7″を得る。
今、露光時間が適正露光時間よりも短かい場
合、すなわち露光不足である場合第三レジストパ
ターン7の先端辺部7aは許容範囲αから外れ第
二レジストパターン6側に位置する(第3図)。
これは露光時間が短かく得られるレジストパター
ン5,6,7の縮少値が予じめ定められた縮少値
βよりも少さいことに起因する。
露光時間が適正な露光時間内にある場合、第三
レジストパターン7′の先端辺部7′aは許容範囲
α内に存在する。つまり必要な露光シフトが許容
範囲内に入つていることを示している。
露光時間が適正露光時間よりも過剰である場
合、第三レジストパターン7″の先端辺部7″aは
許容範囲α外にあり第一レジストパターン5″お
よび第二レジストパターン6″より隔つた位置に
ある。
本発明では、所定のプロセス条件におけるマス
クパターンとレジストパターンのずれ、即ち露光
シフトを補正するようにあらかじめ、チエツクパ
ターンがマスク上に形成されているので露光条件
の適否の判定にあたつては、露光シフトの多少に
かかわらずレジストパターンが第4図のごとくな
つているか否かだけを見ればよい。
(7) 発明の効果 本発明は以上の説明から明らかなようにマスク
内にわずかに三個のパターンからなる寸法チエツ
ク用パターンを形成し、該マスクを用いて露光・
現像を行なうように構成したものであるから、顕
微鏡観察だけで必要な露光シフトが入つているか
どうか、つまり露光時間が適正であつたが否かを
瞬時に判断し得る効果を奏する。従つて、ICプ
ロセスにおいて全体の作業時間の短縮化・能率化
を図ることが可能となる。又、本発明では、寸法
チエツクパターンの占める面積を少くできるの
で、半導体基板を効率的に利用することができ
る。
【図面の簡単な説明】
第1図は本発明の一実施例を示す平面図、第2
図は第1図の部分拡大図、第3図は露光不足の場
合のレジストパターンを示す平面図、第4図は適
正露光の場合のレジストパターンを示す平面図、
および第5図は露光過剰の場合のレジストパター
ンを示す平面図である。 1……マスク、2,3,4……パターン、A…
…寸法チエツク用パターン。

Claims (1)

  1. 【特許請求の範囲】 1 次の三個のパターン: (1) マスクの一側からマスクの他側に向つて延
    びる第一パターン、(2) 該マスクの前記一側から
    前記他側に向つて第一パターンと平行に延びる第
    二パターン、および(3) 該マスクの前記他側から
    前記第一パターンと第二パターンとの間の間〓内
    に向つて前記第一パターン及び第二パターンと平
    行に延びる第三パターンとからなり、前記第1パ
    ターンの他側の先端辺部が第二パターンの他側の
    先端辺部よりも一定距離αだけマスクの前記他側
    に近接した位置にあり、前記第三パターンの一側
    の先端辺部が前記第一パターン他側の先端辺部か
    らα/2+2β(βは露光シフトである)の位置だけ マスクの一側にある、 からなる、寸法チエツク用パターンを有するマス
    クを使用してレジストに対し露光を行ない、露光
    後レジストを現像し寸法チエツク用レジストパタ
    ーンを得、このレジストパターンを顕微鏡により
    観察しその第三パターンの一側の先端辺部がその
    第一パターンの他側の先端辺部とその第二パター
    ンの他側の先端辺部との間に位置するか否かによ
    つて露光の適正度を判断する工程を有することを
    特徴とする、半導体装置の製造方法。
JP58180465A 1983-09-30 1983-09-30 半導体装置の製造方法 Granted JPS6074525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58180465A JPS6074525A (ja) 1983-09-30 1983-09-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58180465A JPS6074525A (ja) 1983-09-30 1983-09-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6074525A JPS6074525A (ja) 1985-04-26
JPS6350852B2 true JPS6350852B2 (ja) 1988-10-12

Family

ID=16083693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58180465A Granted JPS6074525A (ja) 1983-09-30 1983-09-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6074525A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60145637A (ja) * 1984-01-09 1985-08-01 Mitsubishi Electric Corp 半導体装置のパタ−ン寸法測定方法
JPS63281439A (ja) * 1987-05-13 1988-11-17 Fujitsu Ltd 焼き付けずれチェック方法
JPH08162513A (ja) * 1991-11-08 1996-06-21 Nec Corp 素子寸法チェックパターン
US6507944B1 (en) * 1999-07-30 2003-01-14 Fujitsu Limited Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium
JP4972278B2 (ja) * 2004-11-29 2012-07-11 富士通セミコンダクター株式会社 レチクル及び半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6013533B2 (ja) * 1977-08-03 1985-04-08 パイオニア株式会社 信号圧縮伸長装置

Also Published As

Publication number Publication date
JPS6074525A (ja) 1985-04-26

Similar Documents

Publication Publication Date Title
US5128283A (en) Method of forming mask alignment marks
JP3052064B2 (ja) オーバレーマーク
US5936738A (en) Focus monitor for alternating phase shifted masks
US4500615A (en) Wafer exposure method and apparatus
CN111948901B (zh) 掩膜版及其制备方法
US5439767A (en) Phase shift mask and its inspection method
US6777145B2 (en) In-line focus monitor structure and method using top-down SEM
US7099011B2 (en) Method and apparatus for self-referenced projection lens distortion mapping
US7030506B2 (en) Mask and method for using the mask in lithographic processing
US6344896B1 (en) Method and apparatus for measuring positional shift/distortion by aberration
KR20030043587A (ko) 수차 계측용 포토 마스크, 수차 계측 방법, 수차 계측용장치 및 이 장치의 제조 방법
KR100551149B1 (ko) 레지스트 감도의 평가 방법 및 레지스트의 제조 방법
US6741334B2 (en) Exposure method, exposure system and recording medium
US4547446A (en) Motion measurement and alignment method and apparatus
KR20000071810A (ko) 수차에 기인한 위치상의 이동과 위치 어긋남의 측정 장치및 방법
JPS6350852B2 (ja)
JP4157518B2 (ja) 基板を準備する方法、測定方法、デバイス製造方法、リソグラフィ装置、コンピュータ・プログラム、及び基板
US5237393A (en) Reticle for a reduced projection exposure apparatus
US5723238A (en) Inspection of lens error associated with lens heating in a photolithographic system
CN116931389B (zh) 线宽测量方法
JPS63216052A (ja) 露光方法
US5928820A (en) Method for measuring pattern line width during manufacture of a semiconductor device
US8198105B2 (en) Monitor for variation of critical dimensions (CDs) of reticles
US6913858B2 (en) Photomask for measuring lens aberration, method of manufacturing the same, and method of measuring lens aberration
US20020008860A1 (en) Reticle system for measurement of effective coherence factors