Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6352482B2 - - Google Patents
[go: Go Back, main page]

JPS6352482B2 - - Google Patents

Info

Publication number
JPS6352482B2
JPS6352482B2 JP53011730A JP1173078A JPS6352482B2 JP S6352482 B2 JPS6352482 B2 JP S6352482B2 JP 53011730 A JP53011730 A JP 53011730A JP 1173078 A JP1173078 A JP 1173078A JP S6352482 B2 JPS6352482 B2 JP S6352482B2
Authority
JP
Japan
Prior art keywords
terminal
circuit
output
feedback
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53011730A
Other languages
Japanese (ja)
Other versions
JPS54104761A (en
Inventor
Ryuichi Kioka
Masanobu Shinoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1173078A priority Critical patent/JPS54104761A/en
Publication of JPS54104761A publication Critical patent/JPS54104761A/en
Publication of JPS6352482B2 publication Critical patent/JPS6352482B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は音響増幅器の短絡による破壊を防止す
る回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit for preventing damage to an acoustic amplifier due to a short circuit.

従来の差動入力型音響増幅器(以下、音響増幅
器という)において、出力端を電源端と短絡(以
下、天絡という)又は接地端と短絡(以下、地絡
という)した場合に終段トランジスタに過電流が
流れ、破壊に到ることが知られている。このよう
な音響増幅器として第1図の如きものが知られて
いる。
In a conventional differential input type acoustic amplifier (hereinafter referred to as an acoustic amplifier), if the output end is shorted to the power supply end (hereinafter referred to as a ground fault) or shorted to the ground end (hereinafter referred to as a ground fault), the final stage transistor It is known that overcurrent can flow and lead to destruction. As such an acoustic amplifier, the one shown in FIG. 1 is known.

すなわち、音響増幅器12の非反転入力端1の
バイアスは抵抗5,6のブリーダ回路より抵抗7
を介して与えられ、コンデンサ10は電源リツプ
ル防止用コンデンサーである。非反転入力端1か
ら入力された音響信号は、音響増巾器12によつ
て抵抗8,9及びコンデンサ11により決定され
る利得倍に増幅され、出力端2より出力される。
電源端3には電源が接続され、接地端4は接地電
位に接続される。
That is, the bias of the non-inverting input terminal 1 of the acoustic amplifier 12 is applied to the resistor 7 from the bleeder circuit of the resistors 5 and 6.
The capacitor 10 is a power supply ripple prevention capacitor. The acoustic signal inputted from the non-inverting input terminal 1 is amplified by the acoustic amplifier 12 to a gain determined by the resistors 8 and 9 and the capacitor 11, and is output from the output terminal 2.
A power source is connected to the power source terminal 3, and a ground terminal 4 is connected to a ground potential.

上記の回路構成の音響増幅器は出力端2を天絡
又は地絡した場合、終段トランジスタに過大電流
が流れ、終段トランジスタの電力損失が増大し、
終段トランジスタあるいはその周辺回路を破壊す
る欠点があつた。
In the acoustic amplifier with the above circuit configuration, if the output end 2 is shorted to supply or ground, an excessive current will flow to the final stage transistor, and the power loss of the final stage transistor will increase.
It had the disadvantage of destroying the final stage transistor or its peripheral circuits.

本発明は、ブリーダ回路の中点と帰還コンデン
サの電位を比較することで、出力端を天絡又は地
絡した場合の出力トランジスタの破壊を防止する
保護装置を有する音響増幅器に関する。
The present invention relates to an acoustic amplifier having a protection device that prevents an output transistor from being destroyed in the event that an output terminal is shorted to power or ground by comparing the potential of a midpoint of a bleeder circuit and a feedback capacitor.

次に、本発明を第2図を用いて説明する。尚、
第1図と同一部分は同一番号で示してある。
Next, the present invention will be explained using FIG. 2. still,
The same parts as in FIG. 1 are designated by the same numbers.

音響増幅器12の非反転入力端1のバイアスは
抵抗5,6によるブリーダ回路の中点より抵抗7
を介して与えられ、非反転入力端1より入力され
た音響信号は音響増幅器12により抵抗8,9、
コンデンサ11により決定される利得倍に増幅さ
れる。抵抗5,6によるブリーダ回路の中点と、
帰還用コンデンサ11と抵抗8の接続点を入力と
するコンパレータ13,15の出力はそれぞれス
イツチング回路14,16に接続され、出力端2
の天絡、地絡時に終段トランジスタのベースバイ
アスをカツトオフする。急速充電回路17は、音
響増幅器12の電源投入時に回路を起動させるた
め、コンデンサ11を充電する。電源端3には電
源が接続され、接地端4は接地電位に接続され
る。
The non-inverting input terminal 1 of the acoustic amplifier 12 is biased from the midpoint of the bleeder circuit formed by the resistors 5 and 6 to the resistor 7.
The acoustic signal input from the non-inverting input terminal 1 is passed through the acoustic amplifier 12 to the resistors 8, 9,
The signal is amplified by a gain determined by the capacitor 11. The midpoint of the bleeder circuit made up of resistors 5 and 6,
The outputs of comparators 13 and 15 whose input is the connection point between the feedback capacitor 11 and the resistor 8 are connected to switching circuits 14 and 16, respectively, and the output terminal 2
Cuts off the base bias of the final stage transistor in the event of a power supply or ground fault. The quick charging circuit 17 charges the capacitor 11 in order to start the circuit when the acoustic amplifier 12 is powered on. A power source is connected to the power source terminal 3, and a ground terminal 4 is connected to a ground potential.

上記の回路構成の音響増幅器の出力端2を天絡
又は地絡した場合、帰還コンデンサ11の直流電
位が本来の電源電圧の1/2から大幅にずれるため、
この電位のずれを利用し、ブリーダ回路の中点電
圧を基準電圧とし、帰還コンデンサ11の直流電
位と前記基準電位をコンパレータ13,15を用
いて比較し、コンパレータ13,15の出力でス
イツチング回路14,16を駆動し、音響増幅器
12の終段トランジスタをカツトオフする。
If the output terminal 2 of the acoustic amplifier with the above circuit configuration is shorted to power or ground, the DC potential of the feedback capacitor 11 will deviate significantly from 1/2 of the original power supply voltage.
Using this difference in potential, the midpoint voltage of the bleeder circuit is used as a reference voltage, the DC potential of the feedback capacitor 11 and the reference potential are compared using comparators 13 and 15, and the outputs of the comparators 13 and 15 are used to control the switching circuit 14. , 16 and cut off the final stage transistor of the acoustic amplifier 12.

音響増幅器12の電源投入時には帰還コンデン
サ11の直流電位は0Vとなつているため、終段
トランジスタはカツトオフしており、回路が起動
しないため、急速充電回路17を用いて起動時に
帰還コンデンサ11を充電する。急速充電回路1
7は抵抗5および6の接続点、すなわちコンデン
サ10の一端、に接続された制御端を有し、電源
投入時にコンデンサ10の電荷が零であることに
よつて動作状態となり抵抗8を介してコンデンサ
11を急速に充電する。コンデンサ10は抵抗5
を介して充電され、所定の充電レベルに達すると
充電回路17は非活性状態となりコンデンサ11
への充電を停止する。
When the acoustic amplifier 12 is powered on, the DC potential of the feedback capacitor 11 is 0V, so the final stage transistor is cut off and the circuit does not start. Therefore, the quick charging circuit 17 is used to charge the feedback capacitor 11 at startup. do. Quick charging circuit 1
7 has a control terminal connected to the connection point of resistors 5 and 6, that is, one end of the capacitor 10, and when the power is turned on, when the charge of the capacitor 10 is zero, it becomes operational and the capacitor is connected through the resistor 8. Charge 11 quickly. Capacitor 10 is resistor 5
When the charging circuit 17 reaches a predetermined charge level, the charging circuit 17 becomes inactive and the capacitor 11
Stop charging.

次に、第3図を用いて本発明の具体的実施例を
述べる。トランジスタ19,20により構成され
る初段差動増幅器のトランジスタ19のベースバ
イアスは、抵抗5,6のブリーダ回路の中点より
抵抗7を介して与えられ、コンデンサ10は電源
リツプル防止用である。抵抗18は初段差動増幅
器の負荷抵抗である。トランジスタ19のベース
に接続された非反転入力端1より入力された音響
信号は、トランジスタ19,20の初段差動増幅
器で増幅され、ドライバトランジスタ28を介し
てシングルエンデツドプツシユプル型式に接続さ
れた二つの出力段トランジスタ36,35および
37,39へ与えられる。ダイオード29,3
0,31は出力段トランジスタのバイアス用であ
る。抵抗22,23,25,33ダイオード2
6,27、トランジスタ24,32は初段差動増
幅器の電流決定及びドライバトランジスタ28の
負荷用の定電流回路である。トランジスタ38の
エミツタとトランジスタ39のコレクタの接続点
は出力端2に接続され、かかる出力端より抵抗9
を介してトランジスタ20のベースへ接続され、
抵抗9,8、コンデンサ11で帰還回路を構成し
ている。抵抗40は起動時にコンデンサ11を充
電する。前述ブリーダ回路の中点と帰還コンデン
サ11の非接地側を入力とするトランジスタ4
1,42、抵抗43,44よりなる第1のコンパ
レータの出力はスイツチングトランジスタ34の
ベースに接続され、出力端2の天絡時にスイツチ
ングトランジスタ34がオンして、そのためトラ
ンジスタ37,39がオフし、トランジスタ3
7,39の破壊を防止する。
Next, a specific embodiment of the present invention will be described using FIG. The base bias of the transistor 19 of the first stage differential amplifier constituted by the transistors 19 and 20 is applied from the midpoint of the bleeder circuit of the resistors 5 and 6 via the resistor 7, and the capacitor 10 is for preventing power supply ripple. Resistor 18 is a load resistance of the first stage differential amplifier. The acoustic signal inputted from the non-inverting input terminal 1 connected to the base of the transistor 19 is amplified by the first stage differential amplifier of transistors 19 and 20, and is connected in a single-ended push-pull format via the driver transistor 28. and two output stage transistors 36, 35 and 37, 39. Diode 29,3
0 and 31 are for bias of the output stage transistor. Resistor 22, 23, 25, 33 Diode 2
6, 27 and transistors 24, 32 are constant current circuits for determining the current of the first stage differential amplifier and for loading the driver transistor 28. The connection point between the emitter of the transistor 38 and the collector of the transistor 39 is connected to the output terminal 2, and a resistor 9 is connected to the output terminal from the output terminal.
connected to the base of the transistor 20 via
Resistors 9 and 8 and a capacitor 11 constitute a feedback circuit. Resistor 40 charges capacitor 11 during startup. A transistor 4 whose inputs are the midpoint of the bleeder circuit and the non-grounded side of the feedback capacitor 11.
1, 42 and resistors 43, 44 is connected to the base of the switching transistor 34, and when the output terminal 2 is shorted to power, the switching transistor 34 is turned on, and therefore the transistors 37 and 39 are turned off. and transistor 3
7,39 to prevent destruction.

同様にトランジスタ45,46、抵抗47,4
8よりなる第2のコンパレータの出力はスイツチ
ングトランジスタ35のベースに接続され、出力
端2の地絡時にスイツチングトランジスタ35が
オンして、そのためトランジスタ36,38がオ
フし、トランジスタ36,38の破壊を防止す
る。トランジスタ21は、音響増幅器の電源投入
時にオンし、コンデンサ11を急速充電する。す
なわち、トランジスタ21のベースは制御端とし
てコンデンサ10の一端に接続されているので電
源投入時に零電位であり、一方エミツタには抵抗
22,23の接続点電位が与えられ、この結果、
トランジスタ21は電源投入に応答して導通しコ
ンデンサ11を抵抗8を介して充電する。コンデ
ンサ10は抵抗5で充電されてトランジスタ21
のベース・エミツタ間を逆バイアスするので、定
常動作時はトランジスタ21はカツトオフとな
る。
Similarly, transistors 45, 46, resistors 47, 4
The output of the second comparator consisting of . Prevent destruction. The transistor 21 is turned on when the acoustic amplifier is powered on, and quickly charges the capacitor 11. That is, since the base of the transistor 21 is connected to one end of the capacitor 10 as a control terminal, it is at zero potential when the power is turned on, while the emitter is given the potential at the connection point of the resistors 22 and 23, and as a result,
Transistor 21 becomes conductive and charges capacitor 11 via resistor 8 in response to power-on. Capacitor 10 is charged by resistor 5 and transistor 21
Since the base and emitter of the transistor 21 are reverse biased, the transistor 21 is cut off during normal operation.

以上、具体的実施例を上げて説明したが、コン
パレータ回路は一つでもよい。さらに集積回路化
も容易であり、外付回路を増加させずに集積回路
化ができる。
Although specific embodiments have been described above, the number of comparator circuits may be one. Furthermore, it is easy to integrate the circuit, and it can be integrated without increasing the number of external circuits.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の差動入力型音響増幅器の基本構
成図である。第2図は本発明に係る差動入力型音
響増幅器の基本構成図である。第3図は本発明を
用いた具体的実施例の回路図である。 1……非反転入力端、2……出力端、3……電
源端、4……接地端、5,6,7,8,9,1
8,22,23,25,33,40,43,4
4,47,48……抵抗、10,11……コンデ
ンサ、19,20,21,28,34,35,3
6,37,38,39,41,42,45,46
……トランジスタ、26,27,29,30,3
1……ダイオード、12……差動入力型音響増幅
器、13,15……コンパレータ、14,16…
…スイツチング回路、17……急速充電回路。
FIG. 1 is a basic configuration diagram of a conventional differential input type acoustic amplifier. FIG. 2 is a basic configuration diagram of a differential input type acoustic amplifier according to the present invention. FIG. 3 is a circuit diagram of a specific embodiment using the present invention. 1...Non-inverting input terminal, 2...Output terminal, 3...Power supply terminal, 4...Grounding terminal, 5, 6, 7, 8, 9, 1
8, 22, 23, 25, 33, 40, 43, 4
4,47,48...Resistor, 10,11...Capacitor, 19,20,21,28,34,35,3
6, 37, 38, 39, 41, 42, 45, 46
...Transistor, 26, 27, 29, 30, 3
1... Diode, 12... Differential input type acoustic amplifier, 13, 15... Comparator, 14, 16...
...switching circuit, 17...quick charging circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 入力端子および帰還端子を有する差動増幅回
路、電源端と出力端子との間に接続された第1の
出力段トランジスタ、前記出力端子と接地点との
間に接続された第2の出力段トランジスタ、前記
差動増幅回路の出力に応答して前記第1および第
2の出力段トランジスタをプツシユプル型式に駆
動する駆動回路、バイアス電圧発生端子と前記接
地点との間に接続された電源リツプル防止用コン
デンサを有し前記バイアス電圧発生端子にバイア
ス電圧を発生するバイアス回路、前記バイアス電
圧とともに入力信号を前記差動増幅回路の前記入
力端子に供給する手段、前記出力端子と前記帰還
端子との間に接続された第1の抵抗、前記帰還端
子に一端が接続された第2の抵抗、この第2の抵
抗の他端に一端が接続され前記接地点に他端が直
接接続された帰還コンデンサ、基準電圧を発生す
る基準電圧発生回路、ならびに前記バイアス回路
の前記バイアス電圧発生端子の電圧と前記基準電
圧との電位差に応答して前記帰還コンデンサを急
速充電し前記電位差が所定値よりも小さくなると
遮断状態となる充電回路を備える音響増幅器であ
つて、前記バイアス電圧と前記帰還コンデンサの
前記一端の電圧とを比較することによつて前記出
力端子の天絡および地絡を検出し天絡検出信号ま
たは地絡検出信号を発生するコンパレータと、前
記天絡検出信号に応答して前記第2の出力段トラ
ンジスタを遮断状態とし前記地絡検出信号に応答
して前記第1の出力段トランジスタを遮断状態と
する制御手段とをさらに備える音響増幅器。
1 A differential amplifier circuit having an input terminal and a feedback terminal, a first output stage transistor connected between a power supply terminal and an output terminal, and a second output stage connected between the output terminal and a ground point. a transistor, a drive circuit that drives the first and second output stage transistors in a push-pull manner in response to the output of the differential amplifier circuit, and a power supply ripple prevention device connected between the bias voltage generation terminal and the ground point. a bias circuit having a capacitor for generating a bias voltage at the bias voltage generation terminal; means for supplying an input signal together with the bias voltage to the input terminal of the differential amplifier circuit; and between the output terminal and the feedback terminal. a first resistor connected to the feedback terminal; a second resistor having one end connected to the feedback terminal; a feedback capacitor having one end connected to the other end of the second resistor and the other end directly connected to the ground point; A reference voltage generation circuit that generates a reference voltage, and the feedback capacitor are rapidly charged in response to a potential difference between the voltage of the bias voltage generation terminal of the bias circuit and the reference voltage, and shut off when the potential difference becomes smaller than a predetermined value. The acoustic amplifier is equipped with a charging circuit that detects a power supply fault or a ground fault at the output terminal by comparing the bias voltage and the voltage at the one end of the feedback capacitor, and generates a power supply detection signal or a power supply fault detection signal. a comparator that generates a ground fault detection signal; and in response to the power fault detection signal, the second output stage transistor is set to a cutoff state, and in response to the ground fault detection signal, the first output stage transistor is set to a cutoff state. An acoustic amplifier further comprising a control means for controlling the acoustic amplifier.
JP1173078A 1978-02-03 1978-02-03 Audio amplifier Granted JPS54104761A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1173078A JPS54104761A (en) 1978-02-03 1978-02-03 Audio amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1173078A JPS54104761A (en) 1978-02-03 1978-02-03 Audio amplifier

Publications (2)

Publication Number Publication Date
JPS54104761A JPS54104761A (en) 1979-08-17
JPS6352482B2 true JPS6352482B2 (en) 1988-10-19

Family

ID=11786140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1173078A Granted JPS54104761A (en) 1978-02-03 1978-02-03 Audio amplifier

Country Status (1)

Country Link
JP (1) JPS54104761A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004010575A1 (en) * 2002-07-18 2005-11-17 ソニー株式会社 Power amplifier device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696724U (en) * 1979-12-26 1981-07-31
JPS5893013U (en) * 1981-12-17 1983-06-23 日本コロムビア株式会社 Output transistor current limit circuit
JP5206763B2 (en) * 2010-10-21 2013-06-12 オンキヨー株式会社 Amplifier

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5539929B2 (en) * 1972-05-10 1980-10-15
JPS5171050A (en) * 1974-12-17 1976-06-19 Nippon Musical Instruments Mfg

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004010575A1 (en) * 2002-07-18 2005-11-17 ソニー株式会社 Power amplifier device
JP4765316B2 (en) * 2002-07-18 2011-09-07 ソニー株式会社 Power amplifier device

Also Published As

Publication number Publication date
JPS54104761A (en) 1979-08-17

Similar Documents

Publication Publication Date Title
JPH0683042B2 (en) Output driver circuit
JPS582607B2 (en) temperature detection circuit
JPH0630543B2 (en) Output circuit abnormality detection notification circuit
JPH0472401B2 (en)
JPS6352482B2 (en)
JP3244377B2 (en) Voltage generation circuit
JPS587688Y2 (en) Transistor amplifier protection circuit
JP2729057B2 (en) Power amplifier
JPH071857Y2 (en) Output transistor protection circuit
JPS5847881B2 (en) Kafkahogo Cairo
JPH0513047Y2 (en)
JPH0513046Y2 (en)
JP3670446B2 (en) Stabilized power circuit
JP2773156B2 (en) Constant voltage protection device
JPH0644173Y2 (en) Power amplifier circuit
JPS584252Y2 (en) Zoufukukino Hogo Cairo
JP2900684B2 (en) Constant voltage generator
JPH02137506A (en) Shock noise prevention circuit
JPS639278Y2 (en)
JPS6126966Y2 (en)
JP2004062491A (en) Stabilized dc power supply circuit
JPH0215380Y2 (en)
JPH0314813Y2 (en)
JP2542934Y2 (en) Protection circuit
JPS6046572B2 (en) Malfunction prevention circuit at power-on