Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6355096B2 - - Google Patents
[go: Go Back, main page]

JPS6355096B2 - - Google Patents

Info

Publication number
JPS6355096B2
JPS6355096B2 JP55169409A JP16940980A JPS6355096B2 JP S6355096 B2 JPS6355096 B2 JP S6355096B2 JP 55169409 A JP55169409 A JP 55169409A JP 16940980 A JP16940980 A JP 16940980A JP S6355096 B2 JPS6355096 B2 JP S6355096B2
Authority
JP
Japan
Prior art keywords
signal
code
memory
block
processing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55169409A
Other languages
Japanese (ja)
Other versions
JPS5793475A (en
Inventor
Tsunehiro Kajima
Yoshiho Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP55169409A priority Critical patent/JPS5793475A/en
Publication of JPS5793475A publication Critical patent/JPS5793475A/en
Publication of JPS6355096B2 publication Critical patent/JPS6355096B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F40/00Handling natural language data
    • G06F40/10Text processing
    • G06F40/166Editing, e.g. inserting or deleting

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Document Processing Apparatus (AREA)

Description

【発明の詳細な説明】 本発明はコンピユータを用いた文章作成機、い
わゆるワードプロセツサーに関し、操作の簡易化
を計つたものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a text creation machine using a computer, a so-called word processor, and is intended to simplify operation.

この種のワードプロセツサーは、例えばタイプ
ライターに等しい配列に並べられたキーボードス
イツチ装置と、このキーボード装置からの信号を
コード信号に変換する信号処理回路と、このコー
ド信号をデコードして指示された文字を表示する
デイスプレイ装置とコード信号を記録媒体に記録
する記録装置とから構成されている。
This type of word processor includes, for example, a keyboard switch device arranged in the same arrangement as a typewriter, a signal processing circuit that converts the signal from the keyboard device into a code signal, and a signal processing circuit that decodes the code signal to generate instructions. It consists of a display device that displays the characters that have been written, and a recording device that records code signals on a recording medium.

このようなワードプロセツサーにおいて、キー
ボード装置から任意の文章を入力すると、その文
章が各文字ごとにコード化され、デイスプレイ装
置に表示されると共に、コード信号が記録媒体に
記録される。従つて所望時にこの記録媒体を再生
することにより、上述の任意の文章が取り出され
ると共に、キーボード装置の操作によつてこの文
章を訂正することも容易に行うことができる。
In such a word processor, when an arbitrary sentence is input from a keyboard device, that sentence is coded character by character and displayed on a display device, and a code signal is recorded on a recording medium. Therefore, by reproducing this recording medium at a desired time, the above-mentioned arbitrary sentence can be retrieved, and this sentence can also be easily corrected by operating the keyboard device.

ところでこのようなワードプロセツサーにおい
ても、各行末にいわゆるキヤリツジリターンの符
号を入れる必要がある。ところが一般に熟練者に
おいてはキー入力中にデイスプレイ面を見るよう
なことがなく、入力された文字の数に注意を払う
ようなことがない。そのため従来は入力された文
字の数を計数し、これが1行例えば80字に達した
ときに警報のブザーやベルを鳴らし、これにより
使用者がキヤリツジリターンの符号を入力するよ
うにしていた。しかしながらこの方法では操作に
手数が掛かり、キー入力操作が中断されて操作が
円滑に行かないなどの問題があつた。
By the way, even in such a word processor, it is necessary to insert a so-called carriage return code at the end of each line. However, in general, skilled users do not look at the display screen while inputting keys, and do not pay attention to the number of characters input. For this reason, in the past, the number of characters input was counted, and when the number reached, say, 80 characters in one line, an alarm buzzer or bell sounded, which prompted the user to input the code for the carriage return. However, this method requires a lot of effort to operate, and there are problems in that key input operations are interrupted and operations do not proceed smoothly.

本発明はこのようなワードプロセツサーにおい
て、キヤリツジリターンの符号が自動的に記憶さ
れるようにしたものである。以下図面を参照しな
がら本発明の一実施例について説明しよう。
The present invention provides such a word processor in which carriage return codes are automatically stored. An embodiment of the present invention will be described below with reference to the drawings.

まず第1図は本発明によるワードプロセツサー
の操作部を示す。図において1はキーボード装置
であつて、タイプライターに等しい配列でアルフ
アベツトの各文字に対応するキースイツチが並べ
られている。また2はデイスプレイ装置であつ
て、例えば5×7のドツトマトリクス形式の液晶
表示部が40個並べて配置されている。また3は記
録装置であつて、いわゆるマイクロカセツト式の
テープレコーダが設けられている。さらにこのテ
ープレコーダの制御スイツチ4及び文章の訂正等
に用いる編集スイツチ5が設けられる。また6は
スピーカ、7はマイクロフオン、8は電源スイツ
チである。
First, FIG. 1 shows the operating section of a word processor according to the present invention. In the figure, 1 is a keyboard device in which key switches corresponding to each letter of the alphabet are arranged in an arrangement similar to that of a typewriter. Reference numeral 2 denotes a display device in which, for example, 40 5×7 dot matrix liquid crystal display sections are arranged side by side. A recording device 3 is provided with a so-called microcassette type tape recorder. Furthermore, a control switch 4 for the tape recorder and an editing switch 5 used for correcting text, etc. are provided. Further, 6 is a speaker, 7 is a microphone, and 8 is a power switch.

そしてこの装置の内部構成は第2図のようにな
つている。すなわちキーボード装置1の出力信号
がキーエンコーダ11に供給され、このコード化
された信号が信号処理回路を構成する中央処理回
路(CPU)12に供給される。この処理回路1
2からの信号がマトリクスエンコーダ13を通じ
てデイスプレイ装置2に供給される。
The internal configuration of this device is as shown in FIG. That is, an output signal from the keyboard device 1 is supplied to a key encoder 11, and this encoded signal is supplied to a central processing circuit (CPU) 12 constituting a signal processing circuit. This processing circuit 1
2 is supplied to the display device 2 through the matrix encoder 13.

さらに処理回路12にインターフエース回路1
4が接続される。そしてこの回路14を通じてメ
モリ15が接続される。
Furthermore, the processing circuit 12 has an interface circuit 1.
4 is connected. A memory 15 is connected through this circuit 14.

また回路14からの信号が混合回路16を通じ
て記録装置3に供給される。なお回路14にて、
コード信号中の“1”が600Hz、“0”が300Hzの
トーンバースト信号に変換されて記録装置3に供
給される。さらにマイクロフオン7からの音声信
号がアンプ17を通じて混合回路16に供給され
る。また回路14からのミユーテイング信号がア
ンプ17に供給される。
Further, the signal from the circuit 14 is supplied to the recording device 3 through the mixing circuit 16. Note that in the circuit 14,
The "1" in the code signal is converted into a tone burst signal of 600 Hz, and the "0" in the code signal is converted into a tone burst signal of 300 Hz and supplied to the recording device 3. Furthermore, the audio signal from the microphone 7 is supplied to the mixing circuit 16 through the amplifier 17. A muting signal from the circuit 14 is also supplied to the amplifier 17.

さらに記録装置3の再生信号が回路14に供給
される。なお回路14にて、再生信号中の600Hz
の信号が“1”、300Hzの信号が“0”のコード信
号に変換される。また再生信号がアンプ18を通
じてスピーカ6に供給される。さらに回路14か
らのミユーテイング信号がアンプ18に供給され
る。
Furthermore, the reproduction signal of the recording device 3 is supplied to the circuit 14. In addition, in circuit 14, 600Hz in the reproduced signal
The signal at 300 Hz is converted to a code signal of "1" and the signal of 300 Hz is converted to a "0" code signal. Further, a reproduced signal is supplied to the speaker 6 through the amplifier 18. Additionally, a muting signal from circuit 14 is supplied to amplifier 18.

またスイツチ4,5からの信号が回路14に供
給される。そしてこの回路14からの信号が記録
装置のシステム制御回路19に供給される。
Also, signals from switches 4 and 5 are supplied to circuit 14. A signal from this circuit 14 is then supplied to a system control circuit 19 of the recording apparatus.

この装置において、キーボード装置1から任意
の文章が入力されると、この信号が処理回路12
でコード化され、回路14を通じてメモリ15に
記憶される。このメモリ15は1ページ例えば80
字×40行のコード信号に対応する記憶容量を有し
ている。
In this device, when an arbitrary sentence is input from the keyboard device 1, this signal is sent to the processing circuit 12.
and stored in the memory 15 through the circuit 14. This memory 15 has one page, for example 80
It has a storage capacity that can accommodate code signals of 40 characters x 40 lines.

そしてキーボード装置1から入力された文章が
80字に達するか、使用者がキヤリツジリターンの
操作をすると、処理回路12からの指令によりメ
モリ15にキヤリツジリターンの符号が記憶され
る。
And the text entered from keyboard device 1 is
When 80 characters are reached or when the user operates the carriage return, the code of the carriage return is stored in the memory 15 according to a command from the processing circuit 12.

すなわち第3図は処理回路12に内蔵されたリ
ードオンリーメモリ(図示せず)に記憶されたプ
ログラムの流れ図を示す。図中、丸の中の数字は
それぞれ同じ物同士接続されていることを示して
いる。
That is, FIG. 3 shows a flowchart of a program stored in a read-only memory (not shown) built into the processing circuit 12. In the figure, the numbers in circles indicate that the same items are connected to each other.

図において、ブロツク1で任意のキーが操作さ
れると、ブロツク2でその操作がキヤリツジリタ
ーンの操作であるか否かが判別され、ブロツク3
で文字の入力の操作であるか否かが判別され、ブ
ロツク4で1行の文字数(ライトマージン)の設
定の操作であるか否かが判別される。
In the figure, when an arbitrary key is operated in block 1, it is determined in block 2 whether or not the operation is a carriage return operation;
At block 4, it is determined whether or not the operation is for inputting characters, and at block 4, it is determined whether or not the operation is for setting the number of characters in one line (right margin).

そしてまずブロツク4でライトマージンの設定
の操作であることが検出されると、ブロツク5で
処理回路12に内蔵されたランダムアクセスメモ
リ(RAM)(図示せず)中のライトマージンフ
ラツグ(RMF)が1にされる。
First, when block 4 detects that the operation is to set the write margin, block 5 sets the write margin flag (RMF) in the random access memory (RAM) (not shown) built in the processing circuit 12. is set to 1.

さらにブロツク6でRMFが1か否かが判別さ
れ、RMF=1のときはブロツク7で文字数が指
定されているか否かが判別される。そして文字数
が指定されているときはブロツク8でRAMの所
定部Sにその文字数が記憶される。またこのブロ
ツク8にてRMFが0にされると共に、ライトマ
ージンセツトフラツグ(RMSF)が1にされる。
Further, in block 6, it is determined whether RMF is 1 or not, and when RMF=1, it is determined in block 7 whether or not the number of characters is specified. When the number of characters is specified, the number of characters is stored in a predetermined section S of the RAM in block 8. Also, in this block 8, RMF is set to 0 and the write margin set flag (RMSF) is set to 1.

さらにブロツク9でRMSFが1か否かが判別
され、RMSF≠1のときはブロツク10で上述
の所定部Sに80が記憶される。
Further, in block 9, it is determined whether RMSF is 1 or not, and when RMSF≠1, 80 is stored in the above-mentioned predetermined section S in block 10.

そしてブロツク11で他のルーチンが実行され
てブロツク1に戻される。
Block 11 then executes another routine and returns to block 1.

またブロツク3で文字の入力の操作であること
が検出されると、ブロツク12でその文字がコー
ド化されてRAMの所定部Cに記憶される。さら
にブロツク13でRAMの所定部Nに記憶されて
いる文字数と上述の所定部Sに記憶された数値に
1足した数とが比較される。そしてこれらが一致
していないときはブロツク14で所定部Cの内容
がメモリ15の上述の所定部Nの数値に対応する
番地に書込まれ、さらにブロツク15で所定部N
の数値が1増加されてブロツク1に戻される。
If block 3 detects that the operation is a character input operation, block 12 encodes the character and stores it in a predetermined portion C of the RAM. Further, in block 13, the number of characters stored in the predetermined section N of the RAM is compared with the number stored in the above-mentioned predetermined section S plus one. If these do not match, the contents of the predetermined portion C are written in block 14 to the address corresponding to the numerical value of the predetermined portion N described above in the memory 15, and furthermore, in block 15, the contents of the predetermined portion C are written to the address corresponding to the numerical value of the predetermined portion N.
is incremented by 1 and returned to block 1.

またブロツク13でRAMの所定部Nの記憶さ
れているコード化された文字数が上述の所定部S
に記憶された数値に1足した数値と一致したとき
は、ブロツク13からブロツク16へ進み、この
ブロツク16でメモリ15の所定部Nの数値に対
応する番地にキヤリツジリターンの符号が記憶さ
れ、その後ブロツク17に進む。ブロツク17で
RAMの所定部Lに記憶されたメモリ15の記憶
番地の行に対応する数値が1増加される。さらに
ブロツク18で所定部Nの数値が1にされ、ブロ
ツク19で所定部Cの内容がメモリ15の対応す
る番地に書込まれてブロツク1に戻される。
Also, in block 13, the number of coded characters stored in the predetermined part N of the RAM is determined by the number of coded characters stored in the predetermined part S.
When it matches the value obtained by adding 1 to the value stored in , the process proceeds from block 13 to block 16, where the code of the carriage return is stored in the address corresponding to the value in the predetermined part N of the memory 15. Then proceed to block 17. In block 17
The numerical value corresponding to the row of the memory address of the memory 15 stored in the predetermined portion L of the RAM is incremented by one. Furthermore, in block 18, the numerical value of predetermined part N is set to 1, and in block 19, the contents of predetermined part C are written to the corresponding address in memory 15 and returned to block 1.

即ち、キヤリツジ・リターンキー操作を検知す
る事により、メモリ15にキヤリツジリターン符
号を記録した後、メモリ15に記憶され、この
後、キー入力1のステツプへ進む。
That is, by detecting the carriage return key operation, a carriage return code is recorded in the memory 15 and then stored in the memory 15, after which the process proceeds to the key input 1 step.

またブロツク2でキヤリツジリターンの操作で
あることが検出されると、ブロツク16へ進む。
上述した様にブロツク16〜19が実行されてブ
ロツク1に戻される。
If it is detected in block 2 that the operation is a carriage return, the process advances to block 16.
Blocks 16-19 are executed as described above and return to block 1.

このようにしてキー入力された文字及びキヤリ
ツジリターンの符号がメモリ15に書き込まれ
る。
In this way, the key-input characters and the carriage return code are written into the memory 15.

さらにキーボード装置1から入力された文章が
40行に達するか、使用者がスイツチ5の内の所定
のスイツチを押すとこの信号が処理回路12に供
給され、この処理回路12からの指令によりメモ
リ15に記憶されたコード信号が順番に読み出さ
れ、記録装置3に供給される。即ち、キー入力に
よるコード信号の数が所定数に達したとき、又は
キーボード装置1のキヤリツジリターンキーの操
作を検知する事により、メモリ15にキヤリツジ
リターン符号を記録した後に、上記メモリ15に
記憶されているコード信号を磁気記録装置3に記
録する様になつている。このとき処理回路12か
らの指令が制御回路19に供給されて記録装置3
が記録モードにされる。またこのときメモリ15
からの読み出しの直前に、処理回路12から所定
の同期信号、ページ番地等を含むヘツダーコード
信号が記録装置3に供給されて記録される。
Furthermore, the text input from keyboard device 1 is
When the 40th line is reached or the user presses a predetermined switch in the switch 5, this signal is supplied to the processing circuit 12, and the code signals stored in the memory 15 are read in order according to instructions from the processing circuit 12. and supplied to the recording device 3. That is, when the number of code signals generated by key input reaches a predetermined number or by detecting the operation of the carriage return key of the keyboard device 1, a carriage return code is recorded in the memory 15, and then the code signal is stored in the memory 15. The stored code signal is recorded on the magnetic recording device 3. At this time, a command from the processing circuit 12 is supplied to the control circuit 19 and the recording device 3
is put into recording mode. At this time, memory 15
Immediately before reading from the recording device 3, a header code signal including a predetermined synchronization signal, page address, etc. is supplied from the processing circuit 12 to the recording device 3 and recorded.

またマイクロフオン7からの音声信号が記録装
置3の供給される。そして使用者がスイツチ4の
内の記録スイツチを押すとこの信号が処理回路1
2に供給され、この処理回路12からの指令が制
御回路19に供給されて記録装置3が記録モード
にされる。なお上述のコード信号の記録時には、
処理回路12からの指令によりアンプ17にて音
声信号がミユーテイングされる。
Also, an audio signal from the microphone 7 is supplied to the recording device 3. When the user presses the record switch in switch 4, this signal is sent to processing circuit 1.
A command from the processing circuit 12 is supplied to the control circuit 19, and the recording apparatus 3 is put into the recording mode. Note that when recording the code signal mentioned above,
The audio signal is muted in the amplifier 17 according to a command from the processing circuit 12 .

さらにスイツチ4の内の再生スイツチを押すと
この信号が処理回路12に供給され、この処理回
路12からの指令が制御回路19に供給されて記
録装置3が再生モードにされる。そして上述のヘ
ツダーコード信号が再生されると、この直後から
メモリ15にコード信号が読み込まれる。またヘ
ツダーコード信号が再生されると、上述した1ペ
ージ分のコード信号を再生するに必要な期間、処
理回路12からの指令によりアンプ18にてスピ
ーカ6に供給される再生信号がミユーテイングさ
れる。
Further, when the playback switch of the switch 4 is pressed, this signal is supplied to the processing circuit 12, and a command from the processing circuit 12 is supplied to the control circuit 19, thereby putting the recording device 3 into the playback mode. Immediately after the above-mentioned header code signal is reproduced, the code signal is read into the memory 15. Furthermore, when the header code signal is reproduced, the reproduced signal supplied to the speaker 6 is muted by the amplifier 18 according to a command from the processing circuit 12 for a period necessary to reproduce the code signal for one page described above.

またメモリ15に記憶されたコード信号の一部
が処理回路12を通じてデイスプレイ装置2に供
給されて表示される。ここでデイスプレイ装置2
は40字1行しか表示できないので、各行は半分ず
つ表示される。そして例えばキーボード装置1か
ら入力しているときは入力されている行の前半又
は後半を構成する文字が表示されている。また記
録装置3からのコード信号をメモリ15に読み込
んでいるときは読み込まれる各行の前半を構成す
る文字が表示される。
Also, part of the code signal stored in the memory 15 is supplied to the display device 2 through the processing circuit 12 and displayed. Here display device 2
can only display one line of 40 characters, so each line is displayed in half. For example, when inputting from the keyboard device 1, characters forming the first half or the second half of the input line are displayed. Further, when the code signal from the recording device 3 is being read into the memory 15, the characters forming the first half of each read line are displayed.

さらにスイツチ5の内の所定のスイツチが押さ
れると、メモリ15に記憶された任意の行の前半
又は後半が表示される。そしてこの状態でスイツ
チ5とキーボード装置1を使つて、文章の訂正等
を行うことができる。なおこのスイツチ5による
操作は従来のワードプロセツサーと同等である。
Furthermore, when a predetermined switch of the switches 5 is pressed, the first half or the second half of an arbitrary line stored in the memory 15 is displayed. In this state, the user can use the switch 5 and the keyboard device 1 to make corrections to the text. Note that the operation using this switch 5 is equivalent to that of a conventional word processor.

そしてこの記録装置に記録されたコード信号を
プリンタ装置等に供給して、書類の作成等を行
う。
The code signal recorded in this recording device is then supplied to a printer device or the like to create a document or the like.

こうしてワードプロセツサーが構成されるわけ
であるが、本発明によればキヤリツジリターンの
符号が自動的に書込まれるので、使用者は煩雑な
操作を行う必要がなく、円滑にキー入力を行うこ
とができる。
This is how a word processor is configured, and according to the present invention, the carriage return code is automatically written, so the user does not have to perform complicated operations and can smoothly input keys. It can be carried out.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による装置の操作部を示す構成
図、第2図は内部構成を示す系統図、第3図はプ
ログラムを示す流れ図である。 1はキーボード装置、2はデイスプレイ装置、
3は記録装置、6はスピーカ、7はマイクロフオ
ン、12は中央処理回路、15はメモリである。
FIG. 1 is a block diagram showing the operating section of the apparatus according to the present invention, FIG. 2 is a system diagram showing the internal structure, and FIG. 3 is a flow chart showing the program. 1 is a keyboard device, 2 is a display device,
3 is a recording device, 6 is a speaker, 7 is a microphone, 12 is a central processing circuit, and 15 is a memory.

Claims (1)

【特許請求の範囲】[Claims] 1 少なくともキヤリツジリターンキーを含むキ
ーボード装置と、このキーボード装置からのキー
入力を所定のコード信号に変換すると共にこのコ
ード信号を一時記憶するメモリを含む信号処理回
路と、上記信号処理回路からのコード信号を記録
する磁気記録装置とよりなり、上記キー入力によ
るコード信号の数が所定の数に達したとき又は、
上記キーボード装置のキヤリツジリターンキーの
操作を検知することにより、上記メモリにキヤリ
ツジリターン符号を記録した後に上記メモリに記
憶されている上記コード信号を上記磁気記録装置
に記録するようにしたワードプロセツサー。
1 A keyboard device including at least a carriage return key, a signal processing circuit including a memory that converts key input from the keyboard device into a predetermined code signal and temporarily stores this code signal, and a code from the signal processing circuit. a magnetic recording device that records signals, and when the number of code signals generated by the key input reaches a predetermined number, or
A word processor configured to detect an operation of a carriage return key of the keyboard device, record a carriage return code in the memory, and then record the code signal stored in the memory in the magnetic recording device. Setusar.
JP55169409A 1980-12-01 1980-12-01 Word processor Granted JPS5793475A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55169409A JPS5793475A (en) 1980-12-01 1980-12-01 Word processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55169409A JPS5793475A (en) 1980-12-01 1980-12-01 Word processor

Publications (2)

Publication Number Publication Date
JPS5793475A JPS5793475A (en) 1982-06-10
JPS6355096B2 true JPS6355096B2 (en) 1988-11-01

Family

ID=15886057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55169409A Granted JPS5793475A (en) 1980-12-01 1980-12-01 Word processor

Country Status (1)

Country Link
JP (1) JPS5793475A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6095628A (en) * 1983-10-29 1985-05-29 Nippon Telegr & Teleph Corp <Ntt> Portable document data input device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52100939A (en) * 1976-02-20 1977-08-24 Hitachi Ltd Data input unit
JPS5362935A (en) * 1976-10-21 1978-06-05 Ricoh Co Ltd Word processor
JPS5592936A (en) * 1978-12-31 1980-07-14 Fujitsu Ltd Display unit
JPS55147775A (en) * 1979-05-08 1980-11-17 Ricoh Co Ltd Edit and forming unit of japanese sentence

Also Published As

Publication number Publication date
JPS5793475A (en) 1982-06-10

Similar Documents

Publication Publication Date Title
US4509138A (en) Word processor
US8213285B2 (en) Recording apparatus
GB1338621A (en) Dictation and transcription system
JPH06139704A (en) Disk recording and reproducing device
JP2674658B2 (en) Device for creating address table of voice data recorded on optical disk medium
JPH0215153Y2 (en)
JP2787018B2 (en) Audio data recording method and audio data recording device
GB2089542A (en) Word processing apparatus
JPS6355096B2 (en)
JPS6333188B2 (en)
JP2574749B2 (en) Document processing device
JPH07191978A (en) Document processor
JPS634221B2 (en)
JPH05108608A (en) Information signal processor
KR100246910B1 (en) How to record and play back voice / characters using a memory card
JPS58165136A (en) Sentence editing device
KR930005773B1 (en) Apparatus for education
JPH07200564A (en) Document processor
JPS634222B2 (en)
JPH05334893A (en) Audio recording/reproducing device with ic memory
JPH0693220B2 (en) Document processor
JPH07182325A (en) Document processor
JPS62135961A (en) document processing device
JPH0944200A (en) Voice reproducing device
JPS6330661B2 (en)