JPS635918B2 - - Google Patents
Info
- Publication number
- JPS635918B2 JPS635918B2 JP54111702A JP11170279A JPS635918B2 JP S635918 B2 JPS635918 B2 JP S635918B2 JP 54111702 A JP54111702 A JP 54111702A JP 11170279 A JP11170279 A JP 11170279A JP S635918 B2 JPS635918 B2 JP S635918B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- printing
- paste
- hole
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
本発明は厚膜多層配線基板の製造方法、特にそ
の多層配線回路のスルーホールの形成方法に関す
るものである。
の多層配線回路のスルーホールの形成方法に関す
るものである。
従来厚膜多層配線回路は基板の所定の位置に導
体ペーストを印刷焼成後、その導体上に所定の寸
法を有するスルーホールの形を残す如く絶縁ペー
ストを印刷焼成して絶縁層を形成し、その上に導
体ペーストを印刷し、焼成することにより多層配
線回路を作製していた。第1図は前記従来の多層
配線回路基板の製造方法を示すものであり、1は
基板を示し、該基板上に導体ペーストを印刷焼成
して導体2を形成し(第1図のa)、前記導体2
上にスルーホールの巾xを有せしむる如く絶縁ペ
ーストを印刷、焼成して絶縁層4を形成し(第1
図のb)、その上に導体ペーストを印刷、焼成す
ることにより上部導体5を形成し、前記スルーホ
ールにより上下の導体2と5とが接続されるよう
にしている。(第1図のc)。
体ペーストを印刷焼成後、その導体上に所定の寸
法を有するスルーホールの形を残す如く絶縁ペー
ストを印刷焼成して絶縁層を形成し、その上に導
体ペーストを印刷し、焼成することにより多層配
線回路を作製していた。第1図は前記従来の多層
配線回路基板の製造方法を示すものであり、1は
基板を示し、該基板上に導体ペーストを印刷焼成
して導体2を形成し(第1図のa)、前記導体2
上にスルーホールの巾xを有せしむる如く絶縁ペ
ーストを印刷、焼成して絶縁層4を形成し(第1
図のb)、その上に導体ペーストを印刷、焼成す
ることにより上部導体5を形成し、前記スルーホ
ールにより上下の導体2と5とが接続されるよう
にしている。(第1図のc)。
しかし乍ら印刷時に絶縁ペーストでスルーホー
ルの垂直面x′を形成することは不可能であり、謂
所印刷のだれyが必然的に発生し、所定のスルー
ホールの寸法xに対し、実際得られるスルーホー
ル寸法はきわめて小さくなり、このため、特に微
少スルーホールを精度良く形成することは困難で
あつた。
ルの垂直面x′を形成することは不可能であり、謂
所印刷のだれyが必然的に発生し、所定のスルー
ホールの寸法xに対し、実際得られるスルーホー
ル寸法はきわめて小さくなり、このため、特に微
少スルーホールを精度良く形成することは困難で
あつた。
本発明は前記の欠点を改善せんがため、基板に
先づ導体ペーストで導体を印刷、焼成し、前記導
体上に所定の寸法を有するスルーホール形成部
を、高温焼成により酸化又は熱分解し消失する有
機物ペーストで印刷し、それから絶縁ペーストで
前記基板および導体上を覆う如く絶縁層を印刷
し、これを焼成することにより前記有機物ペース
トを消失させて絶縁層中に所定のスルーホールを
形成せしめ、前記絶縁層およびスルーホール上に
導体ペーストを印刷、焼成することにより基板上
の上下の二つの導体層を接続するようにしたもの
である。なお、前記有機物ペーストは通常の厚膜
印刷技術で用いられるペースト(とくに導体ペー
ストに適用する)であり、主としてエチルセルロ
ース、ポリビニルアルコール、ジブチルフタレー
トなどからなるものである。これらの成分は、い
ずれも高温において酸化、気化して残留物を残さ
ない物質である。
先づ導体ペーストで導体を印刷、焼成し、前記導
体上に所定の寸法を有するスルーホール形成部
を、高温焼成により酸化又は熱分解し消失する有
機物ペーストで印刷し、それから絶縁ペーストで
前記基板および導体上を覆う如く絶縁層を印刷
し、これを焼成することにより前記有機物ペース
トを消失させて絶縁層中に所定のスルーホールを
形成せしめ、前記絶縁層およびスルーホール上に
導体ペーストを印刷、焼成することにより基板上
の上下の二つの導体層を接続するようにしたもの
である。なお、前記有機物ペーストは通常の厚膜
印刷技術で用いられるペースト(とくに導体ペー
ストに適用する)であり、主としてエチルセルロ
ース、ポリビニルアルコール、ジブチルフタレー
トなどからなるものである。これらの成分は、い
ずれも高温において酸化、気化して残留物を残さ
ない物質である。
次に本発明の一実施例を第2図について説明す
る。第2図において1は配線基板、2はその上に
印刷、焼成により形成した導体である。本発明に
おいては、前記導体2の上に所定の寸法xを有す
るスルーホール形成部3を高温では酸化又は熱分
解して消失する有機物ペーストにより印刷する
(第2図b)。続いて前記スルーホール形成部3を
含む前記基板1および導体2の上部全面に所定の
寸法を有する絶縁層4を絶縁ペーストで印刷し、
これを焼成することにより、前記導体2上に印刷
したスルーホール用の有機物ペースト3を消失さ
せ、絶縁層4中にスルーホール3′を形成させる
(第2図c)。このようにして正確な寸法のスルホ
ール3′を形成した後、その絶縁層4上に導体層
5を導体ペーストで印刷し、焼成して多層配線基
板を構成する。なお前記有機物ペーストで印刷す
るスルーホール形成部3にも印刷のダレ現象は表
れるが、スルーホールの寸法は元々極めて小さい
ので、ダレ寸法も極めて小さく、実用上問題とは
なり得ない。
る。第2図において1は配線基板、2はその上に
印刷、焼成により形成した導体である。本発明に
おいては、前記導体2の上に所定の寸法xを有す
るスルーホール形成部3を高温では酸化又は熱分
解して消失する有機物ペーストにより印刷する
(第2図b)。続いて前記スルーホール形成部3を
含む前記基板1および導体2の上部全面に所定の
寸法を有する絶縁層4を絶縁ペーストで印刷し、
これを焼成することにより、前記導体2上に印刷
したスルーホール用の有機物ペースト3を消失さ
せ、絶縁層4中にスルーホール3′を形成させる
(第2図c)。このようにして正確な寸法のスルホ
ール3′を形成した後、その絶縁層4上に導体層
5を導体ペーストで印刷し、焼成して多層配線基
板を構成する。なお前記有機物ペーストで印刷す
るスルーホール形成部3にも印刷のダレ現象は表
れるが、スルーホールの寸法は元々極めて小さい
ので、ダレ寸法も極めて小さく、実用上問題とは
なり得ない。
本発明は、前記の如く、配線基板に印刷、焼成
により設けた導体上に、上下の導体を接続するス
ルーホール形成部を印刷してスルーホール寸法を
確保し、しかる後絶縁層を印刷し、焼成すること
により前記スルーホール形成部を消失させてスル
ーホール形成し、しかる後その上に導体層を印
刷、焼成するようにしたので絶縁物層に穴をあけ
る工程が不用で、厚膜印刷技術のみで微少スルー
ホールを精度よく形成させることが出来る効果が
ある。
により設けた導体上に、上下の導体を接続するス
ルーホール形成部を印刷してスルーホール寸法を
確保し、しかる後絶縁層を印刷し、焼成すること
により前記スルーホール形成部を消失させてスル
ーホール形成し、しかる後その上に導体層を印
刷、焼成するようにしたので絶縁物層に穴をあけ
る工程が不用で、厚膜印刷技術のみで微少スルー
ホールを精度よく形成させることが出来る効果が
ある。
第1図は従来の多層配線基板の製造方法を示す
説明図、第2図は本発明多層配線基板の製造方法
を示す説明図である。 1…基板、2…導体層、3…スルーホール形成
部、3′…スルーホール形成部3の消失によつて
形成されたスルーホール、4…絶縁層、5…導体
層。
説明図、第2図は本発明多層配線基板の製造方法
を示す説明図である。 1…基板、2…導体層、3…スルーホール形成
部、3′…スルーホール形成部3の消失によつて
形成されたスルーホール、4…絶縁層、5…導体
層。
Claims (1)
- 1 基板上に形成した下部導体に、高温焼成によ
り酸化又は熱分解して消失する有機物ペーストに
てスルーホール形成部を印刷し、該スルーホール
形成部を含む下部導体上に絶縁層を印刷し、該絶
縁層を焼成することにより前記スルーホール形成
部を焼失させてスルーホールを形成することを特
徴とする厚膜多層配線基板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11170279A JPS5636200A (en) | 1979-09-03 | 1979-09-03 | Method of manufacturing thick film multilayer wired substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11170279A JPS5636200A (en) | 1979-09-03 | 1979-09-03 | Method of manufacturing thick film multilayer wired substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5636200A JPS5636200A (en) | 1981-04-09 |
| JPS635918B2 true JPS635918B2 (ja) | 1988-02-05 |
Family
ID=14567983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11170279A Granted JPS5636200A (en) | 1979-09-03 | 1979-09-03 | Method of manufacturing thick film multilayer wired substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5636200A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5422574A (en) * | 1977-07-21 | 1979-02-20 | Fujitsu Ltd | Method of making ceramic multiilayer circuit substrate |
| JPS5570099A (en) * | 1978-11-21 | 1980-05-27 | Nippon Electric Co | Method of manufacturing high packing density package substrate |
-
1979
- 1979-09-03 JP JP11170279A patent/JPS5636200A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5636200A (en) | 1981-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS635918B2 (ja) | ||
| JPS5841800B2 (ja) | セラミック多層基板の形成方法 | |
| JP2001298255A (ja) | 厚膜印刷基板の製造方法 | |
| JPH0326550B2 (ja) | ||
| JPH02915Y2 (ja) | ||
| JPH035678B2 (ja) | ||
| JPH0770378B2 (ja) | 回路基板 | |
| JPH0680897B2 (ja) | セラミツク銅多層配線基板の製造方法 | |
| JPS5931880B2 (ja) | タソウハイセンキバンノセイゾウホウホウ | |
| JPS57193051A (en) | Multilayer circuit board | |
| JPH0380358B2 (ja) | ||
| JPH0516199B2 (ja) | ||
| JPS62165301A (ja) | 厚膜印刷回路基板 | |
| JPS62238691A (ja) | 抵抗内蔵型セラミツク回路基板 | |
| JPH10294561A (ja) | 高脱バインダ性多層配線基板およびその製法 | |
| JP2569716B2 (ja) | 多層厚膜ic基板の製造法 | |
| JPS59161093A (ja) | 厚膜配線基板 | |
| WO1979000860A1 (fr) | Condensateur en ceramique et methode pour sa fabrication | |
| JPS6052095A (ja) | 多層配線基板およびその製造方法 | |
| JPH0728123B2 (ja) | セラミック配線基板の製造方法 | |
| JPH01321692A (ja) | セラミック多層基板の製造方法 | |
| JPS5864093A (ja) | 多層配線基板 | |
| JPS58142599A (ja) | 厚膜多層基板 | |
| JPS6145878B2 (ja) | ||
| JPS6353720B2 (ja) |