JPS635940B2 - - Google Patents
Info
- Publication number
- JPS635940B2 JPS635940B2 JP53161192A JP16119278A JPS635940B2 JP S635940 B2 JPS635940 B2 JP S635940B2 JP 53161192 A JP53161192 A JP 53161192A JP 16119278 A JP16119278 A JP 16119278A JP S635940 B2 JPS635940 B2 JP S635940B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- input signal
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007257 malfunction Effects 0.000 claims description 5
- 230000002265 prevention Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は搬送電信装置におけるFSK受信機の
誤動作防止装置に関するものである。
誤動作防止装置に関するものである。
まず従来のFSK受信機を第１図について説明
すると、１は入力信号を増幅する増幅器、２は入
力信号の搬送波帯域だけを通過させる帯域フイル
タ、３は入力信号の振幅を一定にするリミツタ、
４は復調器で、入力信号と後記電圧制御発振器７
の出力との位相または周波数を比較しその差に応
じた誤差信号を生じる位相比較器５と、上記誤差
信号中の高周波成分を除去する低域フイルタ６
と、その出力により発振周波数が制御される電圧
制御発振器７とからなるPLL８と、基準電圧発
生器９と、その基準電圧と上記低域フイルタ６の
出力電圧とを比較する電圧比較器１０とで構成さ
れる。また１１は入力信号中に含まれるノイズに
よつて受信機の出力を断つスケルチ回路である。
そして増幅器１、帯域フイルタ２、リミツタ３、
位相比較器５、低域フイルタ６、電圧比較器１０
およびスケルチ回路１１は入力端子INと出力端
子OUTとの間に順次に接続されるとともに、帯
域フイルタ２とスケルチ回路１１とは直接にも接
続され、また電圧制御発振器７は位相比較器５と
低域フイルタ６との間に、基準電圧発生器９は電
圧比較器１０にそれぞれ接続されている。
すると、１は入力信号を増幅する増幅器、２は入
力信号の搬送波帯域だけを通過させる帯域フイル
タ、３は入力信号の振幅を一定にするリミツタ、
４は復調器で、入力信号と後記電圧制御発振器７
の出力との位相または周波数を比較しその差に応
じた誤差信号を生じる位相比較器５と、上記誤差
信号中の高周波成分を除去する低域フイルタ６
と、その出力により発振周波数が制御される電圧
制御発振器７とからなるPLL８と、基準電圧発
生器９と、その基準電圧と上記低域フイルタ６の
出力電圧とを比較する電圧比較器１０とで構成さ
れる。また１１は入力信号中に含まれるノイズに
よつて受信機の出力を断つスケルチ回路である。
そして増幅器１、帯域フイルタ２、リミツタ３、
位相比較器５、低域フイルタ６、電圧比較器１０
およびスケルチ回路１１は入力端子INと出力端
子OUTとの間に順次に接続されるとともに、帯
域フイルタ２とスケルチ回路１１とは直接にも接
続され、また電圧制御発振器７は位相比較器５と
低域フイルタ６との間に、基準電圧発生器９は電
圧比較器１０にそれぞれ接続されている。
つぎにその動作を説明すると、入力端子INに
入力信号が到来しないときは低域フイルタ６の誤
差信号が０となり電圧制御発振器７は自走周波数
oで発振している。そこで入力端子INに上記o
を中心とする正負の周波数およびhおよびlに
周波数変調された２進化の信号が入力されると増
幅器１で増幅されたのちその周波数h，lを含む
所定の周波数帯域だけが帯域フイルタ２を通り、
さらにリミツタ３で振幅が一定にされて位相比較
器５へ送られる。そしてそのhまたはlと上記o
とが比較されてその誤差信号を生じ低域フイルタ
６へ送られるが上記hおよびlは上記oを中心と
する所定の帯域すなわちキヤプチレンジに含まれ
るようになつておりしたがつて上記誤差信号の周
波数は低いので低域フイルタ６で減衰されずさら
に電圧制御発振器７へ送られてoがhまたはlに
近づくように制御され上記hまたはlと一致して
o′となり、この帰還作用によりPLL８がロツク
されまた上記hまたはlはoを中心とするロツク
レンジにも含まれるのでその状態が保持される。
そして上記低域フイルタ６の出力電圧は入力信号
の周波数hまたはlと電圧制御発振器７の自走周
波数oとの周波数差に比例した電圧となりそれ
が電圧比較器１０で基準電圧発生器９の基準電圧
と比較されるが、この基準電圧は上記電圧制御発
振器７が自走周波数oで発振しているときにお
ける低域フイルタ６の出力電圧と等しいので入力
信号の周波数がhのときはこの基準電圧より低
域フイルタ６の出力電圧のほうが高くなつて電圧
比較器１０の出力はハイレベルＨとなり、また入
力信号の周波数がlのときは基準電圧より低域フ
イルタ６の出力電圧のほうが低くなつて電圧比較
器１０の出力はローレベルＬとなりスケルチ回路
１１を通じて出力端子OUTに復調出力として取
り出せる。
入力信号が到来しないときは低域フイルタ６の誤
差信号が０となり電圧制御発振器７は自走周波数
oで発振している。そこで入力端子INに上記o
を中心とする正負の周波数およびhおよびlに
周波数変調された２進化の信号が入力されると増
幅器１で増幅されたのちその周波数h，lを含む
所定の周波数帯域だけが帯域フイルタ２を通り、
さらにリミツタ３で振幅が一定にされて位相比較
器５へ送られる。そしてそのhまたはlと上記o
とが比較されてその誤差信号を生じ低域フイルタ
６へ送られるが上記hおよびlは上記oを中心と
する所定の帯域すなわちキヤプチレンジに含まれ
るようになつておりしたがつて上記誤差信号の周
波数は低いので低域フイルタ６で減衰されずさら
に電圧制御発振器７へ送られてoがhまたはlに
近づくように制御され上記hまたはlと一致して
o′となり、この帰還作用によりPLL８がロツク
されまた上記hまたはlはoを中心とするロツク
レンジにも含まれるのでその状態が保持される。
そして上記低域フイルタ６の出力電圧は入力信号
の周波数hまたはlと電圧制御発振器７の自走周
波数oとの周波数差に比例した電圧となりそれ
が電圧比較器１０で基準電圧発生器９の基準電圧
と比較されるが、この基準電圧は上記電圧制御発
振器７が自走周波数oで発振しているときにお
ける低域フイルタ６の出力電圧と等しいので入力
信号の周波数がhのときはこの基準電圧より低
域フイルタ６の出力電圧のほうが高くなつて電圧
比較器１０の出力はハイレベルＨとなり、また入
力信号の周波数がlのときは基準電圧より低域フ
イルタ６の出力電圧のほうが低くなつて電圧比較
器１０の出力はローレベルＬとなりスケルチ回路
１１を通じて出力端子OUTに復調出力として取
り出せる。
しかし入力信号中に不規則なノイズが混入する
と入力信号の周波数成分の外に入力信号の周波数
を中心とするノイズの周波数成分が重畳されるの
で、もしノイズ入力が大きいと位相比較器５に入
力される周波数が不安定となり、その入力周波数
が電圧制御発振器７の自走時の周波数oをはさ
んで上記h側とl側とに交互に変移するとそのた
びに電圧比較器１０の出力がハイレベルＨからロ
ーレベルＬへまたローレベルＬからハイレベルＨ
へ変移してしまうことがある。
と入力信号の周波数成分の外に入力信号の周波数
を中心とするノイズの周波数成分が重畳されるの
で、もしノイズ入力が大きいと位相比較器５に入
力される周波数が不安定となり、その入力周波数
が電圧制御発振器７の自走時の周波数oをはさ
んで上記h側とl側とに交互に変移するとそのた
びに電圧比較器１０の出力がハイレベルＨからロ
ーレベルＬへまたローレベルＬからハイレベルＨ
へ変移してしまうことがある。
そこで本発明は電圧制御発振器７の出力を位相
比較器５に帰還するとともに、位相比較器５より
前段において入力信号と混合することにより上記
のような誤動作を簡単に防止できるようにしたも
ので、以下その一実施例を第２図について説明す
ると、第１図におけるスケルチ回路１１がない代
わりに電圧制御発振器７の出力をリミツタ３に帰
還させる帰還回路１２がリミツタ３と電圧制御発
振器７との間に接続されているほかは第１図と変
わらない。なおこの帰還回路１２は、リミツタ３
との接続関係を説明するため第３図に上記リミツ
タ３の一般的な回路とともに示すように、リミツ
タ３内の入力抵抗R1と並列接続されて上記抵抗
R1とともに混合器を構成する入力抵抗R2とその
抵抗R2の入力電圧を決める分割抵抗R3およびR4
とからなつている。
比較器５に帰還するとともに、位相比較器５より
前段において入力信号と混合することにより上記
のような誤動作を簡単に防止できるようにしたも
ので、以下その一実施例を第２図について説明す
ると、第１図におけるスケルチ回路１１がない代
わりに電圧制御発振器７の出力をリミツタ３に帰
還させる帰還回路１２がリミツタ３と電圧制御発
振器７との間に接続されているほかは第１図と変
わらない。なおこの帰還回路１２は、リミツタ３
との接続関係を説明するため第３図に上記リミツ
タ３の一般的な回路とともに示すように、リミツ
タ３内の入力抵抗R1と並列接続されて上記抵抗
R1とともに混合器を構成する入力抵抗R2とその
抵抗R2の入力電圧を決める分割抵抗R3およびR4
とからなつている。
つづいて動作を説明すると、PLL８が入力信
号の周波数hまたはlにロツクされているときは
入力信号の周波数hまたはlと電圧制御発振器７
の周波数o′とが一致しているが、電圧制御発振
器７の出力は帰還回路１２を通じてリミツタ３に
帰還されるので、入力信号がたとえばhからlに
変移する場合、入力信号hが消失した時点では
位相比較器５に前時点でロツクしていた周波数
o′が帰還信号として帰還回路１２とリミツタ３
とを通じて入力されているので、PLL８は依然
o′のロツクを保ち、したがつてこの帰還信号の
電力を超える新たな入力信号lが到来したときl
がリミツタ３内と帰還回路１２内とに分設された
入力抵抗R1とR2とでなる混合器において電圧制
御発振器７から帰還されている上記o′と合成さ
れてsとなり、それがPLL８の位相比較器５で上
記o′と比較されるのでPLL８はo′をsに近づけ
るように制御するためそれによつてsがl側に引
きもどされ、それを繰り返しながらo′が変移さ
れたlと一致して初めてPLL８がlにロツクす
る。すなわち入力信号の変移時において入力信号
中に上記のようなノイズが混入し上記hをlにま
たはlをhに変移させようとしても、上記ノイズ
は瞬時的なものなので、電圧比較器１０の出力信
号がハイレベルＨからローレベルＬにまたはロー
レベルＬからハイレベルＨに変移するまでに消滅
してしまうため上記出力信号は変移しない。
号の周波数hまたはlにロツクされているときは
入力信号の周波数hまたはlと電圧制御発振器７
の周波数o′とが一致しているが、電圧制御発振
器７の出力は帰還回路１２を通じてリミツタ３に
帰還されるので、入力信号がたとえばhからlに
変移する場合、入力信号hが消失した時点では
位相比較器５に前時点でロツクしていた周波数
o′が帰還信号として帰還回路１２とリミツタ３
とを通じて入力されているので、PLL８は依然
o′のロツクを保ち、したがつてこの帰還信号の
電力を超える新たな入力信号lが到来したときl
がリミツタ３内と帰還回路１２内とに分設された
入力抵抗R1とR2とでなる混合器において電圧制
御発振器７から帰還されている上記o′と合成さ
れてsとなり、それがPLL８の位相比較器５で上
記o′と比較されるのでPLL８はo′をsに近づけ
るように制御するためそれによつてsがl側に引
きもどされ、それを繰り返しながらo′が変移さ
れたlと一致して初めてPLL８がlにロツクす
る。すなわち入力信号の変移時において入力信号
中に上記のようなノイズが混入し上記hをlにま
たはlをhに変移させようとしても、上記ノイズ
は瞬時的なものなので、電圧比較器１０の出力信
号がハイレベルＨからローレベルＬにまたはロー
レベルＬからハイレベルＨに変移するまでに消滅
してしまうため上記出力信号は変移しない。
なお電圧制御発振器７の出力は常時帰還回路１
２を通じてリミツタ３に帰還されているが、入力
信号の到来前においては、PLL８に自己の発振
出力oが帰還されることとなるので低域フイル
タ６の出力に誤差信号が生じないので電圧制御発
振器７は自走周波数oで発振を続ける。そして
入力信号が初めて到来したときも、入力信号h
またはlは上記混合器によりoと混合されるが、
hまたはlとoとの混合比は上記抵抗R1および
R2の抵抗比によつて前者が大となるためPLL８
のロツクが遅れるのみでPLL８自身の動作には
影響しない。またPLL８がロツクしているとき
は、入力信号と帰還信号の周波数は同じであるが
位相が異なつているので、上記入力信号はリミツ
タ３の入力側と出力側との間に帰還信号との電圧
比によつて決まる位相差が生じるが、入力信号自
身の周波数は変化しないのでPLL８の動作には
なんら影響を与えない。
２を通じてリミツタ３に帰還されているが、入力
信号の到来前においては、PLL８に自己の発振
出力oが帰還されることとなるので低域フイル
タ６の出力に誤差信号が生じないので電圧制御発
振器７は自走周波数oで発振を続ける。そして
入力信号が初めて到来したときも、入力信号h
またはlは上記混合器によりoと混合されるが、
hまたはlとoとの混合比は上記抵抗R1および
R2の抵抗比によつて前者が大となるためPLL８
のロツクが遅れるのみでPLL８自身の動作には
影響しない。またPLL８がロツクしているとき
は、入力信号と帰還信号の周波数は同じであるが
位相が異なつているので、上記入力信号はリミツ
タ３の入力側と出力側との間に帰還信号との電圧
比によつて決まる位相差が生じるが、入力信号自
身の周波数は変化しないのでPLL８の動作には
なんら影響を与えない。
また上記の実施例においては、帰還回路１２を
通じて帰還される電圧制御発振器７の出力をリミ
ツタ３に帰還させる場合について述べたが、この
出力は位相比較器５より前段に帰還させればよい
ので、帯域フイルタ２または増幅器１に帰還され
るようにしてもよい。そしていずれに帰還させる
場合でも、それらに帰還回路１２の入力抵抗R2
とともに混合器を構成する入力抵抗R1を上記抵
抗R2と並列に接続されるように設ければよく、
それによつて帰還されるリミツタ３などはそれ自
身の動作が変わることはない。
通じて帰還される電圧制御発振器７の出力をリミ
ツタ３に帰還させる場合について述べたが、この
出力は位相比較器５より前段に帰還させればよい
ので、帯域フイルタ２または増幅器１に帰還され
るようにしてもよい。そしていずれに帰還させる
場合でも、それらに帰還回路１２の入力抵抗R2
とともに混合器を構成する入力抵抗R1を上記抵
抗R2と並列に接続されるように設ければよく、
それによつて帰還されるリミツタ３などはそれ自
身の動作が変わることはない。
本発明は以上のように電圧制御発振器７の出力
を位相比較器５に帰還するとともに、位相比較器
５より前段において入力信号と混合することによ
り上記のようなノイズによる誤動作を従来一般に
用いられていた構成が複雑なスケルチ回路１１を
用いないで簡単に防止できるすぐれた効果があ
る。
を位相比較器５に帰還するとともに、位相比較器
５より前段において入力信号と混合することによ
り上記のようなノイズによる誤動作を従来一般に
用いられていた構成が複雑なスケルチ回路１１を
用いないで簡単に防止できるすぐれた効果があ
る。
第１図は従来のFSK受信機のブロツク図、第
２図は本発明の一実施例を示すブロツク図、第３
図はリミツタ３に接続された帰還回路１２の一実
施例の回路図である。 ４……復調器、５……位相比較器、７……電圧
制御発振器、８……PLL、１２……帰還回路。
２図は本発明の一実施例を示すブロツク図、第３
図はリミツタ３に接続された帰還回路１２の一実
施例の回路図である。 ４……復調器、５……位相比較器、７……電圧
制御発振器、８……PLL、１２……帰還回路。
Claims (1)
- １ 復調器にPLLを用いたFSK受信機において、
PLLの電圧制御発振器の出力を位相比較器に帰
還するとともに、位相比較器より前段において入
力信号と混合することによりノイズによる誤動作
を防止した搬送電信装置におけるFSK受信機の
誤動作防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16119278A JPS5590164A (en) | 1978-12-28 | 1978-12-28 | Malfunction preventive unit of fsk receiver of carrier telegraph unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16119278A JPS5590164A (en) | 1978-12-28 | 1978-12-28 | Malfunction preventive unit of fsk receiver of carrier telegraph unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5590164A JPS5590164A (en) | 1980-07-08 |
| JPS635940B2 true JPS635940B2 (ja) | 1988-02-05 |
Family
ID=15730327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16119278A Granted JPS5590164A (en) | 1978-12-28 | 1978-12-28 | Malfunction preventive unit of fsk receiver of carrier telegraph unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5590164A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298256A (ja) * | 1986-06-18 | 1987-12-25 | Nec Corp | 周波数偏移変調信号の受信装置 |
-
1978
- 1978-12-28 JP JP16119278A patent/JPS5590164A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5590164A (en) | 1980-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3793243B2 (ja) | 直接変換受信機 | |
| US3714595A (en) | Demodulator using a phase locked loop | |
| CA2014916C (en) | Direct conversion receiver with dithering local carrier frequency for detecting transmitted carrier frequency | |
| US4575761A (en) | AFT arrangement for a double conversion tuner | |
| JPH07154287A (ja) | 直接変換受信機 | |
| JP2729028B2 (ja) | Ｆｍ搬送波の復調方法および復調回路 | |
| JPH0548483A (ja) | 周波数変換回路 | |
| EP0161024B1 (en) | An fsk data receiver | |
| JP2732803B2 (ja) | 入力ｆｍ信号からオーディオ信号を作成する方法およびその復調回路 | |
| US7038507B2 (en) | Frequency synthesizer having PLL with an analog phase detector | |
| US3544899A (en) | Frequency-modulated receiver with decreased threshold level | |
| US4801896A (en) | Circuit providing improved lock-in for a phase-locked loop | |
| US4953010A (en) | FM demodulator including injection locked oscillator/divider | |
| JPS5919652B2 (ja) | コヒ−レント周波数ダイバ−シチ受信方式 | |
| US4426627A (en) | Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator | |
| JPS635940B2 (ja) | ||
| US4596955A (en) | Phase-locked loop and device for demodulating frequency modulated signals, comprising such a loop | |
| US4086593A (en) | AM removal and phaselock receiver | |
| JP2550701B2 (ja) | Ｆｓｋ受信機 | |
| JPH04363903A (ja) | 位相ループ付き復調装置 | |
| JP2516972Y2 (ja) | 位相同期型発振器 | |
| JP3439544B2 (ja) | テレビ中継機用ｐｌｌ回路 | |
| JPS6032370B2 (ja) | Ｐｌｌシンセサイザ方式の無線機器 | |
| JP2564615B2 (ja) | Ｆｍ受信機の雑音除去装置 | |
| JPH0314826Y2 (ja) |