JPS6360935B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は伝送路の減衰測定装置に係り、より詳
細には伝送信号がランダムな場合、即ちあらかじ
め信号の正確な値がわからない場合に信号の伝送
路の減衰を測定する装置に係る。

本発明は、特に電話通信系において、２線式電
話回線と４線式電話回線との相互接続を行う終端
装置を備えた通信路上のエコー経路の減衰を測定
し、例えば４線式回線に挿入される半エコーサプ
レツサに付加的機能を与えるために使用される。

加入者の電話機に接続されておりこの加入者に
対する双方向性伝送路を構成する２線式回線と、
この加入者に対して互いに独立した送信路と受信
路とを構成する４線式回線との相互接続を行う電
話通信回線の終端装置においては、受信路から送
信路までの間に漂遊伝送経路が存在する。従つ
て、受信路中の信号の一部分が上述の近端の加入
者と通信中の遠端の加入者に向つて再送信され
る。このような信号はエコー信号と呼ばれ、漂遊
経路はエコー経路と呼称される。このようなエコ
ー信号が伝送されると、極めて遠距離の接続の場
合は遠端の加入者が自身の声のエコーを聞取ると
いう問題があり、呼量を減少させるために集信装
置型システムを使用したネツトワーク内での接続
の場合はこの集信装置型システムの効率が著しく
低下するという問題が生じる。このような問題点
を除去するために、４線式回線に半エコーサプレ
ツサが設けられる。この半エコーサプレツサは、
近端の加入者の通話信号がないときには送信路上
のエコー信号の伝送を阻止し、一方近端の加入者
の通話信号についてはこれにエコー信号が重畳す
るか否かにかかわらず伝送を許可する。４線式回
線は更に、この４線式回線と遠端の加入者の電話
機に接続された２線式回線とを接続する終端装置
内で生じるエコー信号用に別の半エコーサプレツ
サを備えている。

送信路上の信号が受信路上の信号のエコー信号
のみから構成されるか、近端の加入者の通話信号
をも含むかを検出する一つの方法として、送信路
の信号のレベルを受信路の信号レベルの関数であ
る検出しきい値と比較し、受信路の信号に関する
送信路のエコー信号の減衰を評価する方法があ
る。この場合の減衰とは受信路上の半エコーサプ
レツサの出力（場合によつては入力）と送信路上
の半エコーサプレツサの入力との間のエコー経路
の減衰である。この減衰の実際の値は、終端装置
に接続されている２線式回路の特性値に左右され
る。またこの減衰は同一ネツトワークの中でも通
信路ごとに著しく変化する場合がある。作動中の
半エコーサプレツサの減衰を測定することによつ
て検出しきい値を減衰の上述の如き変化に合せて
調整し、その結果、エコー信号に重畳されている
近端の加入者の信号の存在を迅速に且つ確実に検
出することが可能である。

エコー経路の両端の信号に基づいて上述の如き
測定を実行する場合、これらの信号がもともとラ
ンダムであるゆえエコー経路上の伝搬時間を考慮
しなければならない。このエコー伝搬時間あるい
はエコー遅延は、終端装置と半エコーサプレツサ
との間の距離の関数であり、場合によつては伝送
通路に配置されたフイルタの如き他の装置の特性
の関数である。エコー遅延は同一の半エコーサプ
レツサを使用しても通信路ごとに異なつており、
その値は数10ミリ秒に至る。このような測定を行
う場合さらに別の要因を考慮しなければならな
い。即ち、送信路上のエコー信号に近端の加入者
の通話信号がしばしば（両方の加入者が話をして
いる場合）重畳する点である。

上述の問題点を解決するため、以下の如き技術
がすでに提案されている。最大エコー遅延時間に
等しい周期でエコー経路の両端の信号の最大絶対
値をそれぞれ検出し、これらの信号の各々につい
て各周期に検出された最大値を次の周期にメモリ
に記憶させ、各周期の終了時点に、直前の周期に
エコー経路の入力で検出された信号の最大値と、
該当周期及び直前周期においてエコー経路の出力
で検出された２つの信号の最大値のうちの大きい
方の値との比を求める。この比の値、即ち、両方
の加入者が話中の時点と遠端の加入者が話中でな
い時点とで誤りを最小限にするため“１”を越え
る値に前もつて制限された比の値は、エコー経路
の減衰の補数として評価される。

このような処理方法によると、遠端の加入者だ
けが話している場合であつてもエコー経路の減衰
の実際値より小さな値となることがほとんどであ
る。

本発明の目的は、回路構成をより複雑とするこ
となく減衰量をより正確に測定できる装置を提供
することにある。

本発明の上述の目的は、伝搬時間が下限Ｔ１と
上限Ｔ２との間にあるランダム信号用の伝送路の
減衰測定装置であつて、伝送路の入力端に接続さ
れ、入力端の信号の最大値に対応し持続時間が上
限Ｔ２以上の信号を出力する第１の最大値回路
と、伝送路の出力端に接続され、その出力端の信
号の最大値に対応し持続時間が上限Ｔ２と下限Ｔ
１との差以上の信号を出力する第２の最大値回路
と、第１の最大値回路に接続され、第１の最大値
回路の出力信号が上限Ｔ２以上の所定時間中一定
に維持されたことを検出して第１及び第２の最大
値回路の出力信号の検出時期を示す信号を出力す
る検出回路と、第１及び第２の最大値回路及び検
出回路に接続され、検出回路から上述の信号が出
力された際の第１及び第２の最大値回路の出力信
号の比の関数である測定信号を発生する処理回路
とを備えた減衰測定装置によつて達成される。

検出回路が、周期Ｔを規定するクロツクを発生
するクロツク源を含んでいると共に第１の最大値
回路の出力信号が任意の周期Ｔの終了時点からｎ
番目後の周期の終了時点までの間一定であること
を検出するものであり、第１の最大値回路がｎ番
目前の周期の開始時点から現在の周期の終了時点
までの間の前記入力端の信号の最大値を各周期Ｔ
の終了時点毎に出力するものであり、第２の最大
値回路がｍ番目前の周期の開始時点から現在の周
期の終了時点までの間の前記出力端の信号の最大
値を各周期Ｔの終了時点毎に出力するものである
ことが好ましい。ただし、ｎ及びｍは、ｎ・Ｔ≧
T2及び２・ｎ・Ｔ−T2≧ｍ・Ｔ≧ｎ・Ｔ−T1と
なるようにあらかじめ定めた零を除く整数であ
る。

処理回路が、第１の最大値回路の出力信号が第
２の最大値回路の出力信号以下のときに検出回路
の作動を抑制するデイスエーブル手段を含んでい
ることも好ましい。

また、処理回路が、第１及び第２の最大値回路
の出力信号の比を表わす信号を出力する入力回路
と、検出回路の出力信号によつて制御され測定信
号を発生する出力回路とを備えていても良い。

さらに処理回路が、第１及び第２の最大値回路
のあらかじめ定めたしきい値より大きい値の出力
信号の比に対応する範囲内に前記入力回路の出力
信号の値がない場合に、検出回路の作動を抑制す
る手段を備えていても良い。

出力回路が、検出時期毎であつて次の検出時期
まで変化しない前記入力回路の出力信号の瞬時値
に相当する信号を発生する手段を備えていること
も望ましい。

出力回路が、検出回路によつて制御される制御
ループを出力側に備えていても良い。

上述の制御ループが、測定信号の値を規定する
内容を有する累算器と、入力回路の出力信号と測
定信号とを比較し、検出時期において出力信号が
測定信号より大きい場合は累算器の内容を増大せ
しめ、出力信号が測定信号より小さい場合は累算
器の内容を減小せしめるよう検出回路と協働して
制御する比較器とを備えていることが望ましい。

処理回路が、第１及び第２の最大値回路の出力
信号のうち少くとも一つの信号があらかじめ定め
たしきい値以下の場合に検出回路の作動を抑制す
る手段を備えていても良い。

第１及び第２の最大値回路が同一構成の回路で
あつても良い。

本発明の他の特徴及び利点は、添付図面に基く
以下の記載により明らかになると思われる。

第１図は、電話通信回線のエコー経路における
減衰を測定するために用いられる本発明の測定装
置の一実施例を示す。

図示の測定装置は、加入者Ａに対する受信路１
と送信路２とを形成する４線式電話回線に接続さ
れている。加入者Ａの電話機３は、双方向性の伝
送路５を構成する２線式回線と４線式回線の終端
装置６とを介して４線式回線に接続されている。
終端装置６は、上述の２線式回線と４線式回線と
の相互接続を行う。近端の加入者Ａは、他の２線
式回線と他の終端装置とを介して通信路の（図示
しない）他端で４線式回線に接続された電話機を
有する遠端の加入者Ｂと通話するとができる。

第１図に示した測定装置は、アクセス点７及び
アクセス点８で受信路１及び送信路２にそれぞれ
接続されている。これら受信路１及び送信路２上
の信号は、アクセス点７及び８においてはアナグ
ロ信号となつている。アクセス点７及び８は４線
式回線に接続された半エコーサプレツサの受信路
への出力及び送信路からの入力として構成されて
いる。この半エコーサプレツサは、加入者Ａが通
話していないときに、終端装置６で生成されるエ
コー信号が加入者Ｂに伝送されることを阻止する
ように構成されている。測定装置は、終端装置６
を通つてアクセス点７からアクセス点８に至る伝
送路の減衰を測定する。この測定値に従つて半エ
コーサプレツサの検出しきい値が調整される。半
エコーサプレツサの残りの部分は、従来技術によ
るものであり、本測定装置の作動を理解するため
に重要でないため図示されていない。

この測定装置は主としてデジタル装置で構成さ
れており、入力に２つの同型のアナログ／デジタ
ルコンバータ９，１０を備えている。コンバータ
９，１０はそれぞれアクセス点７で受信路１に接
続され、アクセス点８で送信路２に接続されてい
る。これら２つのコンバータは、受信路１及び送
信路２の信号を、クロツク源１３から供給される
周期Teのサンプリングクロツク信号Heによつて
制御される速度でそれぞれ処理する。各コンバー
タの出力は、処理されるアナログ信号の連続する
サンプルの振幅又は絶対値をコード化した連続す
る２進数又は２進語を含んでおり、これらの２進
数又は２進語には上述のサンプルの極性又は符号
が含まれていない。各コンバータ９，１０は、各
コード語のいくつかのビツトについて同時に取り
出すことができる所定数の出力端子からなる並列
出力を有している。第１図に示した測定装置内及
び第３図及び第４図の回路内における全デジタル
信号は、並列出力から得られ、並列リンクにより
伝送され、並列入力によつて受信される。従つ
て、これらの出力、リンク及び入力が並列である
ことについては以下説明しない。図示において並
列結線は複線によつて示されている。

コンバータ９，１０は、単一性を有する２つの
２進数が所定の比を有する２つの信号絶対値を表
わすように対数の変換則で作動することが望まし
い。各コンバータは、例えば、リニアなアナロ
グ／デジタルコンバータとその出力に接続された
リニア／対数コードコンバータとから構成され
る。あるいは、各コンバータが、対数則のアナロ
グコンプレツサとこのコンプレツサに接続された
リニア変換則を有するアナログ／デジタルコンバ
ータとから構成されてもよい。

コンバータ９，１０はそれぞれ最大値回路１
１，１２に接続されている。これら最大値回路１
１，１２は、それぞれのデータ入力でコンバータ
９，１０により整流されデジタル化された受信路
１及び送信路２の信号を受け取る。最大値回路１
１及び１２はクロツク源１３により制御される。
即ち、クロツク源１３は最大値回路１１，１２の
それぞれの第１のクロツク入力にサンプリングク
ロツク信号Heを供給し、第２のクロツク入力に、
サンプリング周期Teに比較して長い周期Ｔを持
つクロツク信号Ｈを供給する。最大値回路１１は
デジタル信号ｃ１を出力する。各周期Ｔ中のデジ
タル信号ｃ１の値（従つて各サンプリング周期
Teにおける値）は、この最大値回路１１のデー
タ入力における信号の最大値である。換言すれ
ば、ｎ番目前の周期の開始時点から当該時点まで
の間の受信路１上の信号の最大絶対値である。た
だしｎは０ではない整数である。一方、最大値回
路１２はデジタル信号ｃ２を出力する。各周期Ｔ
中のデジタル信号ｃ２の値は、最大値回路１２の
データ入力における信号の最大値である。換言す
れば、ｍ番目前の周期の開始時点から当該時点ま
での間の送信路２上の信号の最大絶対値である。
ただしｍは０ではない整数である。

第２図を参照することによつてより明らかとな
るように、最大値回路１１は、ｎ・Ｔから（ｎ＋
１）・Ｔまでの持続時間を有している。最大値回
路１１のデータ入力の信号が、その初期値より低
い値に低下した後、その初期値より低いままに保
たれると、ｎ・Ｔから（ｎ＋１）・Ｔまでの期間、
信号ｃ１はこの初期値を維持することとなる。即
ち、データ入力の信号がその初期値より低くなり
そのままに保たれたとしても信号ｃ１の値は低下
しない。持続時間の正確な値は、周期Ｔ内で入力
信号値がその初期値より低くなつた時間に応じて
定まる。最大値回路１１は、そのデータ入力の信
号が信号ｃ１の値を越えると瞬時にこの信号に応
答し、信号ｃ１が直ちにこの上昇に従つて変化す
る。

最大値回路１２も同様にｍ・Ｔから（ｍ＋
１）・Ｔまでの持続時間を有しており、瞬時に応
答を行う。

受信路上のアクセス点７から送信路上のアクセ
ス点８までのエコー経路上の伝搬時間は、エコー
遅延時間として知られている。そのエコー遅延時
間は、正確には知られていないが、下限Ｔ１と上
限Ｔ２との間の値を有している。ｎ，ｍ及びＴの
値は、積ｎ・ＴがＴ２以上（好ましくはＴ２にほ
ぼ等しい値）であり、積ｍ・Ｔがｎ・Ｔ−Ｔ１以
上であり、かつ2n・Ｔ−Ｔ２以下（実際には
ｎ・Ｔ以下）である。エコー遅延時間が０〜
25msの間であり２つの同一構成の最大値回路１
１，１２について例えばｎ＝ｍ＝３の場合（以下
の説明では全てこの値をとる）、持続時間125μsの
70のサンプリング周期に対応するＴ＝8.75msに
選択することが有利である。

信号Ｈは、例えば、サンプリング周期Teに等
しい同一の持続時間を持つ正のパルスから形成さ
れている。これらの信号Ｈは、パルス信号Heを
カウントするカウンタとこのカウンタの70の出力
状態のうちの特定の１つの状態に応答するデコー
ダとから成る70分周回路（この数値70は特別な例
にすぎない）を用いて図示しない従来回路により
クロツク源１３内でパルス信号Heから形成され
る。

なお、最大値回路１１，１２の特定の実施例に
ついては後に第３図に基いて説明する。

第１図の測定装置は更に、最大値回路１１の出
力に接続された検出回路１５を含んでいる。検出
回路１５は、任意の周期Ｔの終了時点からそのｎ
番目後の周期Ｔ（ここでは第３番目の周期）の終
了時点までの間、信号ｃ１が一定に維持されたか
どうかを検出する。この検出回路１５はクロツク
源１３を含んでおり、更に、信号ｃ１及びｃ２の
処理を行う処理回路２５に接続されたデイスエー
ブル入力１６を有している。処理回路２５は最大
値回路１１及び１２のそれぞれの出力に接続され
ている。この処理回路２５は、本測定装置の出力
信号を構成するデジタルの測定信号ｓをその出力
に発生させる。この測定信号ｓは、信号ｃ１及び
ｃ２の検出時期である特定時期（検出回路１５に
より規定される）における信号ｃ１及びｃ２の相
対値に応じた値を有している。処理回路２５は、
更に、検出回路１５のデイスエーブル入力１６に
論理信号Ｉを出力する。この論理信号Ｉは、所定
のレベル例えばレベル“０”において検出回路１
５の動作を抑制する。

検出回路１５はさらに、最大値回路１１の出力
に接続されたデータ入力とクロツク信号Ｈを受け
取るように接続された制御入力とを有するメモリ
１７を備えている。このメモリ１７は、各周期Ｔ
の終了時点における信号ｃ１の値を次の周期Ｔの
終了時点まで記憶し、その出力から記憶した値が
得られるように構成されている。

検出回路１５はさらにまた最大値回路１１の出
力に接続された第１の入力とメモリ１７の出力に
接続された第２の入力とを有する比較器１８を備
えている。この比較器１８は、各周期Ｔにおける
信号ｃ１の瞬時値とその前の周期Ｔの終了時点に
おける信号ｃ１の値とを比較し、比較した互いの
値が等しいか否かに従つて、例えば本実施例で
は、レベル１又は０の論理信号Ｅを出力する。

検出回路１５はまた、比較器１８の出力に接続
されたデータ入力とクロツク信号Ｈを受け取るよ
うに接続されたロード及びシフト制御入力とを有
する２段（ｎ−１＝２の場合）シフトレジスタ１
９を備えている。このシフトレジスタ１９は、各
周期Ｔの終了時点における信号Ｅの値を次の一周
期Ｔのみ記憶する。またシフトレジスタ１９はそ
の各段にそれぞれ接続された出力を備えている。

また、さらに検出回路１５は、比較器１８の出
力とシフトレジスタ１９の２つの出力とデイスエ
ーブル入力１６とに接続された４つの入力を有す
るアンドゲート２０を備えている。検出回路１５
が抑制されているとき、即ちデイスエーブル入力
１６の信号Ｉが１レベルのとき、アンドゲート２
０の出力信号Ｆは、３番目前の周期の終了時点か
ら信号ｃ１が一定であつたか否かを表わしてい
る。この出力信号Ｆは各周期Ｔの間、従つて各周
期Ｔの終りにも存在することとなる。検出回路１
５が抑制されているとき、信号Ｆはベル０に維持
される。

メモリ１７は、信号ｃ１の値をコード化して得
た２進語のそれぞれのビツトを格納する並列接続
されたＤ型フリツプフロツプ（図示なし）から成
つている。比較器１８は、メモリ１７を構成する
フリツプフロツプのＤ入力に印加されるコード化
された語とこれらのフリツプフロツプに格納され
ているコード化された語との各ビツトをそれぞれ
比較する並列接続されたエクスクルーシブオアゲ
ート（図示なし）の組とこれらのエクスクルーシ
ブオアゲートの論理積を出力するように接続され
たアンドゲート（図示なし）とから構成されても
良い。

アンドゲート２０の出力信号Ｆ及びクロツク信
号Ｈは、処理回路２５の制御入力に印加される。
これら２つの信号は、信号ｃ１及びｃ２の検出時
期を決定し、処理回路２５は、これらの信号に基
づいて本測定装置の出力である測定信号ｓを発生
する。これら検出時期は、信号Ｆがレベル１であ
る周期Ｔの終了時点となる。換言すれば、検出回
路１５が抑制状態（デイスエーブル状態）でな
く、３番目前の周期Ｔの終了時点から信号ｃ１が
一定に維持されている場合その周期Ｔの終了時点
が検出時期となる。

処理回路２５は、最大値回路１１及び１２の出
力にそれぞれ接続された２つの入力を有し信号ｃ
１とｃ２との比を示すデジタル信号ｒを発生する
入力回路２６を備えている。

処理回路２５は、さらに、入力回路２６の出力
に接続され検出回路１５により制御される出力回
路２７を備えている。この出力回路２７の出力信
号は各ｃ１及びｃ２検出時期に値ｒを有し、これ
らの時期の間は一定に維持される。この出力回路
２７より出力される信号は前述の測定信号ｓを構
成する。

処理回路２５は、また、最大値回路１１及び１
２の出力にそれぞれ接続された２つの入力を有し
モニタした信号ｃ１又はｃ２が所定の比較しきい
値を上回つたか否かに従つて、例えば本実施例で
は、レベル１又は０の出力信号を形成する第１及
び第２のテスト回路３０及び３１を備えている。

処理回路２５は、また、入力回路２６の出力に
接続された入力を有し信号ｒの値が所定のしきい
値Ｒより大きい値によつて設定される所与の範囲
内にあるか否かに従つて、例えば本実施例では、
レベル１又は０の出力信号を形成する第３のテス
ト回路３２を備えている。信号ｒの値は、例えば
本実施例では、信号ｃ１とｃ２との比である。

処理回路２５は、またさらに、テスト回路３
０，３１及び３２の出力に接続された３つの入力
を有するアンドゲート３３を備えている。このア
ンドゲート３３の出力信号Ｉは、検出回路１５の
デイスエーブル入力１６に印加され、これにより
検出回路１５は信号ｒがしきい値Ｒ以下のときあ
るいは信号ｃ１及びｃ２の少くとも一方が前述の
比較しきい値以下のとき抑制される（デイスエー
ブル状態となる）。

出力回路２７は、２つの入力及び１つの出力を
有する電子スイツチ２８とメモリ２９とを備えて
いる。メモリ２９は、電子スイツチ２８の出力に
接続されたデータ入力と電子スイツチ２８の第１
の入力に接続されたデータ出力とを有している。
電子スイツチ２８の第２の入力は入力回路２６の
出力に接続されている。電子スイツチ２８は信号
Ｆにより制御され、この信号Ｆがレベル０か１か
に従つてこの電子スイツチ２８の出力が第１の入
力あるいは第２の入力に接続される。メモリ２９
は、各周期Ｔの終了時点に電子スイツチ２８の出
力で得られる値を次の周期Ｔの終了時点まで記憶
するようにクロツク信号Ｈによつて制御される。
この場合、メモリ２９には該当する周期Ｔの終了
時点に信号Ｆが１であるか又は０であるかに従つ
て、信号ｒの値あるいはこのメモリに前もつて書
込まれた最新の値を選択的に記憶する。メモリ２
９に記憶された値は、その出力に送られる。従つ
て各ｃ１／ｃ２検出時期における信号ｒの値がメ
モリ２９に書込まれ、この値は次の検出時期まで
メモリ２９に保持され、斯くしてメモリ２９の出
力が前述の前記測定信号ｓとなる。

テスト回路３０，３１における信号ｃ１，ｃ２
それぞれの比較しきい値は、受信路１、送信路２
上のバツクグラウンド雑音の最大絶対値にそれぞ
れ実質的に等しく設定される。信号ｃ１及びｃ２
の比較しきい値は本実施例では等しく、以下これ
をＳで示す。信号ｒに関するしきい値Ｒは、本実
施例では、１に等しく設定されている。従つて、
信号ｃ１が信号ｃ２以下のとき、検出回路１５が
抑制される。テスト回路３０，３１及び３２によ
る検出回路１５の抑制は、遠端の加入者Ｂが話し
てない期間に誤つた測定信号が得られることを回
避し、かつ加入者Ａ及びＢが共に話をしている期
間に測定信号に生ずるかも知れない誤りを制限も
しくは除去するために行われる。

信号ｃ１及びｃ２の値が対数則によつてコード
化されているため、入力回路２６は、最大値回路
１１の出力に接続されたプラス入力と最大値回路
１２の出力に接続されたマイナス入力とを有する
単純な減算器で構成される。従つてこの入力回路
２６は、信号ｃ１の値をコード化した２進語又は
２進数から信号ｃ２の値をコード化した２進語又
は２進数を減算する。この減算によつて得られた
数は信号ｒの値をコード化した値であり、従つて
信号ｒは、前記の得られた数が正、０又は負のい
ずれであるかに従つて１より大きいか、１に等し
いか又は１より小さい値となる。信号ｃ１及びｃ
２の値はｄビツト（例えばｄ＝４）にコード化さ
れ、信号ｒの値はｄ＋１ビツトにコード化され
る。このｄ＋１ビツトのうちの１ビツトは符号ビ
ツトであり、数が正であるか否かに従つて１又は
０に例えば設定される。

メモリ２９は、例えば、並列接続された複数の
Ｄ型フリツプフロツプ（図示せず）から成り、記
憶する必要性のない符号ビツトを除く各ビツトに
入力回路２６から与えられる数が格納される。テ
スト回路３２によつて検出回路１５が抑制される
結果、ｃ１／ｃ２検出時期における入力回路２６
の出力値は常に正である。

電子スイツチ２８は、論理ゲートの組から成る
データセレクタスイツチ又はマルチプレクサで構
成され、信号Ｆの制御に基づいて入力回路２６か
ら与えられる数のビツト（ただし符号ビツトを除
く）あるいは前述のフリツプフロツプのそれぞれ
に記憶されたビツトをメモリ２９を構成するフリ
ツプフロツプのＤ入力に印加する。

各テスト回路３０，３１は、デジタル比較器か
ら成る。この比較器は、テスト回路３０の場合は
信号ｃ１、テスト回路３１の場合は信号ｃ２の値
をコード化した２進数と、供給源（図示なし）か
ら与えられるしきい値Ｓの値をコード化した２進
数との比較を行う。

テスト回路３２は実際には入力回路２６の符号
ビツトを出力する端子とアンドゲート３３の入力
との間の単なる結線で構成することができる。

メモリ１７，２９及びシフトレジスタ１９の各
段は、同期して作動する。即ち、各制御パルス印
加時、例えば周期Ｔの終了時点を示すクロツク信
号Ｈの立上り時、にメモリ及びシフトレジスタの
各段に書込まれるデータは、これら制御パルスが
印加される直前にそれぞれの入力に存在するデー
タである。

また、受信路１及び送信路２に存在する信号の
うちで前記しきい値Ｓより小さい信号値は減衰測
定のためにあまり重要ではないので、コンバータ
９及び１０においてこれらの通信路の信号をある
程度ピーク制限することができる。このピーク制
限は、しきい値Ｓ以下の全ての信号を同一の数に
コード化することによつて行なわれる。その結
果、コンバータ９及び１０の出力信号、従つて、
信号ｃ１及びｃ２は、常にしきい値Ｓ以上であ
る。このような場合図示されてはいないが、テス
ト回路３０は不用である。信号ｃ１がしきい値Ｓ
以下であつたときは、信号ｃ２が必然的に信号ｃ
１以上であり、従つて入力回路２６からの符号ビ
ツトによつて検出回路１５が抑制される。

第１図に示した測定装置では、一例としてｎが
３である。ｎが３より大きい場合、シフトレジス
タ１９をｎ−１段のシフトレジスタで置き換え、
アンドゲート２０を、比較器１８の出力信号と、
デイスエーブル入力１６の信号と、上述のシフト
レジスタの各段の出力信号との論理積を得る他の
アンドゲートあるいはこれに類するものによつて
置き換えれば良い。ｎが２の場合、シフトレジス
タ１９は単一のフリツプフロツプによつて、また
アンドゲート２０は、３入力アンドゲートによつ
て置き換えられる。ｎが１の場合、シフトレジス
タ１９は不要であり、アンドゲート２０はデイス
エーブル入力１６の信号及び比較器１８の出力信
号の論理積を得る他のアンドゲートによつて置き
換えられる。

第１図に示した測定装置の動作を第２図を参照
して以下に記述する。

第２図には、遠端の加入者のみが話をしている
場合の、本測定装置の種々の点における信号が示
されている。

同図のａには、受信路１上の遠端の加入者の整
流された話信号ｐの包絡線Ｐが表わされている。
さらに、送信路２上の整流された信号ｑの包絡線
Ｑが表わされている。信号ｑは信号ｐによつて発
生するエコー信号である。

ｔ１〜ｔ１２は、連続する周期Ｔを時間の経過
順に示すものである。包絡線Ｐ及びＱは、それぞ
れ、包絡線Ｐに関しては期間ｔ４中に、包絡線Ｑ
に関しては期間ｔ６中に生ずる最大部で出合う上
昇部と下降部とから成つている。エコー遅延時間
はこの例では周期Ｔの２倍にほぼ等しい。

コンバータ９及び１０における量子化を無視す
ると、ａには、信号ｐ及びｑにそれぞれ対応する
最大値回路１１及び１２の出力信号ｃ１及びｃ２
が示されており、また、しきい値Ｓが示されてい
る。各周期Ｔにおける信号ｃ１の値は、３番目前
の周期の開始時点から現在までの信号ｐの最大値
の絶対値である。この信号ｃ１は包絡線Ｐの上昇
部と、包絡線Ｐの最大部から始まつて連続するス
テツプで降下する折れ線P′とによつて表わされて
いる。第１のステツプの値は包絡線Ｐの最大値で
あり、この第１のステツプはこの最大値が生じた
時点から周期ｔ７の終了時点まで伸長している。
この第１のステツプの持続時間は、最大値回路１
１の保持時間に対応し、第２のステツプ以降の各
ステツプは１周期Ｔにわたつて伸長している。

同様に、各周期Ｔにおける信号ｃ２の値は、３
番目前の周期の開始時点から現在までの信号ｑの
最大値の絶対値である。この信号ｃ２は包絡線Ｑ
の上昇部と、包絡線Ｑの最大部から始まつて連続
するステツプで降下する折れ線Q′とによつて表
わされている。第１のステツプは包絡線Ｑの最大
値に等しい値であり、この最大値が生じた時点か
ら周期ｔ９の終了時点まで伸長している（最大値
回路１２の保持時間）。また、後続の各ステツプ
は周期Ｔにわたつて伸長する。

第２図のｂ，ｃ，ｄ，ｅ、及びｆは、それぞれ
比較器１８、シフトレジスタ１９の第１段及び第
２段、アンドゲート３３及びアンドゲート２０
（信号Ｆ）の論理出力信号を表わしている。信号
ｃ１及びｃ２の検出時間は、クロツク信号Ｈのパ
ルス（本実施例では単一のパルス）によりｇに示
されている。このパルスによつて信号ｒの値がメ
モリ２９に書込まれる。

周期ｔ４の終了時点までは、周期Ｔにおける信
号ｃ１の値が前の周期の終了時点におけるこの信
号の値よりも常に大であるので、比較器１８の出
力信号は０である。周期ｔ４の終了時点では、整
流された信号ｐの最大値（信号ｃ１の値）がメモ
リ１７に書込まれる。これにより比較器の出力信
号は１となり、信号ｃ１が同じ値を保つ限りは、
即ち周期ｔ７の終了時点までは、この値が維持さ
れる。比較器１８の出力信号が再び０に戻りその
まま維持されると、信号ｃ１の値は一つの周期の
値から次の周期の値へと減少する。

シフトレジスタ１９の第１段及び第２段の出力
信号は、それぞれ周期Ｔ及び周期Ｔの２倍だけ遅
延した比較器１８の出力信号を再生する。従つて
一つの周期（ｔ７）中のみ上記３つの信号が同時
に１となる。しかも、上記期間中アンドゲート３
３の出力信号が１であるので、即ち、信号ｃ１及
びｃ２は共にＳより大であり信号ｃ１は信号ｃ２
より大であるので、アンドゲート２０の出力にお
ける信号Ｆは周期ｔ７の開始時点から終了時点ま
での間１であり、他の期間中は０となる。

その結果、電子スイツチ２８は周期ｔ７の間だ
けメモリ２９の入力と入力回路２６の出力とを接
続し、周期ｔ７の終了時点にメモリ２９に信号ｒ
の瞬間値が書込まれる。メモリ２９の内容は他の
期間中修正されない。

従つて信号ｃ１及びｃ２は、その各々の値のそ
れぞれ信号ｐ及びｑ（即ち受信路上の遠端の加入
者の話信号及び送信路上の対応するエコー信号）
の最大絶対値であるときに、エコー経路の減衰測
定のために検出される。なお、減衰測定のために
得られる値はこれら最大値の比である。

第２図に示した例では、エコーの遅延時間はほ
ぼ2Tである。しかしながら、０から3Tまでのい
かなる値の遅延時間について、信号ｐ及びそのエ
コー信号ｑの最大絶対値が周期ｔ７の終了時点に
２つの最大値回路の出力に現れるように構成可能
である。周期Ｔの値として選ばれた8.75msは、
積3Tがエコーの遅延時間として期待する最大値
（25ms）に等しい。その結果、あらゆる条件下で
信号ｐ及びそのエコー信号ｑの最大絶対値がそれ
ぞれ周期ｔ７の終了時点に２つの最大値回路の出
力に現れる。

より一般的には、受信路及び送信路にそれぞれ
接続された最大値回路に関して３と異なる値ｎ及
びｍを適用した場合にも類似の結果が得られるこ
とは明らかである。即ち、ある周期Ｔの終了時点
であり受信路に接続された最大値回路の出力信号
がｎ番目前の周期Ｔの終了時点から一定に保持さ
れている場合であつてエコーの遅延時間が下限Ｔ
１と上限Ｔ２との間にある場合、信号ｐ及びその
エコー信号ｑの最大値は、そのある周期Ｔの終了
時点に最大値回路の出力にそれぞれ現れる。ただ
し、値ｎ及びｍさらに周期Ｔが前に述べた関係、
ｎ・Ｔ≧Ｔ２及びｍ・Ｔ≧ｎ・Ｔ−Ｔ１を満す場
合である。

前に述べた第３の条件、即ちｍ・Ｔ≦２・ｎ・
Ｔ−Ｔ２という条件は、繰り返し生じるｃ１／ｃ
２検出時期が互いに接近している場合に、送信路
側の最大値回路による接続時間が長過ぎる状態で
２つの最大値回路の出力である最大値の比較が行
われることを防止するためのものである。

前に述べたように、テスト回路３０，３１及び
３２は、測定信号の値が遠端の加入者Ｂのみが話
をしている期間外の期間に変化されることを防止
するか、またはこの測定信号中に導入されるかも
しれない誤差を最小限に制限するためのものであ
る。

加入者Ｂが通話中に近端の加入者Ａが話を始め
た場合、最大値回路１２の出力信号ｃ２（最初は
最大値回路１１の出力信号ｃ１より小さい）は、
通常、かなり急速に信号ｃ１を超え、このとき送
信路２上の信号は加入者Ａの通話信号と加入者Ｂ
の通話信号のエコー信号とを含むこととなる。そ
の結果、テスト回路３２は検出回路１５を抑制
し、テスト回路３０及び３１の出力信号はレベル
１に保たれる。多くの場合、上記の超過が生じな
いうちは信号ｃ１及びｃ２の検出時期が現れな
い。

しかしながらある種の場合、周期Ｔの３倍より
長い期間、信号ｃ１が一定に保たれる如き状況が
信号ｃ２が信号ｃ１より小さい期間中にも起り得
る。この場合、信号ｒの瞬間的な値がメモリ２９
に書込まれてしまう。しかしながらこのような場
合にメモリ２９に書込まれる値はその単位より大
であることが確実で、このことが測定信号の誤差
を制限する。この測定信号の値はいずれにせよ遠
端の加入者のみが話をする次の期間で調整され
る。

近端の加入者Ａだけが話す時、信号ｃ２は信号
ｃ１より大であり、従つて検出回路１５はテスト
回路３２によつて抑制され（さらに、受信路１上
にはバツクグラウンド雑音しか存在しないためテ
スト回路３０によつても抑制され）、従つて測定
信号の値は変更されない。

加入者Ａ及びＢが共に話をしていない場合、受
信路１及び送信路２上にはバツクグラウンド雑音
だけしか存在しないため、検出回路１５はテスト
回路３０及び３１によつて抑制され、測定信号ｓ
は前の値に維持される。テスト回路３１が、加入
者Ａ及びＢのうちのどちらか一方の通話信号が存
在しない場合、最大値回路１１からの信号ｃ１が
受信路１の上に生じたパルス性雑音によつてしき
い値Ｓより大きくなつても最大値回路１２からの
信号ｃ２がしきい値Ｓを超えない限り、検出回路
１５を抑制することができる点に注目すべきであ
る。なおこのようなパルス性雑音は音声帯域外の
周波数スペクトルを有しており、送信路２には伝
送されない。

第３図は、第１図の測定装置の最大値回路１１
（または最大値回路１２）の一実施例を示す。

最大値回路は、データ入力４１と２つのクロツ
ク入力４２及び４３とを備えている。以下の説明
で入力信号とは、データ入力４１に印加される信
号であつて第１図の装置におけるコンバータ９
（または１０）の出力信号を意味する。

クロツク入力４２に印加されるサンプリング信
号Heは、２つの入力と１つの出力を有する電子
スイツチ４５の出力に接続されたデータ入力を有
するメモリ４４へのロードを制御する。電子スイ
ツチ４５の２つの入力のうちの第１の入力は本最
大値回路のデータ入力４１に接続され、その第２
の入力はメモリ４４のデータ出力に接続されてい
る。

比較器４６は、本最大値回路のデータ入力４１
及びメモリ４４の出力にそれぞれ接続される２つ
の入力を有する。比較器４６はメモリ４４の連続
する内容と入力信号の連続する値とを比較し、デ
イスエーブル回路４７を介して電子スイツチ４５
を制御すする論理信号を発生する。入力信号の値
がメモリ４４の内容より大きいか否かに従つて、
この論理信号は電子スイツチ４５の出力をその第
１あるいは第２の入力に接続する。

クロツク入力４３に印加される信号Ｈは、比較
器４６の出力信号をデイスエーブルし、各周期Ｔ
の開始時点でメモリ４４にロード命令のパルスが
印加されている間、電子スイツチ４５の出力をそ
の第１の入力に強制的に接続させるようデイスエ
ーブル回路４７を制御する。

このようにしてメモリ４４には、各周期Ｔの開
始時点に入力信号の瞬時値が書込まれる。この周
期の残りの期間、デイスエーブル回路４７は不動
作状態となる。従つてその残りの期間、比較器４
６は入力信号の瞬時値がメモリ４４の内容よりも
大である際、電子スイツチ４５の出力をその第１
の入力に接続させ、これにより入力信号の瞬時値
がクロツク信号Heの次のパルスでメモリ４４に
書込まれる。これとは逆に、入力信号の瞬時値が
メモリ４４の内容よりも大きくない際には、電子
スイツチ４５の出力がその第２の入力に接続され
るので、メモリ４４の内容はクロツク信号Heの
次のパルスで変更されない。

斯くして、各周期Ｔにおいてその周期の開始時
点から現在までの間の入力信号の最大値が常にメ
モリ４４に書込まれていることとなる。各周期Ｔ
の終了時点では、メモリ４４はこの周期における
入力信号の最大値を有することとなる。

比較器４６の論理出力信号は、入力信号の値が
メモリ４４の内容よりも大であるか否かに従つて
例えばレベル１またはレベル０となる。クロツク
信号Ｈは第１図を参照して先に述べた如く、その
持続時間がサンプリング周期Teに等しい論理レ
ベル１のパルスから成つているので、デイスエー
ブル回路４７は単純なオアゲートから構成され得
る。メモリ４４がクロツク信号Heの例えば立上
りエツジで応答するものであるとすると、各信号
Ｈはクロツク信号Heの立下りエツジから次の立
下りエツジまで持続することとなる。

メモリ４４は、例えば、並列接続された多数の
Ｄ型フリツプフロツプ回路から成つており、入力
信号の値をコード化した２進数の各ビツトをそれ
ぞれ記憶する。

電子スイツチ４５は一組の論理ゲートから構成
されるデータセレクタスイツチまたはマルチプレ
クサから成り、この論理ゲートの組はデイスエー
ブル回路４７を介して印加される比較器４６の出
力信号によつて制御される。即ちこれら論理ゲー
トは、メモリ４４を構成するフリツプフロツプの
Ｄ入力に、入力信号の値（データ入力４１の値）
を定義する数を表わすビツトまたはこれらのフリ
ツプフロツプにそれぞれ記憶されているビツトを
印加する。

比較器４６はデジタル比較器であり、入力信号
の瞬時値をコード化した２進数とメモリ４４を構
成するフリツプフロツプに記憶されている２進数
との比較を行う。

図示された最大値回路はメモリ４４の出力に縦
続接続された３つの（ｎ＝３またはｍ＝３の場
合）メモリ４８，４９及び５０を有している。こ
れらのメモリ４８，４９及び５０はメモリ４４と
同じ構成であり、クロツク信号Ｈの制御によつて
各周期Ｔの終了時点に、メモリ４４の内容がメモ
リ４８に転送され、メモリ４８の内容がメモリ４
９に、メモリ４９の内容がメモリ５０に転送され
るようにロードされる。メモリ４４は各周期Ｔの
終了時点で、この周期における入力信号の最大値
を記憶しており、メモリ４８，４９及び５０は各
周期Ｔの終了時点で、先行する３つの周期Ｔにお
ける入力信号の最大値をそれぞれ記憶している。

メモリ４９及び５０の出力は第１の選択回路５
１のそれぞれの入力に接続されている。この選択
回路５１はメモリ４９及び５０のそれぞれの内容
のうちの大きい方の値（等しい値の場合にはその
共通値）を選択する。この選択回路５１は２つの
入力を有する電子スイツチ５１０を有し、その第
１の入力はメモリ４９の出力に接続され、第２の
入力はメモリ５０の出力に接続される。この電子
スイツチ５１０によつて選択された値はその出力
に現れる。この電子スイツチ５１０は前述の電子
スイツチ４５と同様の構成であり、選択回路５１
の一部である比較器５１１によつて制御される。
この比較器５１１は、メモリ４９及び５０に記憶
されている２つの値を受け取り、メモリ４９中に
記憶されていた値がメモリ５０中に記憶されてい
た値より大きいか否かに応じて電子スイツチ５１
０の第１の入力または第２の入力をその出力に接
続する。

第１の選択回路５１と同様の構成を有しそれ故
に第３図に詳細には示されていない第２の選択回
路５２が第１の選択回路５１の出力に接続されて
おり、さらにメモリ４８の出力に接続されてい
る。この第２の選択回路５２はこれら２つの回路
から印加される２つの値の大きい方を選択する。
選択回路５２によつて選択された値は、従つてメ
モリ４８，４９及び５０にそれぞれ記憶されてい
る３つの値のうちの最大値である。この選択され
た値は、上述した２つの選択回路と同様の構成を
有し、かつメモリ４４に記憶されている値を受け
取る第３の選択回路５３の入力に印加される。

斯くして、最大値回路の出力を構成する選択回
路５３の出力には、メモリ４４，４８，４９及び
５０にそれぞれ記憶されている値の最大値、即ち
各周期Ｔにおいて、３番目前の周期の開始時点か
ら現在までの間の入力信号の最大値が現れること
となる。

より一般的には、各周期Ｔにおいて、そのｎ番
目（またはｍ番目）前の周期の開始時点から現在
までの間の入力信号の最大値を得るためには、メ
モリ４４の出力側にクロツク信号Ｈによつて制御
されるｎ個（またはｍ個）のメモリとｎ個（また
はｍ個）の選択回路とを接続すれば十分である。

第３図に示した最大値回路の動作について詳細
な説明はここでは行わない。なぜならばこの種の
回路は公知であるからである。特にフランス国特
許出願第7702922号明細書（公告第2340198号）に
開示が行われている。

第４図には本発明の第２の実施例が示されてい
る。この第４図において、第１図に現れる要素と
同一の要素については同じ参照符号を用いてい
る。以下の説明は第１図の装置との相異点を述べ
るにとどめる。

第４図に示す測定装置では、第１図の測定装置
における処理回路２５を処理回路２５′によつて
置き換え、この処理回路２５′中では、測定信号
s′を発生する出力回路２７′が、測定信号ｓを発
生する処理回路２５の出力回路２７の代りに用い
られている。

出力回路２７′は入力回路２６の出力に接続さ
れた制御ループを備えている。この制御ループの
動作は、検出回路１５から出力される論理信号Ｆ
及びクロツク信号Ｈによつて制御される。そして
この制御ループは、デジタルの形で本測定装置の
出力で得られる測定信号s′を出力する。この制御
ループは、比較器６０、第１のアンドゲート６
１、第２のアンドゲート６２及び累算器６３を備
えている。比較器６０は、入力回路２６の出力に
接続された第１の入力と本測定装置の出力に接続
された第２の入力とを有している。またこの比較
器６０は、第１の出力に第１の入力の信号が第２
の入力の信号より大きいか否かに応じて論理信
号、例えばここではレベル１または０の論理信号
を出力し、第２の出力に第１の入力の信号が第２
の入力の信号より小さいか否かに応じてレベル１
または０の論理信号を出力する。

第１のアンドゲート６１は、比較器６０の第１
の出力に接続された第１の入力と、検出回路１５
からのＦが印加される第２の入力とを有してい
る。このアンドゲート６１は、信号Ｆがレベル１
でありかつ比較器６０の第１の入力の信号がこの
比較器６０の第２の入力の信号より大きい際にの
み、レベル１の論理信号を発生する。

第２のアンドゲート６２は、比較器６０の第２
の出力に接続された第１の入力と、信号Ｆが印加
される第２の入力とを有している。そしてこのア
ンドゲート６２は信号Ｆがレベル１にありかつ、
比較器６０の第１の入力の信号がこの比較器６０
の第２の入力の信号より小さい際にのみ、レベル
１の論理信号を発生する。

累算器６３は、クロツク信号Ｈを受け取るクロ
ツク入力と、アンドゲート６１の出力に接続され
たインクリメント入力と、アンドゲート６２の出
力に接続されたデクリメント入力と、本測定装置
の出力に接続された出力とを有し、この出力にデ
ジタルの測定信号s′を出力する。

累算器６３は測定信号s′の値を表わす数ｄ（以
下の如くコード化されかつ省略した形で表わされ
ている）を含んでいる。この数ｄは、周期Ｔの終
了時点に論理レベル１がインクリメント入力に現
われた場合、即ちｃ１／ｃ２検出時期に信号ｒが
信号s′より大である場合、所定量ａだけインクリ
メント（増大）され、また周期Ｔの終了時点に論
理レベル１がデクリメント入力に現われた場合
（レベル１はインクリメント入力及びデクリメン
ト入力に同時には現れない）、即ちｃ１／ｃ２検
出時期に信号ｒが信号s′より小さい場合、所定量
ｂだけデクリメント（減少）される。なお、この
数ｄはその他の場合には変更されない。

累算器６３は、入力回路６４と２つの入力及び
１つの出力を有する加算回路６５とメモリ６６と
を備えている。入力回路６４の２つの入力は本累
算器６３のインクリメント入力及びデクリメント
入力にそれぞれ接続されており、その出力は加算
回路６５の第１の入力に接続されている。この加
算回路６５はインクリメント入力へのレベル１に
応答してａだけ増大させ、デクリメント入力への
レベル１に応答してｂだけ減少させ、インクリメ
ント入力及びデクリメント入力の両方へのレベル
０に応答して増減０を実行する。メモリ６６は加
算回路６５の出力に接続されたデータ入力とクロ
ツク信号Ｈを受け取るクロツク入力と加算回路６
５の第２の入力並びに累算器６３の出力に接続さ
れたデータ出力とを有している。このメモリ６６
は、各周期Ｔの終了時点に累算器６５から与えら
れる結果を次の周期の終了時点まで記憶し、この
記憶された結果が数ｄを構成する。第１図におけ
る出力回路２７のメモリ２９と同様に、メモリ６
６はシフトレジスタ１９及びメモリ１７と同期し
て作動する。

対数則によりコード化されているため、数ｄを
ａだけ増大すること及びｂだけ減少させることは
実際にはこの数ｄで表わされる比を１より大きい
一定係数によつて乗算すること及び１より大きい
一定係数によつて除算することにそれぞれ対応す
る。

例えば、信号ｒの値が４ビツトの２進数によつ
てコード化され、これらのビツトがそれぞれ重み
2⁰から2³を有し、2⁰が√２の比に対応していると
する。そしてａが1/4（即ち2^-2）に等しく、ｂが
１（即ち2⁰）に等しいとする。これらの条件で、
数ｄは重み2^-2から2³による６ビツトで定義する
ことができる。これらのビツトは全て加算回路６
５の第１の入力に加えられるが、最上位の４ビツ
トだけは例えば累算器の出力に送り出され、測定
信号s′の値を規定する。

数値を用いた例で説明すると、入力回路６４
は、累算器６３のインクリメント入力へのレベル
１に応答して２進数0000.01を、累算器６３のデ
クリメント入力へのレベル１に応答して２進数
1111.00を出力する。ただしｂは例えばｂの2⁴に
対する補数によつて定義され、これにより、通常
の手法のように減算が加算で置き換えられる。ま
た入力回路６４は、累算器６３のインクリメント
入力及びデクリメント入力の両方へのレベル０に
応答しては２進数0000.00を出力する。実際には
入力回路６４は、インクリメント入力と加算回路
６５の第１の入力の2^-2の重みの端子との間及び
デクリメント入力と加算回路６５の第１の入力の
重み2³から2⁰の各端子との間を単なる結線で構成
している。この第１の入力の重み2^-1の端子は絶
えずレベル０を受け取る。

メモリ６６は数ｄの各ビツトを記憶する並列接
続されたフリツプフロツプから構成される。

比較器６０はデジタル比較器であり、信号s′の
値をコード化した数及び信号ｒの値をコード化し
た数を受け取る。実際には、信号ｒに対応する数
より比較器６０に伝達不要である符号ビツトを除
いた数を受け取る。第１図の出力回路２７の電子
スイツチ２８についても全く同様の理由から符号
ビツトは印加されない。

上述の実施例と等価な変更例において、信号ｃ
１及びｃ２の少くとも一つがしきい値Ｓ以下の場
合、信号ｒが１以下の場合に、検出回路１５を抑
制せず、必要な追加の入力を備えたアンドゲート
６１及び６２（あるいはこれらと等価のもの）の
各々にアンドゲート３３の出力信号または各テス
ト回路３０，３１及び３２の出力信号を直接印加
することが行われる。この場合、アンドゲート３
３は不要でありアンドゲート２０は比較器１８の
出力信号及びシフトレジスタ１９の各段の出力の
みを受け取る。

第１図の出力回路２７によつて構成されるサン
プリング及びデイスエーブル回路の代りに第４図
の出力回路２７′を設けることにより、信号ｒの
平均値の前後での振動を大幅に除去することがで
きる。遠端の加入者Ｂのみが話をしており、送信
路上のエコー信号がこの信号を発生させる受信路
上の信号の忠実なコピーでない場合、連続するｃ
１／ｃ２検出時期における信号ｒが求める減衰値
を示している。また本実施例によれば、遠端の加
入者Ｂのみ話をしている際に、パルス性雑音の影
響で生じる一時的誤差を除去あるいは制限するこ
とが可能であり、さらに加入者Ａ及びＢの両方が
話をしている際の一訊的誤差をもまた除去あるい
は制限することが可能である。加入者ＡとＢとの
間の通話の初めにおいて、測定信号s′は、本測定
装置が接続されている４線式回線を用いた最終の
通話路に関するアクセス点７とアクセス点８との
間のエコー経路の減衰を表わしている。この減衰
は、加入者Ａ及びＢ間の通話開始時の最初のｃ
１／ｃ２検出時期における加入者Ａ及びＢ間の通
話路のエコー経路の減衰より大（あるいは小）と
なる可能性がある。信号ｒはこの場合の少なくと
も大部分信号s′より小（あるいは大）である。累
算器６３の内容は以後測定信号s′が加入者Ａ及び
Ｂ間の通話路に関するエコー経路の減衰値に収束
するまで徐々に増大（あるいは減少）する。次い
で測定信号s′は一定に保たれるかあるいは小さな
範囲で変動する。もちろん、加入者Ａ及びＢ間の
通話路に関するエコー経路の減衰が最終通話路に
関するエコー経路の減衰に近いならば、累算器６
３の内容は加入者Ａ及びＢ間の通話中にほんの少
ししか修正されない。

典形的な例として前述したａ及びｂの数値を用
いることにより、大きな減衰のエコー経路に続い
て使用される小さな減衰のエコー経路では、測定
信号s′は急速に収束し、逆の場合には測定信号は
より遅く収束する。このような選択は、減衰測定
装置の意図する利用範囲内で、即ち半エコーサプ
レツサの検出しきい値の調整範囲内で、減衰の実
際の値より大きい値よりもむしろ小さい値を用い
た方が好ましいという事実に基づいて行われる。

以上説明した各測定装置は、その測定装置が
次々に接続されるであろう異なる４線式回線を介
する通話路のエコー経路の減衰を測定するのに時
分割方法を用いることが好ましい。処理中でない
経路の情報を一時的に記憶しておくために、補助
的メモリを備える必要があるかもしれない。この
場合、各最大値回路が各経路に対して速度１／
Teで動作するが、この最大値回路の出力側にお
けるすべての回路は各経路に対して速度１／Ｔで
動作し、従つて各経路に関して最大値回路から出
力された信号は出力側の回路に印加される前に
１／Ｔの速度で各々サンプリングされる。

以上本発明の特定ないくつかの実施例を説明し
たが、本発明の範囲を越えることなく、これら実
施例に修正を加えまた、いくつかの手段を他の技
術的に等価なものに置き換え可能であることは勿
論である。特に、他の型の最大値回路、例えば、
保持時間一定で瞬時的に応答する型の最大値回路
を用い、整流された信号の瞬時値と所定値で減衰
され保持された値との大きい方の値を一定保持時
間の終了時点に出力するように構成することも可
能である。２つの最大値回路は、持続時間が少く
とも期間Ｔ２に等しい同一の構成を有することが
望ましい。さらに、上述の型の最大値回路を用い
ると、実際には小さい数ｎ及びｍを選ぶことが有
利ではあるが、周期Ｔをサンプリング周期Teよ
り大きな値に設定することは要求されない。

さらにまた、実用上効率が悪いけれども、エコ
ー経路の両端におけるアナグロ信号を測定装置の
入力においてリニア変換によりデジタル信号に変
換することも可能である。例えば、信号ｒを形成
する回路はこの場合、デジタルデバイダによつて
構成される。もしエコー経路の両端における信号
がすでにデジタル形であるならば、アナログ／デ
ジタルコンバータは不要となる。もしこれらの信
号が、多くの場合そうであるが、擬似対数則でコ
ード化されているならば、擬似対数コード／対数
コードコンバータを、各最大値回路の入力または
出力に備えることが好ましい。本発明による測定
装置は、メモリ、比較器、スイツチ回路及び計算
回路にアナログ技術を用いて形成することもまた
可能である。

本発明は、４線式回線を２線式回線に接続する
終端回路のエコー経路の減衰測定装置に限定され
ない。本発明は、例えば拡声器用電話器における
音響エコー経路の減衰測定にも適用できる。この
音響エコー経路は、拡声器で終端化された受信路
からマイクロフオンで始まる送信路への伝送路で
ある。このエコー経路は拡声器とマイクロフオン
との間の音響結合によつて成り立つ。より一般的
には、本発明は、動作中の二端子電気回路網、換
言すればランダム信号の印加される回路網の入力
及び出力間の伝送路の減衰測定に適用され得る。
本発明はこのようなランダム信号に特別なテスト
信号を重畳する必要なしに減衰測定を行うことを
可能とする。

【図面の簡単な説明】

第１図は本発明の測定装置の一実施例のブロツ
ク図、第２図は第１図の測定装置の作動を説明す
るためのタイムチヤート、第３図は第１図の測定
装置の最大値回路の具体例のブロツク図、第４図
は本発明の測定装置の他の実施例のブロツク図で
ある。 １……受信路、２……送信路、３……電話機、
５……伝送路、６……終端装置、７，８……アク
セス点、９，１０……コンバータ、１１，１２…
…最大値回路、１３……クロツク源、１５……検
出回路、１６……デイスエーブル入力、１７，２
９……メモリ、１８……比較器、１９……シフト
レジスタ、２０，３３……アンドゲート、２５…
…処理回路、２６……入力回路、２８……電子ス
イツチ、３０，３１，３２……テスト回路。

Claims (1)

1. 【特許請求の範囲】 １ 伝搬時間が下限Ｔ１と上限Ｔ２との間にある
   ランダム信号用の伝送路の減衰測定装置であつ
   て、前記伝送路の入力端に接続され、該入力端の
   信号の最大値に対応し持続時間が前記上限Ｔ２以
   上の信号を出力する第１の最大値回路と、前記伝
   送路の出力端に接続され、該出力端の信号の最大
   値に対応し持続時間が前記上限Ｔ２と下限Ｔ１と
   の差以上の信号を出力する第２の最大値回路と、
   前記第１の最大値回路に接続され、該第１の最大
   値回路の出力信号が前記上限Ｔ２以上の所定時間
   中一定に維持されたことを検出して前記第１及び
   第２の最大値回路の出力信号の検出時期を示す信
   号を出力する検出回路と、前記第１及び第２の最
   大値回路及び前記検出回路に接続され、該検出回
   路から前記信号が出力された際の前記第１及び第
   ２の最大値回路の出力信号の比の関数である測定
   信号を発生する処理回路とを備えたことを特徴と
   する伝送路の減衰測定装置。 ２ 前記検出回路が周期Ｔを規定するクロツクを
   発生するクロツク源を含んでいると共に前記第１
   の最大値回路の出力信号が任意の周期Ｔの終了時
   点からｎ番目後の周期の終了時点までの間一定で
   あることを検出し、前記第１の最大値回路がｎ番
   目前の周期の開始時点から現在の周期の終了時点
   までの間の前記入力端の信号の最大値を各周期Ｔ
   の終了時点毎に出力し、前記第２の最大値回路が
   ｍ番目前の周期の開始時点から現在の周期の終了
   時点までの間の前記出力端の信号の最大値を各周
   期Ｔの終了時点毎に出力し、前記ｎ及びｍがｎ・
   Ｔ≧T2及び２・ｎ・Ｔ−T2≧ｍ・Ｔ≧ｎ・Ｔ−
   T1となるようにあらかじめ定めた零を除く整数
   である特許請求の範囲第１項に記載の装置。 ３ 前記処理回路が、前記第１の最大値回路の出
   力信号が前記第２の最大値回路の出力信号以下の
   ときに前記検出回路の作動を抑制するデイスエー
   ブル手段を含んでいる特許請求の範囲第１項又は
   第２項に記載の装置。 ４ 前記処理回路が、前記第１及び第２の最大値
   回路の出力信号の比を表わす信号を出力する入力
   回路と、前記検出回路の出力信号によつて制御さ
   れ測定信号を発生する出力回路とを備えている特
   許請求の範囲第１項から第３項のいずれか一項に
   記載の装置。 ５ 前記処理回路が、前記第１及び第２の最大値
   回路のあらかじめ定めたしきい値より大きい値の
   出力信号の比に対応する範囲内に前記入力回路の
   出力信号の値がない場合に、前記検出回路の作動
   を抑制する手段を備えている特許請求の範囲第４
   項に記載の装置。 ６ 前記出力回路が、前記検出時期毎であつて次
   の検出時期まで変化しない前記入力回路の出力信
   号の瞬時値に相当する信号を発生する手段を備え
   ている特許請求の範囲第４項又は第５項に記載の
   装置。 ７ 前記出力回路が、前記検出回路によつて制御
   される制御ループを出力側に備えている特許請求
   の範囲第４項から第６項のいずれか一項に記載の
   装置。 ８ 前記制御ループが、前記測定信号の値を規定
   する内容を有する累算器と、前記入力回路の出力
   信号と前記測定信号とを比較し、前記検出時期に
   おいて該出力信号が該測定信号より大きい場合は
   該累算器の内容を増大せしめ、該出力信号が該測
   定信号より小さい場合は該累算器の内容を減小せ
   しめるよう前記検出回路と協働して制御する比較
   器とを備えている特許請求の範囲第７項に記載の
   装置。 ９ 前記処理回路が、前記第１及び第２の最大値
   回路の出力信号のうち少くとも一つの信号があら
   かじめ定めたしきい値以下の場合に前記検出回路
   の作動を抑制する手段を備えている特許請求の範
   囲第１項から第８項のいずれか一項に記載の装
   置。 １０ 前記第１及び第２の最大値回路が同一構成
   の回路である特許請求の範囲第１項から第９項の
   いずれか一項に記載の装置。 １１ 前記各回路がデジタル回路で構成されてい
   る特許請求の範囲第１項から第１０項のいずれか
   一項に記載の装置。