Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6361820B2 - - Google Patents
[go: Go Back, main page]

JPS6361820B2 - - Google Patents

Info

Publication number
JPS6361820B2
JPS6361820B2 JP54058891A JP5889179A JPS6361820B2 JP S6361820 B2 JPS6361820 B2 JP S6361820B2 JP 54058891 A JP54058891 A JP 54058891A JP 5889179 A JP5889179 A JP 5889179A JP S6361820 B2 JPS6361820 B2 JP S6361820B2
Authority
JP
Japan
Prior art keywords
circuit
clamp circuit
input signal
peak clamp
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54058891A
Other languages
Japanese (ja)
Other versions
JPS55150644A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5889179A priority Critical patent/JPS55150644A/en
Publication of JPS55150644A publication Critical patent/JPS55150644A/en
Publication of JPS6361820B2 publication Critical patent/JPS6361820B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
    • H04L25/062Setting decision thresholds using feedforward techniques only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 この発明は、入力信号から複数の信号レベルを
有するデータ、特に、2値の信号レベルを有する
データを抜きとるデータ抜きとり装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data extraction device that extracts data having a plurality of signal levels, particularly data having binary signal levels, from an input signal.

第1図に示すように、2値の入力信号S1が一定
振幅でかつバイアス変動もない場合には、図のよ
うに入力信号S1を一定レベルのスレツシヨールド
電圧Eoでレベル比較することにより、入力信号
S1の「1」,「0」のデータを容易に抜きとること
ができる。
As shown in Figure 1, when the binary input signal S1 has a constant amplitude and there is no bias variation, by comparing the levels of the input signal S1 at a constant level threshold voltage Eo as shown in the figure, input signal
The " 1 " and "0" data of S1 can be easily extracted.

しかしながら、入力信号S1が磁気テープから再
生されたデジタル信号や、光学的周波数発電機か
ら得られる信号などであつて、その周波数が変動
する場合、あるいは第2図に示すように振幅変動
とバイアス変動がある場合には、このように入力
信号S1を一定レベルのスレツシヨールド電圧でレ
ベル比較したのでは、入力信号S1の「1」,「0」
のデータを抜きとることができない。
However, if the input signal S 1 is a digital signal reproduced from a magnetic tape or a signal obtained from an optical frequency generator, and its frequency fluctuates, or as shown in Figure 2, amplitude fluctuations and bias If there is a fluctuation, comparing the levels of the input signal S 1 at a constant level threshold voltage in this way will cause the input signal S 1 to be ``1'' and ``0''.
data cannot be extracted.

そこで、この発明者は、このように入力信号に
振幅変動及びバイアス変動がある場合でも、入力
信号のデータを確実かつ正確に抜きとることがで
きるようにしたデータ抜きとり装置を考えた。
Therefore, the inventor devised a data extraction device that can reliably and accurately extract data from an input signal even when the input signal has amplitude fluctuations and bias fluctuations.

第3図はこのデータ抜きとり装置(参考例)を
示し、入力信号S1がバツフア10を通じて正ピー
ククランプ回路20及び負ピーククランプ回路3
0に供給される。
FIG. 3 shows this data extraction device (reference example), in which the input signal S 1 is passed through the buffer 10 to the positive peak clamp circuit 20 and the negative peak clamp circuit 3.
0.

正ピーククランプ回路20及び負ピーククラン
プ回路30は、それぞれ、コンデンサC,ダイオ
ードD,抵抗R1及び抵抗R2で構成され、ダイオ
ードDの向きが互いに逆になつている。抵抗R2
は抵抗R1に比べて十分大きくされ、したがつて
充電時定数がC・R1になり、これが、ノイズで
誤動作しない程度に小さく選ばれる。また、放電
時定数がC・R2になり、これが、入力信号S1
データ波形そのものに追従せず、振幅変動とバイ
アス変動に追従する大きさに選ばれる。なお、正
ピーククランプ回路20及び負ピーククランプ回
路30のクランプ電位はたとえばともに接地電位
にされる。
The positive peak clamp circuit 20 and the negative peak clamp circuit 30 each include a capacitor C, a diode D, a resistor R1 , and a resistor R2 , and the directions of the diodes D are opposite to each other. Resistance R 2
is made sufficiently large compared to the resistor R 1 , so that the charging time constant becomes C·R 1 , which is selected to be small enough not to malfunction due to noise. Further, the discharge time constant is C·R 2 , which is selected to have a magnitude that does not follow the data waveform itself of the input signal S 1 but follows amplitude fluctuations and bias fluctuations. Note that the clamp potentials of the positive peak clamp circuit 20 and the negative peak clamp circuit 30 are both set to the ground potential, for example.

したがつて、第2図に示すように、正ピークク
ランプ回路20からは入力信号S1の正ピークが接
地電位にクランプされた、したがつて負ピークが
負側になる正ピーククランプ信号SPが得られ、負
ピーククランプ回路30からは入力信号S1の負ピ
ークが接地電位にクランプされた、したがつて正
ピークが正側になる負ピーククランプ信号SM
得られる。
Therefore, as shown in FIG. 2, the positive peak clamp circuit 20 outputs a positive peak clamp signal S P in which the positive peak of the input signal S 1 is clamped to the ground potential, and therefore the negative peak is on the negative side . is obtained, and the negative peak clamp circuit 30 obtains a negative peak clamp signal S M in which the negative peak of the input signal S 1 is clamped to the ground potential, and therefore the positive peak is on the positive side.

この正ピーククランプ信号SP及び負ピーククラ
ンプ信号SMが、加算回路としての可変抵抗器4
0の一端及び他端に供給され、可変抵抗器40の
可動子から正ピーククランプ信号SP及び負ピーク
クランプ信号SMを適当な比でたとえば1:1で
加算した信号、したがつて接地電位を境に正ピー
クが正側になり、負ピークが負側になる信号SA
が得られる。なお、可変抵抗器40の可動子から
回路20側の部分及び回路30側の部分の抵抗
は、正及び負ピーククランプ回路20,30の動
作に影響を及ぼさないように抵抗R2に比べて十
分大きくされる。
The positive peak clamp signal S P and the negative peak clamp signal S M are connected to the variable resistor 4 as an adder circuit.
0 and is supplied to one end and the other end of the variable resistor 40, and is a signal obtained by adding the positive peak clamp signal S P and the negative peak clamp signal S M from the movable element of the variable resistor 40 in an appropriate ratio, for example, 1:1, and therefore the ground potential. The signal S A where the positive peak becomes the positive side and the negative peak becomes the negative side
is obtained. Note that the resistance of the portion of the variable resistor 40 from the mover to the circuit 20 side and the portion of the circuit 30 side is set to be sufficient compared to the resistance R 2 so as not to affect the operation of the positive and negative peak clamp circuits 20 and 30. be made larger.

そして、この可変抵抗器40の可動子から得ら
れる加算信号SAがレベル比較回路50に供給さ
れて接地電位をスレツシヨールド電圧としてレベ
ル比較される。なお、レベル比較回路50として
はヒステリシスをもつたものたとえばシユミツト
トリガ回路が用いられる。
Then, the addition signal S A obtained from the movable element of the variable resistor 40 is supplied to a level comparison circuit 50, where the levels are compared using the ground potential as a threshold voltage. As the level comparison circuit 50, one having hysteresis, such as a Schmitt trigger circuit, is used.

したがつて、この参考例によれば、第2図から
明らかなように、入力信号S1に振幅変動やバイア
ス変動があつても、レベル比較回路50の出力信
号DOとして入力信号S1の「1」,「0」のデータ
が確実かつ正確に抜きとられる。
Therefore, according to this reference example, as is clear from FIG . Data of "1" and "0" can be extracted reliably and accurately.

しかしながら、この参考例によれば、入力信号
S1のデータ周波数が変化する場合には、上述のよ
うに正ピーククランプ回路20及び負ピーククラ
ンプ回路30の放電時定数が固定のものである
と、不都合を生じる。すなわち、この場合、デー
タ周波数が低すぎるときは、放電がデータ波形そ
のものに追従してしまい、正ピーク,負ピークの
クランプ信号が得られなくなる。逆に、データ周
波数が高すぎるときは、放電が正ピーク,負ピー
クのエンベロープに追従しなくなる。
However, according to this reference example, the input signal
When the data frequency of S 1 changes, a problem arises if the discharge time constants of the positive peak clamp circuit 20 and the negative peak clamp circuit 30 are fixed as described above. That is, in this case, if the data frequency is too low, the discharge will follow the data waveform itself, making it impossible to obtain a clamp signal with positive peaks and negative peaks. Conversely, when the data frequency is too high, the discharge no longer follows the envelope of positive peaks and negative peaks.

この点に鑑み、この発明は入力信号に、振幅変
動及びバイアス変動のみならず、周波数変動があ
つても、入力信号からデータを確実且つ正確に抜
きとることのできるデータ抜きとり装置を提案し
ようとするものである。
In view of this, the present invention seeks to propose a data extraction device that can reliably and accurately extract data from an input signal even if the input signal has not only amplitude fluctuations and bias fluctuations but also frequency fluctuations. It is something to do.

第4図は、この発明の実施例を示し、正ピーク
クランプ回路20及び負ピーククランプ回路30
において放電用抵抗R2にアナログスイツチSW
直列に接続される。一方、レベル比較回路50の
出力信号DOが、遅延回路61とイクスクルーシ
ブオア回路62からなるトリガパルス発生回路6
0に供給されて、出力信号DOの立ち上がり及び
立ち下がりにおいてトリガパルスPTが得られ、
これが単安定マルチバイブレータ70に供給され
る。そして、単安定マルチバイブレータ70の出
力信号MOがレベルシフト回路80,90を通じ
て正ピーククランプ回路20及び負ピーククラン
プ回路30のアナログスイツチSWにオン・オフ
の制御信号として供給される。その他の構成は第
3図と同様である。
FIG. 4 shows an embodiment of the invention, showing a positive peak clamp circuit 20 and a negative peak clamp circuit 30.
An analog switch SW is connected in series to the discharge resistor R2 . On the other hand, the output signal D O of the level comparison circuit 50
0, a trigger pulse P T is obtained at the rising and falling edges of the output signal D O ,
This is supplied to a monostable multivibrator 70. The output signal M O of the monostable multivibrator 70 is supplied as an on/off control signal to the analog switch SW of the positive peak clamp circuit 20 and the negative peak clamp circuit 30 through the level shift circuits 80 and 90. The other configurations are the same as in FIG. 3.

したがつて、データ周波数がある周波数1のと
きとその1/2の周波数2のときを比較すると、1
のときは、出力信号DO,トリガパルスPT及び制
御信号MOが第5図Aのようになり、正及び負ピ
ーククランプ回路20,30のアナログスイツチ
SWのオンになる期間のデユーテイフアクタが大
きくなつて、同図Aの折れ線1で示すように等価
的に放電時定数が小さくなる。逆に、2のとき
は、出力信号DO,トリガパルスPT及び制御信号
MOが同図Bのようになり、正及び負ピーククラ
ンプ回路20,30のアナログスイツチSWのオ
ンになる期間のデユーテイフアクタが小さくなつ
て、同図Bの折れ線2で示すように等価的に放電
時定数が大きくなる。
Therefore, comparing when the data frequency is a certain frequency 1 and when the data frequency is 1/2 frequency 2 , 1
, the output signal D O , trigger pulse P T and control signal M O become as shown in FIG. 5A, and the analog switches of the positive and negative peak clamp circuits 20 and 30
The duty factor during the period in which SW is turned on increases, and the discharge time constant equivalently decreases as shown by line 1 in FIG. Conversely, when 2 , the output signal D O , trigger pulse P T and control signal
M O becomes as shown in Figure B, and the duty factor during the period when the analog switches SW of the positive and negative peak clamp circuits 20 and 30 are turned on becomes smaller, as shown by line 2 in Figure B. Equivalently, the discharge time constant increases.

したがつて、この実施例によれば、入力信号S1
のデータ周波数が変化しても、放電が常に、入力
信号S1のデータ波形には追従せず、正ピーク,負
ピークのエンベロープに確実に追従するようにな
り、正ピーククランプ信号SP及び負ピーククラン
プ信号SMが確実に得られる。
Therefore, according to this embodiment, the input signal S 1
Even if the data frequency of the input signal S P changes, the discharge always follows the envelope of the positive peak and negative peak without following the data waveform of the input signal S1 , and the positive peak clamp signal S P and the negative peak The peak clamp signal S M can be reliably obtained.

上述したこの発明のデータ抜きとり装置によれ
ば、入力信号を正ピーククランプ回路及び負ピー
ククランプ回路に供給して得た、所定の電位にク
ランプされたそれぞれのクランプ信号を、適当な
比で加算し、その加算出力をレベル比較回路に供
給して、所定値とレベル比較することで、入力信
号からデータを抜きとるようにしたので、入力信
号に振幅変動及びバイアス変動があつても、入力
信号からデータを確実且つ正確に抜きとることが
できる。
According to the data extraction device of the present invention described above, the input signals are supplied to the positive peak clamp circuit and the negative peak clamp circuit, and the respective clamp signals, which are clamped to a predetermined potential, are added together at an appropriate ratio. Then, by supplying the added output to a level comparison circuit and comparing the level with a predetermined value, data is extracted from the input signal, so even if the input signal has amplitude fluctuations and bias fluctuations, the input signal Data can be extracted reliably and accurately from

さらに、この発明によれば、上述の構成に加え
て、正ピーククランプ回路及び負ピーククランプ
回路の時定数を切り換えるためのスイツチ手段を
設け、レベル比較回路から出力されるデータの周
波数に対応して、そのスイツチ手段を制御するよ
うにしたから、入力信号に周波数変動があつて
も、入力信号からデータを確実且つ正確に抜きと
ることができる。
Furthermore, according to the present invention, in addition to the above-described configuration, a switch means is provided for switching the time constants of the positive peak clamp circuit and the negative peak clamp circuit, so that the time constants of the positive peak clamp circuit and the negative peak clamp circuit can be changed in accordance with the frequency of the data output from the level comparison circuit. Since the switching means is controlled, data can be reliably and accurately extracted from the input signal even if the input signal has frequency fluctuations.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来例の説明のための波形図、第2図
は従来例及び参考例の説明のための波形図、第3
図は参考例を示す回路図、第4図は本発明の実施
例を示す回路図、第5図はその実施例の動作説明
のための波形図である。 20は正ピーククランプ回路、30は負ピーク
クランプ回路、40は可変抵抗器(加算回路)、
50はレベル比較回路、SWはアナログスイツチ
である。
Figure 1 is a waveform diagram for explaining a conventional example, Figure 2 is a waveform diagram for explaining a conventional example and a reference example, and Figure 3 is a waveform diagram for explaining a conventional example and a reference example.
The figure is a circuit diagram showing a reference example, FIG. 4 is a circuit diagram showing an embodiment of the present invention, and FIG. 5 is a waveform diagram for explaining the operation of the embodiment. 20 is a positive peak clamp circuit, 30 is a negative peak clamp circuit, 40 is a variable resistor (summing circuit),
50 is a level comparison circuit, and SW is an analog switch.

Claims (1)

【特許請求の範囲】 1 入力信号が供給される正ピーククランプ回路
及び負ピーククランプ回路と、 該正ピーククランプ回路及び負ピーククランプ
回路によつて所定の電位にクランプされたそれぞ
れのクランプ信号が供給され、該それぞれのクラ
ンプ信号を適当な比で加算する加算回路と、 該加算回路から出力される信号を所定値とレベ
ル比較することで、上記入力信号からデータを抜
きとるレベル比較回路とを備えたデータ抜きとり
装置において、 上記正ピーククランプ回路及び負ピーククラン
プ回路の時定数を切り換えるためのスイツチ手段
を設け、 上記レベル比較回路から出力されるデータの周
波数に対応して、上記スイツチ手段を制御するよ
うにしたことを特徴とするデータ抜きとり装置。
[Claims] 1. A positive peak clamp circuit and a negative peak clamp circuit to which an input signal is supplied, and respective clamp signals clamped to predetermined potentials by the positive peak clamp circuit and the negative peak clamp circuit are supplied. and a level comparison circuit that extracts data from the input signal by comparing the level of the signal output from the addition circuit with a predetermined value. In the data extraction device, a switch means is provided for switching the time constants of the positive peak clamp circuit and the negative peak clamp circuit, and the switch means is controlled in accordance with the frequency of the data output from the level comparison circuit. A data extraction device characterized in that it is configured to:
JP5889179A 1979-05-14 1979-05-14 Data sampling circuit Granted JPS55150644A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5889179A JPS55150644A (en) 1979-05-14 1979-05-14 Data sampling circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5889179A JPS55150644A (en) 1979-05-14 1979-05-14 Data sampling circuit

Publications (2)

Publication Number Publication Date
JPS55150644A JPS55150644A (en) 1980-11-22
JPS6361820B2 true JPS6361820B2 (en) 1988-11-30

Family

ID=13097398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5889179A Granted JPS55150644A (en) 1979-05-14 1979-05-14 Data sampling circuit

Country Status (1)

Country Link
JP (1) JPS55150644A (en)

Also Published As

Publication number Publication date
JPS55150644A (en) 1980-11-22

Similar Documents

Publication Publication Date Title
KR920003447B1 (en) Schmittrigger circuit
US3125694A (en) Nput s
KR830002630B1 (en) Threshold Check 0 Point Cross Comparator
US3879672A (en) Digital automatic gain control circuit
JPH0113658B2 (en)
US3588718A (en) Discriminator circuit for separating binary data signals and clock signals from a modulated binary data signal
US4140928A (en) Monostable multivibrator
US4054804A (en) Bipolar charging and discharging circuit
GB1536623A (en) Integrated circuits
JPS6361820B2 (en)
US3205445A (en) Read out circuit comprising cross-coupled schmitt trigger circuits
US3319013A (en) Apparatus for recording high frequency signals on magnetic tape
US4115831A (en) Velocity detecting apparatus insensitive to noise
JPH0250522B2 (en)
GB1390510A (en) Circuits adapted to produce output signals of constant slope
US3131313A (en) Tunnel diode inverter
US4223237A (en) Trigger pulse forming circuit
US3504190A (en) Logical magnetostatic element with mixed input
JPS62144220A (en) capacitive keyboard switch
US3178585A (en) Transistorized trigger circuit
US3898485A (en) DC voltage regenerating transformer coupling device
US3531740A (en) Pulse-width modulation circuit
US3464017A (en) Electrical square wave generating circuit
SU568038A1 (en) Multi-threshold comparator
JPH0218601Y2 (en)